JPH07146327A - 集積されたパワー・デバイスを試験する方法及び装置 - Google Patents

集積されたパワー・デバイスを試験する方法及び装置

Info

Publication number
JPH07146327A
JPH07146327A JP6091769A JP9176994A JPH07146327A JP H07146327 A JPH07146327 A JP H07146327A JP 6091769 A JP6091769 A JP 6091769A JP 9176994 A JP9176994 A JP 9176994A JP H07146327 A JPH07146327 A JP H07146327A
Authority
JP
Japan
Prior art keywords
integrated power
power device
measuring
testing
voltage drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6091769A
Other languages
English (en)
Inventor
Adriano Lanzi
アドリアーノ・ランツィ
Giovanni Avenia
ジョヴァンニ・アヴェニア
Elia Pagani
エリア・パガーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SRL
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SRL filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH07146327A publication Critical patent/JPH07146327A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【目的】 ２線接続部の一方の導線が無いことを試験す
る。 【構成】 集積されたパワー・デバイス(1)の内部にお
いてパッド(2a,2b)をダイオード(10)で接続し、パッド
を２線接続部(7)の２本の金線でそれぞれのピン(3a,3b)
に接続し、ピン間に電流源(16)及び電圧計(17)を接続
し、この電圧計の出力を処理ユニット(18)に供給する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、集積された即ち一体
化されたパワー・デバイスを試験する方法及び装置に関
するものである。
【０００２】周知のように、集積されたパワー・デバイ
スでは、この各コンタクト・パッドが２本の平行導線を
使用してリード・フレーム上のそれぞれのピンに接続さ
れ、もって上記接続部の耐えられる最大電流を増大す
る。例えば０.０２５４ｍｍ（２ミル）の金線は２Ａを
越える電流に確実に耐えることができないので、第１の
導線と平行に第２の導線を付加して電流容量を２倍にし
ている。
【０００３】
【発明が解決しようとする課題】従って、おゝざっぱに
言って５０〜１００ｐｐｍの欠陥率を有する、現在用い
られている接着方法に鑑みて、両方の導線の接着の完全
さ及び正しさを自動的に試験することの問題が起きる。
しかしながら、ピンとピンの連続性を測定することのよ
うな伝統的な試験方法は、２線接続部のうちの一方の導
線だけが存在する誤接続部と、両方の導線から成る正接
続部とを区別しようとしても、金線の抵抗値が試験中の
回路の全抵抗値と比べて無視できる点で、区別できな
い。例えば幅０.０２５４ｍｍ（２ミル）長さ３ｍｍの
金線の抵抗値は３３ｍΩである。１Ａの電流を使って試
験を行うとすれば、電圧降下は３３ｍＶであり、これは
通常、設けられる直列ダイオードでの電圧降下（約３
Ｖ）よりも大体１００倍小さい。ダイオードでの電圧降
下の消滅に注目すれば、導線が２本の場合に対する１本
の場合の電圧降下差は検出不能である。
【０００４】上述した課題の周知の解決策は、それぞれ
の導線によって同一のピンに接続された２個のコンタク
ト・パッドを設けることから成る。慣用の方法で試験を
行いながら、そのような解決策は、使用するコンタクト
・パッドの数が多いのでデバイスの面積を増大し、これ
は集積回路や集積されたデバイスの絶えざる極小化と言
う現在の傾向に鑑みて極めて望ましくないことである。
【０００５】その上、パワー・デバイスでは、適切な電
力消費を確保するために回路のパワー素子（代表的な例
では最終電力段）を含む区域におけるリード・フレーム
へのダイの取り付けを試験することの必要性がしばしば
起こる。
【０００６】この発明の目的は、周知の方法の欠点を打
破するために設計された試験方法を提供することであ
る。
【０００７】
【課題を解決するための手段】この発明によれば、特許
請求の範囲の請求項１に記載されたような集積されたパ
ワー・デバイスを試験する方法が提供される。この発明
はまた、請求項９に記載されたような集積されたパワー
・デバイスを試験する装置に関する。
【０００８】
【実施例】以下、この発明の望ましい一実施例を添付図
面について説明する。図１は、コンタクト・パッド２
ａ，２ｂとそれぞれのピン３ａ，３ｂの間の接続部が試
験されるべき集積されたパワー・デバイス１の一部を示
す。この集積されたパワー・デバイス１のダイ４は既知
の接着層５によってリード・フレーム６に固着され、そ
してパッド２はそれぞれの２線接続部７（各々が２本の
平行な金線８から成る）によってそれぞれのピン３に接
続されている。
【０００９】この発明に係る方法は、２線接続部７にか
なり大きい電流が供給される時に、加熱された金線８に
よって相当な電力が消費されることに基づく。その結
果、金線８の抵抗値が温度と密接に依存するので、電流
によって生じられた電圧降下を時間の関数として監視す
ることにより、２線接続部７と誤接続した２線接続部
（２本の金線８のうちの一方だけが正しく接着された）
を区別することが可能である。事実、同じ電流が供給さ
れる場合に、もし一方の金線８だけが存在すると、全て
の電流はこの金線８に流れ従って正しく接続した場合
（この場合には、電流が２本の金線８に事実上等分され
る。）の４倍の電力が消費されることになる。従って、
誤接続すると、温度が上昇し、抵抗値が増大し、従って
金線８の電圧降下が大きくなるので、時間の関数として
の電圧降下を、同一接続部の健全であることが分かって
いる部分の電圧降下と比較することにより、２本の金線
８の一方が無いことを測定可能である。
【００１０】その上、大電流によって生じられた電圧降
下を監視することは、回路のパワー素子を含む区域にお
けるリード・フレーム６にダイ４を試験のため取り付け
ることにもなる。この取り付けが弱いと、事実上（対応
するダイ領域とリード・フレーム６の間のエヤー・ポケ
ット）、ダイ４とリード・フレーム６の熱抵抗値がもっ
と速く増大し従って熱作用が変化する。そのため、取り
付けの悪いダイ４を有する部品は、大電流の供給後電圧
降下が所定の期間に亙って変わる速度を測定してこれを
標準（正しい）の値と比較することで検出できる。この
場合、パッド２はピン３と必ずしも２線接続する必要が
なく、唯一必要なことは集積されたパワー・デバイスの
リード・フレーム６による電力消費を良好にすることで
あり、そして他の物は別にしてリード・フレーム６に大
電流を供給することで正しく、弱く或は悪く取り付けら
れたダイ４を有する部品の作用を適切に区別する。
【００１１】説明のために、図２のグラフは、各瞬間に
測定された値から、電流供給直後に測定された初期電圧
降下値を減算することにより、開始時点にて測定された
値に対する標準化された電圧降下ＤＶを示す。特に、こ
れらカーブは、それぞれのパッド２（これらパッド２は
ダイオードによって相互接続される）に２線接続された
２本のピン３間に一定の大電流を供給することから標準
化された電圧降下ＤＶを示す。図２は、４個の理論的に
は同一であるが、線接続又はダイ取り付けに関して異な
る問題を有する部品に行われた実験的な測定に対する４
つのカーブを示す。カーブＡは両方の２線接続部及び正
しく取り付けられたダイを呈する部品についての一連の
測定結果を示し、カーブＢは両方の２線接続部を呈する
が弱く取り付けられたダイを呈する部品についてのもの
であり、カーブＣは一方の２線接続部の一方の金線を欠
く部品に関するものであり、そしてカーブＤは両方の２
線接続部及び取り付けの悪いダイを呈する部品について
のものである。金線が接続されないかダイの取り付けが
悪い（カーブＣ又はＤ）場合、一定の期間例えば４０〜
５０ｍｓ後に、電圧降下ＤＶは完全に健全な部品（カー
ブＡ）又はダイの取り付けが弱いがそれでもまだ許容で
きる部品（カーブＢ）の電圧降下よりもかなり大きい。
従って、この情報だけに基づいて健全な部品とそうでな
い部品とを区別できる。その上、問題が一方の金線の無
いことによるのか或はダイの取り付けの悪さによるのか
は、最終測定部分での電圧降下を評価することで決めら
れる。事実、最終部分では、ダイの取り付けが悪い場合
のカーブＤは、１本の金線が無い場合のカーブＣの傾斜
の半分を呈するので、各部品は最終測定部分でのＤＶを
監視するだけで区別できる。
【００１２】この発明に係る試験装置及び試験方法の一
実施例を図３及び図４について説明しよう。
【００１３】図３は、パッド２ａと２ｂがダイオード１
０で相互接続された図１の集積されたパワー・デバイス
１の電気回路を示す。ピン３ａ及び３ｂは、試験装置１
５に接続されている。この試験装置１５は、ピン３ａと
３ｂの間で直列接続された電流源１６、この電流源１６
と並列の電圧計１７、及び処理ユニット１８（これはも
ちろん電圧計１７を含んでも良い）を備えている。従っ
て、各２線接続部７が両方の金線８を呈する場合に電流
２Ｉが電流源１６から供給されると、各金線８には電流
Ｉが供給され従ってＲＩ2の電流を消費することになる
（たゞし、Ｒは金線の抵抗値であって、時間の関数とし
て変わり得る。）。逆に、もし一方の２線接続部７の一
方の金線８が無くても、同一の２線接続部の残りの金線
には電流２Ｉが全て供給され、従って４ＲＩ2の電流が
消費されることになる。すなわち正しい接続部での４倍
の電流が消費される。従って、１線接続部の金線は高い
温度を呈し且つ正しい（２線）接続部を持つ部品と比べ
てより速く増大する電圧降下を生じる。
【００１４】この発明に係る試験方法は、従ってまず間
違いもなく健全な部品すなわち両方の２線接続部及び良
いダイ取り付けを有する部品に関するデータを測定して
記憶することから成る。このため、大電流が供給され
（これは、金線の熱抵抗値及びダイ取り付けを明らかに
変動させるのに足りる大電流例えば５Ａを意味す
る。）、そして得られる標準化された電圧降下は例えば
これを次々の時点でサンプリングすることによって測定
される。電圧降下ＤＶT（ｔ）は従って一定の時点ｔ
2（例えば５０ｍｓ後）で測定され、そして最終ステッ
プにてカーブの傾斜と相関された量例えば下記の式に応
じて次々の２つの時点ｔ1，ｔ2で測定されたＤＶ値間の
差ｄＶTが計算される。
【００１５】ｄＶT＝ＤＶT（ｔ2）−ＤＶT（ｔ1）
【００１６】このステップは図４にブロック２５で示さ
れる。
【００１７】同じ大電流が試験装置１５に供給され（ブ
ロック２６）、そして時点ｔ3での対応するＤＶ値及び
時点ｔ2とｔ3でのＤＶの差ｄＶ＝ＤＶ（ｔ2）−ＤＶ
（ｔ1）が測定される。
【００１８】正しい値ＤＶT（ｔ2）、ｄＶTはブロック
２８にて試験値ＤＶ（ｔ2）、ｄＶと比較され、そして
一方の試験値とそれぞれの公称値との差が所定値Ｋ1，
Ｋ2を越える場合（ブロック２８のイエス出力）に部品
は拒否される（ブロック２９）。逆にノーなら試験は終
了する。値Ｋ1，Ｋ2は一群の全く健全なデバイスの偏差
σに基づいて都合良く求められる（例えばＫ1＝Ｋ2＝６
σ）。
【００１９】図４のプロセスは、試験のため全部の２線
接続部に対して反復されるか、或はとにかくパワー領域
（そのダイ取り付けが試験されるべき）を有する全部の
２線接続部に対して反復される。
【００２０】この発明に係る試験方法及び試験装置の利
点は以上の説明から明らかであろう。特に、２線接続部
の１本の金線が無いことさえ安全に検出し従って合格し
たデバイスの最上級の品質及び信頼性を確保し、そして
パッドを２重化することの結果としてデバイスの面積が
増大することも無い。
【００２１】その上、上述した解決策は極めて簡単で、
複雑なハードウェアを必要とせず、且つ３０〜５０ｍｓ
の極めて高い速度で試験を行う。最後に、上述したよう
に、２線接続部に両方の金線が在ることを決定すること
に加えて、上述した方法及び装置はまたパワー素子（出
力電力段）のダイの取り付けを同時に試験する。
【００２２】当業者には明らかなように、こゝに例示し
て説明した方法及び装置に、この発明の範囲を逸脱する
ことなく、種々変更を加えることができる。特に、それ
ぞれのパッドが低電圧路によって相互接続されるなら
ば、そして特に内部回路によって生じられた電圧降下が
普通、最大４〜５Ｖまでの時に、この発明の方法をどん
なピン対にも適用できる。
【００２３】一般的に言えば、上述した方法は、音声用
パワー・デバイスの下側のＮＰＮトランジスタのエミッ
タにおけるように、リード・フレームに向かって２線接
続部を試験することには適用されない。音声用パワー・
デバイスの場合には、その最終段３５を示す図５に示さ
れるように、電流は２線接続部及びパッドではなく基板
を通って流れる。図５の例は、線３６で示され且つリー
ド・フレームの一部３７に接続された基板と、パッド３
９に接続された電源線３８と、線３６と３８の間に置か
れたダイオード４０と、線３８と３６の間で直列接続さ
れた２個の最終パワー・トランジスタすなわちＰＮＰト
ランジスタ４１及びＮＰＮトランジスタ４２とを示す。
【００２４】もっと詳しく説明すれば、トランジスタ４
１は、そのエミッタが電源線３８に接続され且つそのコ
レクタがパッド４３に接続されている。このパッド４３
はトランジスタ４２のコレクタにも接続され、トランジ
スタ４２のエミッタはパッド４４に接続されている。ダ
イオード４５は線３６とパッド４３の間に挿入されてそ
のアノードが線３６に接続される（か或は基板によって
直接形成される）。ダイオード４６は、トランジスタ４
２のコレクタとエミッタの間に挿入されてそのアノード
がエミッタに接続されている。そしてパッド３９，４３
及び４４はそれぞれ２線接続部７によってピン４９，５
０及びリード・フレーム３７の一部に接続されている。
【００２５】ダイオード４６が無い（これは大部分の場
合に都合の良い仮定である）ことから始めれば、リード
・フレームの一部３７とパッド４４の間の２線接続部７
を試験するためには、電流をリード・フレームの一部３
７に供給してピン５０の電圧降下を測定するだけでは不
十分である。それは、この場合には、電流が２本の破線
の矢印５３で示された電流路をたどってリード・フレー
ムの一部３７から線３６、ダイオード４５及びパッド４
３を通してピン５０へ流れるからである。この問題を解
決するため、本特許出願人はパッド４３と４４の間にダ
イオード４６（望ましくはパッド４４と同じサイズの）
を設けることを提案し、これによりリード・フレームの
一部３７から２線接続部７を通してパッド４４へ、更に
ダイオード４６及びパッド４３を通してピン５０へ電流
を流すことができ且つこの電流で生じられた電圧降下を
上述したように測定することができる。設けた特定ダイ
オードのサイズ及び位置に鑑みて、そのような解決策
は、デバイスの面積を増大することなく、リード・フレ
ームに向かう２線接続部も試験する。
【００２６】上述したように、この発明の方法及び装置
は、パッドとピンの接続部が大電流（２〜３アンペア）
に耐えれることが明らかならば、２線接続部だけでな
く、パワー・デバイスにも適用できる。
【００２７】最後に、この発明の方法は、一定の値又は
パターンの電圧を印加し、導線又はダイとリード・フレ
ームの取り付けの熱抵抗によって生じられた電流パター
ンを監視し、且つこれを正しい値と比較して故障したデ
バイスを検出することにより、デュアルモードで用いら
れ得る。
【図面の簡単な説明】
【図１】集積されたパワー・デバイスの２個のコンタク
ト・パッドとそれぞれのピンとの間の２個の２線接続部
を示す斜視図である。
【図２】この発明に係る方法に用いられた電気量を示す
グラフである。
【図３】図１の２線接続部を試験するための、この発明
に係る試験装置を示す回路図である。
【図４】この発明に係る方法の一実施例を示すフローチ
ャートである。
【図５】この発明に係る方法が適用される集積されたパ
ワー・デバイスの一部を示す回路図である。
【符号の説明】
１ 集積されたパワー・デバイス ２ａ，２ｂ パッド ３ａ，３ｂ ピン ４ ダイ ６ リード・フレーム ７ ２線接続部 ８ 金線 １０ ダイオード １６ 電流源 １７ 電圧計 １８ 処理ユニット
フロントページの続き (72)発明者 ジョヴァンニ・アヴェニア イタリア国、20064 ゴルゴンツォラ、ヴ ィア・ケネディ 22ビ (72)発明者 エリア・パガーニ イタリア国、24100 ベルガモ、ヴィア・ ポンキア 10

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 パワー接続部(7)によってそれぞれのピ
    ン(3a,3b)に接続されたコンタクト・パッド(2a,2b)を有
    する集積されたパワー・デバイス(1)を試験する方法に
    おいて、 試験されるべき前記集積されたパワー・デバイス(1)の
    ２本のピン(3a,3b)が前記試験されるべき前記集積され
    たパワー・デバイス(1)の内部において低電圧降下路(1
    0)によって接続された２個のパッド(2a,2b)に接続され
    ている前記２本のピン間に第１の電気量を供給するステ
    ップと、 前記第１の電気量によって生じられた消費電力によって
    前記第１の電気量に相関された第２の電気量の時間的変
    化を測定するステップと、 時間的な前記変化を所定の公称変化と比較するステップ
    と、 を含むことを特徴とする集積されたパワー・デバイスを
    試験する方法。
  2. 【請求項２】 前記第１の電気量が大電流であり、そし
    て前記第２の電気量が前記ピン(3a,3b)間の電圧降下で
    あることを特徴とする請求項１の集積されたパワー・デ
    バイスを試験する方法。
  3. 【請求項３】 前記電流が一定値を呈することを特徴と
    する請求項２の集積されたパワー・デバイスを試験する
    方法。
  4. 【請求項４】 ピン(3a,3b)とパッド(2a,2b)の間の２線
    接続部(7)における線(8)の不存在を測定するための請求
    項２又は３の方法において、 時間的な前記変化を求める前記ステップは、前記電流供
    給時点から所定の期間後の前記ピン(3a,3b)間の電圧を
    測定するステップを含むことを特徴とする集積されたパ
    ワー・デバイスを試験する方法。
  5. 【請求項５】 前記集積されたパワー・デバイスのダイ
    (4)の、リード・フレーム(6)への取り付けの弱さを検出
    するために請求項２ないし４のいずれかの方法におい
    て、 前記変化を求める前記ステップは、前記電圧降下のカー
    ブの傾斜を所定の期間測定するステップを含むことを特
    徴とする集積されたパワー・デバイスを試験する方法。
  6. 【請求項６】 前記傾斜を測定する前記ステップは、２
    つの次々の時点における前記電圧降下を測定するステッ
    プ、及び前記２つの次々の時点において測定された値の
    差を測定するステップを含むことを特徴とする請求項５
    の集積されたパワー・デバイスを試験する方法。
  7. 【請求項７】 試験されるべき前記集積されたパワー・
    デバイス(1)と同じである少なくとも１個の基準になる
    集積されたパワー・デバイスに基づいて前記所定の公称
    変化を測定して確かに正しい接続部(7)及び／又はダイ
    取り付けを呈するステップと、 前記所定の公称変化を記憶するステップと、 を含むことを特徴とする請求項１ないし６のいずれかの
    集積されたパワー・デバイスを試験する方法。
  8. 【請求項８】 前記所定の公称変化を測定する前記ステ
    ップは、 試験されるべき前記集積されたパワー・デバイス上の前
    記第１のピンに対応する前記基準になる集積されたパワ
    ー・デバイス上の第１のピンへ前記大電流を供給するス
    テップと、 前記基準になる集積されたパワー・デバイスの前記電圧
    降下の被相関量の時間的前記変化を測定するステップ
    と、 を含むことを特徴とする請求項７の集積されたパワー・
    デバイスを試験する方法。
  9. 【請求項９】 パワー接続部(7)によってそれぞれのピ
    ン(3a,3b)に接続されたコンタクト・パッド(2a,2b)を有
    する集積されたパワー・デバイス(1)を試験する装置に
    おいて、 試験されるべき前記集積されたパワー・デバイス(1)の
    ２本のピン(3a,3b)が前記試験されるべき前記集積され
    たパワー・デバイス(1)の内部において低電圧降下路(1
    0)によって接続された２個のパッド(2a,2b)に接続され
    ている前記２本のピン間に接続可能な第１の電気量用電
    源手段(16)と、 前記第１の電気量によって生じられた消費電力によって
    前記第１の電気量に相関された第２の電気量の時間的変
    化を測定する測定手段(17)と、 前記所定の変化を所定の公称変化と比較する比較手段(1
    8)と、 を備えたことを特徴とする集積されたパワー・デバイス
    を試験する装置。
  10. 【請求項１０】 前記電源手段が定電流源(16)を含み、
    そして前記測定手段(17)が前記２本のピン(3a,3b)間の
    電圧降下と相関された量の時間的変化を測定する手段を
    含むことを特徴とする請求項９の集積されたパワー・デ
    バイスを試験する装置。
  11. 【請求項１１】 前記測定手段は、前記電流の供給時点
    から所定の期間後に前記ピン(3a,3b)間の電圧を検出す
    る電圧計(17)を含むことを特徴とする請求項１０の集積
    されたパワー・デバイスを試験する装置。
  12. 【請求項１２】 前記測定手段は、２つの次々の時点で
    測定された電圧降下値の差を測定する要素(27)を含むこ
    とを特徴とする請求項１０又は１１の集積されたパワー
    ・デバイスを試験する装置。
  13. 【請求項１３】 試験されるべき前記集積されたパワー
    ・デバイス(1)と同じである少なくとも１個の基準にな
    る集積されたパワー・デバイスに基づいて前記所定の公
    称変化を測定して確かに正しい接続部及び／又はダイ取
    り付けを呈する手段(25)と、 前記所定の公称変化を記憶する手段と、 を含むことを特徴とする請求項１０ないし１２のいずれ
    かの集積されたパワー・デバイスを試験する装置。
  14. 【請求項１４】 請求項１ないし６のいずれか記載の方
    法を使用して試験できる集積されたパワー・デバイス(3
    5)において、パワー・コンタクト・パッド(43)と基板(3
    6)に接続されたコンタクト・パッド(44)との間に挿入さ
    れた試験用ダイオード(46)を備え、この試験用ダイオー
    ド(46)が前記コンタクト・パッド(43,44)の１個と同じ
    面積を有することを特徴とする集積されたパワー・デバ
    イス。
JP6091769A 1993-04-30 1994-04-28 集積されたパワー・デバイスを試験する方法及び装置 Pending JPH07146327A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT93830186.8 1993-04-30
EP93830186A EP0622733B1 (en) 1993-04-30 1993-04-30 Method and device for testing integrated power devices

Publications (1)

Publication Number Publication Date
JPH07146327A true JPH07146327A (ja) 1995-06-06

Family

ID=8215158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6091769A Pending JPH07146327A (ja) 1993-04-30 1994-04-28 集積されたパワー・デバイスを試験する方法及び装置

Country Status (4)

Country Link
US (1) US5521511A (ja)
EP (1) EP0622733B1 (ja)
JP (1) JPH07146327A (ja)
DE (1) DE69312263T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300771B1 (en) 1997-11-28 2001-10-09 Nec Corporation Electrical inspection device for detecting a latent defect
JP2015045541A (ja) * 2013-08-27 2015-03-12 日本電産リード株式会社 検査装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720023B1 (en) * 1994-12-30 2003-05-07 STMicroelectronics S.r.l. Test method for power integrated devices
EP0752593A3 (de) * 1995-07-07 1998-01-07 Siemens Aktiengesellschaft Verfahren zur Früherkennung von Ausfällen bei Leistungshalbleitermodulen
US5786700A (en) * 1996-05-20 1998-07-28 International Business Machines Corporation Method for determining interconnection resistance of wire leads in electronic packages
FR2769131B1 (fr) * 1997-09-29 1999-12-24 St Microelectronics Sa Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif
GB2394780B (en) 2002-10-29 2006-06-14 Ifr Ltd A method of and apparatus for testing for integrated circuit contact defects
US6946856B1 (en) * 2004-06-24 2005-09-20 Texas Instruments Incorporated Thermal testing method for integrated circuit chips and packages
DE102006025031A1 (de) * 2006-05-26 2007-11-29 Micronas Gmbh Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
FR2951828B1 (fr) * 2009-10-28 2012-10-26 Peugeot Citroen Automobiles Sa Procede et dispositif de signalement de point chaud
JP6090523B1 (ja) * 2016-08-10 2017-03-08 富士電機株式会社 無停電電源装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0075079A1 (en) * 1981-09-21 1983-03-30 International Business Machines Corporation Circuit network checking system
NL8801835A (nl) * 1988-07-20 1990-02-16 Philips Nv Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel.
DE3933311A1 (de) * 1989-10-05 1991-04-18 Endress Hauser Gmbh Co Temperaturmessschaltung
US5166627A (en) * 1991-05-30 1992-11-24 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for remote tube crevice detection by current and voltage probe resistance measurement
AT397311B (de) * 1991-08-16 1994-03-25 Hans Dr Leopold Verfahren zur bestimmung einer messgrösse sowie schaltungsanordnung zur durchführung des verfahrens

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300771B1 (en) 1997-11-28 2001-10-09 Nec Corporation Electrical inspection device for detecting a latent defect
JP2015045541A (ja) * 2013-08-27 2015-03-12 日本電産リード株式会社 検査装置
US10228411B2 (en) 2013-08-27 2019-03-12 Nidec-Read Corporation Testing apparatus

Also Published As

Publication number Publication date
DE69312263D1 (de) 1997-08-21
EP0622733A1 (en) 1994-11-02
EP0622733B1 (en) 1997-07-16
US5521511A (en) 1996-05-28
DE69312263T2 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
US20020145138A1 (en) Semiconductor integrated circuit device
US6807507B2 (en) Electrical over stress (EOS) monitor
JPH07146327A (ja) 集積されたパワー・デバイスを試験する方法及び装置
EP0720023B1 (en) Test method for power integrated devices
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
US7263759B2 (en) Methods of manufacturing and testing bonding wires
JPH0245339B2 (ja) Handotaishusekikairosochi
JPH04322443A (ja) 集積回路のための開路検出器およびその検出方法
JP2730504B2 (ja) 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
TWI824686B (zh) 檢測電路
US20040108867A1 (en) System for and method of assessing chip acceptability and increasing yield
KR930010725B1 (ko) 시모스 메모리 소자의 멀티프로빙 시험장치
JP2000088914A (ja) 半導体集積回路装置の試験方法
JP2884780B2 (ja) Ｔａｂ型半導体装置
JP2919312B2 (ja) 半導体装置の検査方法
JPH03185744A (ja) 半導体素子
JP2985895B2 (ja) 半導体装置の試験方法
JPH05232176A (ja) 導通試験装置
JPH0737954A (ja) コンタクト不良検出装置
JPH07191079A (ja) 半導体集積回路の評価方法及び評価治具
JPH04326073A (ja) 半導体装置の測定装置
JPH0714901A (ja) 評価用半導体装置
JPS6339101B2 (ja)
JPH01238134A (ja) エレクトロマイグレーションの評価方法
JPH06230031A (ja) プロ−ブカ−ドを用いた半導体素子の特性測定方法