DE69312263D1 - Testverfahren und -anordnung für integrierte Leistungsschaltungen - Google Patents
Testverfahren und -anordnung für integrierte LeistungsschaltungenInfo
- Publication number
- DE69312263D1 DE69312263D1 DE69312263T DE69312263T DE69312263D1 DE 69312263 D1 DE69312263 D1 DE 69312263D1 DE 69312263 T DE69312263 T DE 69312263T DE 69312263 T DE69312263 T DE 69312263T DE 69312263 D1 DE69312263 D1 DE 69312263D1
- Authority
- DE
- Germany
- Prior art keywords
- arrangement
- test procedure
- integrated power
- power circuits
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP93830186A EP0622733B1 (de) | 1993-04-30 | 1993-04-30 | Testverfahren und -anordnung für integrierte Leistungsschaltungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69312263D1 true DE69312263D1 (de) | 1997-08-21 |
DE69312263T2 DE69312263T2 (de) | 1997-10-30 |
Family
ID=8215158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69312263T Expired - Fee Related DE69312263T2 (de) | 1993-04-30 | 1993-04-30 | Testverfahren und -anordnung für integrierte Leistungsschaltungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US5521511A (de) |
EP (1) | EP0622733B1 (de) |
JP (1) | JPH07146327A (de) |
DE (1) | DE69312263T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0720023B1 (de) * | 1994-12-30 | 2003-05-07 | STMicroelectronics S.r.l. | Testverfahren für integrierte Leistungselemente |
EP0752593A3 (de) * | 1995-07-07 | 1998-01-07 | Siemens Aktiengesellschaft | Verfahren zur Früherkennung von Ausfällen bei Leistungshalbleitermodulen |
US5786700A (en) * | 1996-05-20 | 1998-07-28 | International Business Machines Corporation | Method for determining interconnection resistance of wire leads in electronic packages |
FR2769131B1 (fr) * | 1997-09-29 | 1999-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif |
JP3179394B2 (ja) | 1997-11-28 | 2001-06-25 | 富山日本電気株式会社 | 印刷配線板の電気検査装置及び電気検査方法 |
GB2394780B (en) | 2002-10-29 | 2006-06-14 | Ifr Ltd | A method of and apparatus for testing for integrated circuit contact defects |
US6946856B1 (en) * | 2004-06-24 | 2005-09-20 | Texas Instruments Incorporated | Thermal testing method for integrated circuit chips and packages |
DE102006025031A1 (de) * | 2006-05-26 | 2007-11-29 | Micronas Gmbh | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung |
FR2951828B1 (fr) * | 2009-10-28 | 2012-10-26 | Peugeot Citroen Automobiles Sa | Procede et dispositif de signalement de point chaud |
JP6229876B2 (ja) * | 2013-08-27 | 2017-11-15 | 日本電産リード株式会社 | 検査装置 |
JP6090523B1 (ja) * | 2016-08-10 | 2017-03-08 | 富士電機株式会社 | 無停電電源装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0075079A1 (de) * | 1981-09-21 | 1983-03-30 | International Business Machines Corporation | Schaltungsnetzwerkkontrollsystem |
NL8801835A (nl) * | 1988-07-20 | 1990-02-16 | Philips Nv | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
DE3933311A1 (de) * | 1989-10-05 | 1991-04-18 | Endress Hauser Gmbh Co | Temperaturmessschaltung |
US5166627A (en) * | 1991-05-30 | 1992-11-24 | The United States Of America As Represented By The United States Department Of Energy | Method and apparatus for remote tube crevice detection by current and voltage probe resistance measurement |
AT397311B (de) * | 1991-08-16 | 1994-03-25 | Hans Dr Leopold | Verfahren zur bestimmung einer messgrösse sowie schaltungsanordnung zur durchführung des verfahrens |
-
1993
- 1993-04-30 EP EP93830186A patent/EP0622733B1/de not_active Expired - Lifetime
- 1993-04-30 DE DE69312263T patent/DE69312263T2/de not_active Expired - Fee Related
-
1994
- 1994-04-26 US US08/233,645 patent/US5521511A/en not_active Expired - Lifetime
- 1994-04-28 JP JP6091769A patent/JPH07146327A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0622733A1 (de) | 1994-11-02 |
EP0622733B1 (de) | 1997-07-16 |
US5521511A (en) | 1996-05-28 |
DE69312263T2 (de) | 1997-10-30 |
JPH07146327A (ja) | 1995-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69425636D1 (de) | Planarisierungstechnik für eine integrierte Schaltung | |
DE69127060D1 (de) | Tester für integrierte Schaltungen | |
DE69400884T2 (de) | Fassung zum Testen von integrierten Schaltkreisen | |
DE69431844D1 (de) | Testgerät für gedruckte schaltungen | |
KR950701186A (ko) | 집적 회로용 테스트 소켓(integrated circuit test socket) | |
DE69115776D1 (de) | Prüfvorrichtung für integrierte schaltungen | |
DE9404266U1 (de) | Kühl- und Abschirmvorrichtung für eine integrierte Schaltung | |
DE69323681D1 (de) | Stressprüfung für Speichernetzwerke in integrierten Schaltungen | |
KR960015836A (ko) | 집적회로 시험장치 | |
DE69319273D1 (de) | Testverfahren für integrierte Halbleiter-Schaltung | |
DE69312263D1 (de) | Testverfahren und -anordnung für integrierte Leistungsschaltungen | |
DE69531657D1 (de) | Integrierte Schaltung mit Prüfungspfad | |
DE69827401D1 (de) | Belastungsschaltung für ic-tester | |
DE59107944D1 (de) | Anordnung zum Testen und Reparieren einer integrierten Schaltung | |
DE69517758D1 (de) | Prüfung einer integrierten Schaltungsanordnung | |
DE69430036T2 (de) | Testvorrichtung für integrierte Schaltungen | |
DE9319136U1 (de) | Bauelemente für Baukästen und Konstruktionen | |
DE59611168D1 (de) | Störstrahlreduzierende Anschlusskonfiguration für eine integrierte Schaltung | |
DE69623454D1 (de) | Anordnung und einrichtung für eine integrierte schaltung | |
DE69512231D1 (de) | Testsystem für bestückte und unbestückte schaltungsplatten | |
DE59501667D1 (de) | Testverfahren für Halbleiterschaltungsebenen | |
DE69432637D1 (de) | Testverfahren für integrierte Leistungselemente | |
KR940021410U (ko) | 번인(Burn-In) 테스트모드 발생회로 | |
AUPO336696A0 (en) | Debugging and/or testing integrated circuit devices | |
KR950028687U (ko) | 반도체 칩 검사 장비에서의 번-인 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |