JPH0365018B2 - - Google Patents
Info
- Publication number
- JPH0365018B2 JPH0365018B2 JP61202498A JP20249886A JPH0365018B2 JP H0365018 B2 JPH0365018 B2 JP H0365018B2 JP 61202498 A JP61202498 A JP 61202498A JP 20249886 A JP20249886 A JP 20249886A JP H0365018 B2 JPH0365018 B2 JP H0365018B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel stop
- type
- ion implantation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005468 ion implantation Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000012360 testing method Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000007689 inspection Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置に係り、特に、チヤンネ
ルストツプ領域を有するMOS型半導体装置に関
する。
ルストツプ領域を有するMOS型半導体装置に関
する。
（従来の技術）
第３図にはMOS型の内部Ｐ−チヤンネルトラ
ンジスタの構造が示されている。同図において、
ｎ型の半導体基板１の表面にはソース領域として
のp+型拡散領域２及びドレイン領域としてのp+
型拡散領域３がチヤンネル領域４を挟んで形成さ
れている。チヤンネル領域４の上にはゲート酸化
膜５を介してポリシリコンのゲート電極層６が形
成され、ここにおいて、これら両p+型拡散領域
２，３、ゲート酸化膜５、及びゲート電極層６に
よりMOS型の内部Ｐ−チヤンネルトランジスタ
７が構成されている。
ンジスタの構造が示されている。同図において、
ｎ型の半導体基板１の表面にはソース領域として
のp+型拡散領域２及びドレイン領域としてのp+
型拡散領域３がチヤンネル領域４を挟んで形成さ
れている。チヤンネル領域４の上にはゲート酸化
膜５を介してポリシリコンのゲート電極層６が形
成され、ここにおいて、これら両p+型拡散領域
２，３、ゲート酸化膜５、及びゲート電極層６に
よりMOS型の内部Ｐ−チヤンネルトランジスタ
７が構成されている。
両p+型拡散領域２，３には各々厚いフイール
ド酸化膜８，９が隣接され、これらフイールド酸
化膜８，９によつてトランジスタ７の素子間分離
がなされている。
ド酸化膜８，９が隣接され、これらフイールド酸
化膜８，９によつてトランジスタ７の素子間分離
がなされている。
フイールド酸化膜８，９、両p+型拡散領域２，
３及びゲート電極層６の上には表面酸化膜１１が
形成されるとともに、両p+型拡散領域２，３に
は各々コンタクト領域１２，１３においてメタル
配線層１４，１５が接続され、さらに、表面全体
はパツシベーシヨン層１６により被われている。
３及びゲート電極層６の上には表面酸化膜１１が
形成されるとともに、両p+型拡散領域２，３に
は各々コンタクト領域１２，１３においてメタル
配線層１４，１５が接続され、さらに、表面全体
はパツシベーシヨン層１６により被われている。
また、フイールド酸化膜８，９の半導体基板１
側にはチヤンネルストツプ領域１７，１８がイオ
ン注入により形成されている。これらチヤンネル
ストツプ領域１７，１８は半導体基板１と同導電
型（この例ではｎ型）で半導体基板１よりも高濃
度とすることによりフイールド酸化膜８，９下の
半導体基板１の反転を防止し、寄生トランジスタ
の発生によるリーク流動の発生を防いでいる。
側にはチヤンネルストツプ領域１７，１８がイオ
ン注入により形成されている。これらチヤンネル
ストツプ領域１７，１８は半導体基板１と同導電
型（この例ではｎ型）で半導体基板１よりも高濃
度とすることによりフイールド酸化膜８，９下の
半導体基板１の反転を防止し、寄生トランジスタ
の発生によるリーク流動の発生を防いでいる。
第４図には入力保護回路２１が示されている。
図中、メタル配線層２２の一端側はゲート電極層
６（第１図参照）に連続し、メタル配線層２２の
他端側には、コンタクト領域２３において、N+
型の抵抗体領域２４が接続されている。抵抗体領
域２４の他端側にはコンタクト領域２５において
メタル配線層２６の一端側が拡散層２５Ａと接続
され、メタル配線層２６の他端側にはボンデイン
グパツド２７が設けられ、ボンデイングパツド２
７に半導体装置の外部から入力信号が印加される
ようになつている。
図中、メタル配線層２２の一端側はゲート電極層
６（第１図参照）に連続し、メタル配線層２２の
他端側には、コンタクト領域２３において、N+
型の抵抗体領域２４が接続されている。抵抗体領
域２４の他端側にはコンタクト領域２５において
メタル配線層２６の一端側が拡散層２５Ａと接続
され、メタル配線層２６の他端側にはボンデイン
グパツド２７が設けられ、ボンデイングパツド２
７に半導体装置の外部から入力信号が印加される
ようになつている。
またP+（N+）型の抵抗体領域２４の外周部に
は、N-型（P-型及びＰウエル領域）２８が設け
られ、このN-型（P-型及びＰウエル領域）２８
の更に外周部はｎ型の半導体基板１が配置されて
いる。N-領域及びｎ型半導体基板１（Ｐウエル
領域）２８と、P+（N+）拡散層２５Ａ及びP+
（N+）低抗体２４の接合部により入力保護ダイオ
ードが構成されｎ型の半導体基板１（Ｐウエル領
域２８）には電源電圧VDD（VSS）が印加されてい
る。尚ここで（ ）内はN+保護ダイオードの場
合を示す。
は、N-型（P-型及びＰウエル領域）２８が設け
られ、このN-型（P-型及びＰウエル領域）２８
の更に外周部はｎ型の半導体基板１が配置されて
いる。N-領域及びｎ型半導体基板１（Ｐウエル
領域）２８と、P+（N+）拡散層２５Ａ及びP+
（N+）低抗体２４の接合部により入力保護ダイオ
ードが構成されｎ型の半導体基板１（Ｐウエル領
域２８）には電源電圧VDD（VSS）が印加されてい
る。尚ここで（ ）内はN+保護ダイオードの場
合を示す。
ところで、製造工程でのトラブルやイオン注入
装置等の不具合によつてチヤンネルストツプ領域
１７，１８が完全には形成されない場合がある。
チヤンネルストツプ領域１７，１８は複数枚のウ
エーハについて同時に形成することができず、一
枚毎のウエーハについて各々形成しているため、
特にこのような事態に成り易い。
装置等の不具合によつてチヤンネルストツプ領域
１７，１８が完全には形成されない場合がある。
チヤンネルストツプ領域１７，１８は複数枚のウ
エーハについて同時に形成することができず、一
枚毎のウエーハについて各々形成しているため、
特にこのような事態に成り易い。
（発明が解決しようとする問題点）
しかしながら、従来の半導体装置では、チヤン
ネルストツプ領域１７，１８の形成が不完全であ
つても、イニシヤルテストではその不完全さを検
査することが次に述べるような理由から困難であ
つた。
ネルストツプ領域１７，１８の形成が不完全であ
つても、イニシヤルテストではその不完全さを検
査することが次に述べるような理由から困難であ
つた。
通常のウエハーチエツク（ダイソータ及びテス
ト）時においては、チヤンネルストツプ領域１
７，１８が完全に反転するレベルに達しない為
に、寄生のトランジスタは動作せずリーク電流と
して検出する事が出来ない。
ト）時においては、チヤンネルストツプ領域１
７，１８が完全に反転するレベルに達しない為
に、寄生のトランジスタは動作せずリーク電流と
して検出する事が出来ない。
したがつて、実際にはチヤンネルストツプ領域
１７，１８が完全に形成されているとは言えず信
頼性に問題があるような場合でも、チヤンネルス
トツプ領域１７，１８の欠陥をテスタ等で検出す
ることは極めて困難であつた。
１７，１８が完全に形成されているとは言えず信
頼性に問題があるような場合でも、チヤンネルス
トツプ領域１７，１８の欠陥をテスタ等で検出す
ることは極めて困難であつた。
そこで、ウエーハの１枚１枚に対して数ポイン
トの耐圧チエツクを行う場合があつたが、膨大な
作業時間を要し、極めて生産性が低かつた。しか
も、このような耐圧チエツクを行つても、チヤン
ネルストツプ領域１７，１８の不完全さの内容が
イオン注入が局部的になされていないというもの
である場合には、ウエーハ毎の耐圧チエツクでも
チヤンネルストツプ領域１７，１８の不完全さを
検出できないこともあつた。
トの耐圧チエツクを行う場合があつたが、膨大な
作業時間を要し、極めて生産性が低かつた。しか
も、このような耐圧チエツクを行つても、チヤン
ネルストツプ領域１７，１８の不完全さの内容が
イオン注入が局部的になされていないというもの
である場合には、ウエーハ毎の耐圧チエツクでも
チヤンネルストツプ領域１７，１８の不完全さを
検出できないこともあつた。
本発明は、上記事情を考慮してなされたもので
あり、チヤンネルストツプ領域が完全には形成さ
れなかつた場合に確実且つ容易にそのような事態
を検出できる半導体装置を提供することを目的と
する。
あり、チヤンネルストツプ領域が完全には形成さ
れなかつた場合に確実且つ容易にそのような事態
を検出できる半導体装置を提供することを目的と
する。
（問題点を解決するための手段）
上記目的を達成するため、本発明による半導体
装置は、チヤンネルストツプ領域が形成される工
程と同一の工程によつて形成された検査用イオン
注入領域を少なくとも一部とする電気的導通路を
有し、この電気的導通路の電気的導通性を検査す
ることにより、前記チヤンネルストツプ領域の形
成状態が検査されることを特徴とする。
装置は、チヤンネルストツプ領域が形成される工
程と同一の工程によつて形成された検査用イオン
注入領域を少なくとも一部とする電気的導通路を
有し、この電気的導通路の電気的導通性を検査す
ることにより、前記チヤンネルストツプ領域の形
成状態が検査されることを特徴とする。
（作用）
本発明による半導体装置では、検査用イオン注
入領域を一部に有する電気的導電路の電気的導通
性をテスタ等により検査することによりチヤンネ
ルストツプ領域が完全に形成されているか否かを
容易に且つ確実に検査することができるようにし
ている。
入領域を一部に有する電気的導電路の電気的導通
性をテスタ等により検査することによりチヤンネ
ルストツプ領域が完全に形成されているか否かを
容易に且つ確実に検査することができるようにし
ている。
（実施例）
以下、本発明の実施例を図面に基づいて詳述す
るが、前記従来装置と同一の部分は同一符号を付
して説明を省略もしくは簡略にする。
るが、前記従来装置と同一の部分は同一符号を付
して説明を省略もしくは簡略にする。
第１図及び第２図には本発明の一実施例による
半導体装置が示されている。これらの図におい
て、p+型（又はN+型）の抵抗体領域２４の電極
取り出し部２４Ａの途中には厚い酸化膜３１が介
挿されている。p+型（又はN+型）の抵抗体領域
２４の電気的導通性は厚い酸化膜３１によつて阻
止されている。しかしながら、この厚い酸化膜３
１の下側にはp-型（又はN-型）の検査用イオン
注入領域３２によつて抵抗体領域２４の電気的導
通性が保たれ得るようになつている。
半導体装置が示されている。これらの図におい
て、p+型（又はN+型）の抵抗体領域２４の電極
取り出し部２４Ａの途中には厚い酸化膜３１が介
挿されている。p+型（又はN+型）の抵抗体領域
２４の電気的導通性は厚い酸化膜３１によつて阻
止されている。しかしながら、この厚い酸化膜３
１の下側にはp-型（又はN-型）の検査用イオン
注入領域３２によつて抵抗体領域２４の電気的導
通性が保たれ得るようになつている。
ただし、p-型（又はN-型）の検査用イオン注
入領域３２はチヤンネルストツプ領域１７，１８
を形成する工程と同一の工程によつてチヤンネル
ストツプ領域１７，１８と同時に形成されてい
る。したがつて、チヤンネルストツプ領域１７，
１８が完全に形成されているときには検査用イオ
ン注入領域３２もまた完全に形成されているた
め、抵抗体領域２４の電気的導通性は検査用イオ
ン注入領域３２によつて保たれることとなる。し
かしながら、チヤンネルストツプ領域１７，１８
が完全に形成されずに欠陥を有しているときには
検査用イオン注入領域２４の電気的導通性が保た
れないこととなる。
入領域３２はチヤンネルストツプ領域１７，１８
を形成する工程と同一の工程によつてチヤンネル
ストツプ領域１７，１８と同時に形成されてい
る。したがつて、チヤンネルストツプ領域１７，
１８が完全に形成されているときには検査用イオ
ン注入領域３２もまた完全に形成されているた
め、抵抗体領域２４の電気的導通性は検査用イオ
ン注入領域３２によつて保たれることとなる。し
かしながら、チヤンネルストツプ領域１７，１８
が完全に形成されずに欠陥を有しているときには
検査用イオン注入領域２４の電気的導通性が保た
れないこととなる。
即ち、チヤンネルストツプ領域１７，１８が完
全に形成されたときにのみ入力保護回路２１が導
通状態となり、チヤンネルストツプ領域１７，１
８の形成状態に問題のあるときには入力保護回路
が非導通状態となるように構成されている。
全に形成されたときにのみ入力保護回路２１が導
通状態となり、チヤンネルストツプ領域１７，１
８の形成状態に問題のあるときには入力保護回路
が非導通状態となるように構成されている。
このような本実施例によれば次のような効果が
ある。チヤンネルストツプ領域１７，１８の形成
状態に問題のあるときには入力保護回路が非導通
状態となり、トランジスタ７が動作不能となる。
そのため、チヤンネルストツプ領域１７，１８の
形成状態に問題のあることをウエーハテスタによ
り容易且つ確実に検出することができる。したが
つて、チヤンネルストツプ領域１７，１８の形成
のためのイオン注入工程のミスという製造工程上
の問題を早い段階で確実に検出できるので、作業
性に優れ、信頼性の高い半導体装置を提供でき
る。
ある。チヤンネルストツプ領域１７，１８の形成
状態に問題のあるときには入力保護回路が非導通
状態となり、トランジスタ７が動作不能となる。
そのため、チヤンネルストツプ領域１７，１８の
形成状態に問題のあることをウエーハテスタによ
り容易且つ確実に検出することができる。したが
つて、チヤンネルストツプ領域１７，１８の形成
のためのイオン注入工程のミスという製造工程上
の問題を早い段階で確実に検出できるので、作業
性に優れ、信頼性の高い半導体装置を提供でき
る。
なお、上記実施例においては、抵抗体領域２４
の電極取り出し部２４Ａに検査用イオン注入領域
３２が形成されていたが、抵抗体領域２４の他の
部分に検査用イオン注入領域３２が形成されてい
てもよい。ただし検査用イオン注入領域３２の空
気信号の流れ方向の幅はできるだけ狭い方が望ま
しい。
の電極取り出し部２４Ａに検査用イオン注入領域
３２が形成されていたが、抵抗体領域２４の他の
部分に検査用イオン注入領域３２が形成されてい
てもよい。ただし検査用イオン注入領域３２の空
気信号の流れ方向の幅はできるだけ狭い方が望ま
しい。
さらに、検査用イオン注入領域が入力保護回路
の抵抗体領域の途中に介挿される構成に限らず、
例えば、内部トランジスタとは別の検査用トラン
ジスタのゲート電圧値を定めるキヤパシタの一部
に検査用イオン注入領域が設けられていてもよ
く、要するに、検査用イオン注入領域が検査回路
の電気的導通路の少なくとも一部として設けられ
前記検査回路の電気的導通性が検査されることに
より前記チヤンネルストツプ領域の形成状態が検
査されるように構成されていればよい。
の抵抗体領域の途中に介挿される構成に限らず、
例えば、内部トランジスタとは別の検査用トラン
ジスタのゲート電圧値を定めるキヤパシタの一部
に検査用イオン注入領域が設けられていてもよ
く、要するに、検査用イオン注入領域が検査回路
の電気的導通路の少なくとも一部として設けられ
前記検査回路の電気的導通性が検査されることに
より前記チヤンネルストツプ領域の形成状態が検
査されるように構成されていればよい。
また、各部の導電型が前記実施例の場合と逆で
あつてもよい。
あつてもよい。
以上の通り、本発明によれば、チヤンネルスト
ツプ領域が完全には形成されなかつた場合に確実
且つ容易にそのような事態を検出出来る。
ツプ領域が完全には形成されなかつた場合に確実
且つ容易にそのような事態を検出出来る。
第１図は本発明の一実施例による半導体装置の
入力保護回路を示す平面図、第２図は第１図の
−線断面図、第３図はMOS型トランジスタの
一般的構造を示す断面図、第４図は従来の入力保
護回路を示す平面図である。 １……ｎ型半導体基板、２……ソース領域とし
てのp+型拡散領域、３……ドレイン領域として
のp+型拡散領域、４……チヤンネル領域、５…
…ゲート酸化膜、６……ゲート電極層、７……
MOS型の内部トランジスタ、８，９……フイー
ルド酸化膜、１１……表面酸化膜、１２，１３，
２３，２５……コンタクト領域、１４，１５，２
２，２６……メタル配線層、１６……パツシベー
シヨン層、１７，１８……チヤンネルストツプ領
域、２４……ｐ＋型の抵抗体領域、２４Ａ……電
極取り出し部、２７……ボンデイングパツド、２
８……Ｎ−型領域、２９……入力保護ダイオー
ド、３２……検査用イオン注入領域。
入力保護回路を示す平面図、第２図は第１図の
−線断面図、第３図はMOS型トランジスタの
一般的構造を示す断面図、第４図は従来の入力保
護回路を示す平面図である。 １……ｎ型半導体基板、２……ソース領域とし
てのp+型拡散領域、３……ドレイン領域として
のp+型拡散領域、４……チヤンネル領域、５…
…ゲート酸化膜、６……ゲート電極層、７……
MOS型の内部トランジスタ、８，９……フイー
ルド酸化膜、１１……表面酸化膜、１２，１３，
２３，２５……コンタクト領域、１４，１５，２
２，２６……メタル配線層、１６……パツシベー
シヨン層、１７，１８……チヤンネルストツプ領
域、２４……ｐ＋型の抵抗体領域、２４Ａ……電
極取り出し部、２７……ボンデイングパツド、２
８……Ｎ−型領域、２９……入力保護ダイオー
ド、３２……検査用イオン注入領域。
Claims (1)
- 【特許請求の範囲】 １ チヤンネルストツプ領域が形成される工程と
同一の工程によつて形成された検査用イオン注入
領域を少なくとも一部とする電気的導通路を有
し、この電気的導通路の電気的導通性を検査する
ことにより、前記チヤンネルストツプ領域の形成
状態が検査されることを特徴とする半導体装置。 ２ 特許請求の範囲第１項記載の半導体装置にお
いて、前記検査用イオン注入領域はボンデイング
パツドと内部トランジスタのゲート電極との間に
設けられた入力保護回路の抵抗体領域の途中に形
成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202498A JPS6356930A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202498A JPS6356930A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6356930A JPS6356930A (ja) | 1988-03-11 |
| JPH0365018B2 true JPH0365018B2 (ja) | 1991-10-09 |
Family
ID=16458480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202498A Granted JPS6356930A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356930A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2964948B2 (ja) * | 1995-05-24 | 1999-10-18 | 日本電気株式会社 | 半導体装置とその製造方法。 |
| US6153892A (en) * | 1998-02-12 | 2000-11-28 | Nec Corporation | Semiconductor device and method for manufacture thereof |
-
1986
- 1986-08-28 JP JP61202498A patent/JPS6356930A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6356930A (ja) | 1988-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764800A (en) | Seal structure for an integrated circuit | |
| JPS5928050B2 (ja) | テスト構造体 | |
| US9322870B2 (en) | Wafer-level gate stress testing | |
| JPS62291938A (ja) | モノリシツク集積回路 | |
| US5391502A (en) | Per-wafer method for globally stressing gate oxide during device fabrication | |
| KR20160076219A (ko) | 얼라인먼트 검사 장치 및 이를 포함하는 반도체 집적 회로 장치 | |
| JPH0365018B2 (ja) | ||
| JPH09186296A (ja) | 静電気保護回路のトランジスタ及びその製造方法 | |
| JP2713258B2 (ja) | 半導体装置およびその検査方法 | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| US5963779A (en) | Integrated circuit using a back gate voltage for burn-in operations | |
| JPS6153855B2 (ja) | ||
| JPH0365017B2 (ja) | ||
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JPH0883830A (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JPS63114230A (ja) | 半導体装置 | |
| JPH11345885A (ja) | 半導体装置 | |
| JP3250215B2 (ja) | プラズマ不均一性の評価方法及び評価装置 | |
| JP3233662B2 (ja) | 半導体装置およびその製造方法 | |
| JP2964948B2 (ja) | 半導体装置とその製造方法。 | |
| JPH06163911A (ja) | 半導体装置 | |
| JP4886777B2 (ja) | パワーコンポーネントを有するモノリシック集積された半導体装置およびモノリシック集積された半導体装置を製造する方法 | |
| JPH07202183A (ja) | 半導体集積回路装置 | |
| JPH08236770A (ja) | 電力用半導体素子 | |
| KR100265841B1 (ko) | 포토마스크를 이용한 반도체 소자의 공정 모니터 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |