JPH0365017B2 - - Google Patents
Info
- Publication number
- JPH0365017B2 JPH0365017B2 JP61202491A JP20249186A JPH0365017B2 JP H0365017 B2 JPH0365017 B2 JP H0365017B2 JP 61202491 A JP61202491 A JP 61202491A JP 20249186 A JP20249186 A JP 20249186A JP H0365017 B2 JPH0365017 B2 JP H0365017B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- test
- gate electrode
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 38
- 238000005468 ion implantation Methods 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000007689 inspection Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 5
- 108091006146 Channels Proteins 0.000 description 43
- 238000009792 diffusion process Methods 0.000 description 25
- 239000000758 substrate Substances 0.000 description 21
- 238000002955 isolation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置に係り、特に、チヤンネ
ルストツプ領域を有するMOS型半導体装置に関
する。
ルストツプ領域を有するMOS型半導体装置に関
する。
（従来の技術）
第７図にはMOS型の内部トランジスタ９０の
構造が示されている。同図において、ｎ型の半導
体基板１の表面にはソース領域としてのp+型拡
散領域２及びドレイン領域としてのp+型拡散領
域３がチヤンネル領域４を挟んで形成されてい
る。チヤンネル領域４の上にはゲート酸化膜５を
介してポリシリコンのゲート電極層６が形成され
ている。
構造が示されている。同図において、ｎ型の半導
体基板１の表面にはソース領域としてのp+型拡
散領域２及びドレイン領域としてのp+型拡散領
域３がチヤンネル領域４を挟んで形成されてい
る。チヤンネル領域４の上にはゲート酸化膜５を
介してポリシリコンのゲート電極層６が形成され
ている。
両p+型拡散領域２，３には各々厚いフイール
ド酸化膜８，９が隣接され、これらフイールド酸
化膜８，９によつて内部トランジスタ９０の素子
間分離がなされている。
ド酸化膜８，９が隣接され、これらフイールド酸
化膜８，９によつて内部トランジスタ９０の素子
間分離がなされている。
フイールド酸化膜８，９、両p+型拡散領域２，
３及びゲート電極層６の上には酸化膜１１が形成
されるとともに、両p+型拡散領域２，３には各
コンタクト領域１２，１３においてメタル配線層
１４，１５が接続され、さらに、表面全体はパツ
シベーシヨン層１６により被われている。
３及びゲート電極層６の上には酸化膜１１が形成
されるとともに、両p+型拡散領域２，３には各
コンタクト領域１２，１３においてメタル配線層
１４，１５が接続され、さらに、表面全体はパツ
シベーシヨン層１６により被われている。
また、フイールド酸化膜８，９の半導体基板１
側にはチヤンネルストツプ領域１７，１８がイオ
ン注入により形成されている。これらチヤンネル
ストツプ領域１７，１８は半導体基板１と同じ伝
導型（この例ではｎ型）で半導体基板１よりも高
濃度とすることによりフイールド酸化膜８，９下
の半導体基板１の反転を防止し、寄生トランジス
タの発生によるリーク電流の発生を防いでいる。
側にはチヤンネルストツプ領域１７，１８がイオ
ン注入により形成されている。これらチヤンネル
ストツプ領域１７，１８は半導体基板１と同じ伝
導型（この例ではｎ型）で半導体基板１よりも高
濃度とすることによりフイールド酸化膜８，９下
の半導体基板１の反転を防止し、寄生トランジス
タの発生によるリーク電流の発生を防いでいる。
ところで、製造工程でのトラブルやイオン注入
装置等の不具合等によつてチヤンネルストツプ領
域１７，１８が完全には形成されない場合があ
る。
装置等の不具合等によつてチヤンネルストツプ領
域１７，１８が完全には形成されない場合があ
る。
（発明が解決しようとする問題点）
しかしながら、従来の半導体装置では、チヤン
ネルストツプ領域１７，１８の形成が不完全であ
つても、その不完全さを検査することが次に述べ
るような理由から困難であつた。
ネルストツプ領域１７，１８の形成が不完全であ
つても、その不完全さを検査することが次に述べ
るような理由から困難であつた。
通常のウエハーチエツク（ダイソータ及びテス
ト）時においては、チヤンネルストツプ領域１
７，１８が完全に反転するレベルに達しない為に
寄生のトランジスタは動作せずリーク電流として
検出する事が出来ない。
ト）時においては、チヤンネルストツプ領域１
７，１８が完全に反転するレベルに達しない為に
寄生のトランジスタは動作せずリーク電流として
検出する事が出来ない。
したがつて、実際にはチヤンネルストツプ領域
１７，１８が完全に形成されているとは言えず信
頼性に問題があるような場合でも、チヤンネルス
トツプ領域１７，１８に発生している欠陥をテス
タ等で検出することは極めて困難であつた。
１７，１８が完全に形成されているとは言えず信
頼性に問題があるような場合でも、チヤンネルス
トツプ領域１７，１８に発生している欠陥をテス
タ等で検出することは極めて困難であつた。
そこで、ウエーハの１枚１枚に対して数ポイン
トの耐圧チエツクを行う場合があつたが、膨大な
作業時間を要し、極めて生産性が低かつた。しか
も、このような耐圧チエツクを行つても、チヤン
ネルストツプ領域１７，１８の不完全さの内容が
イオン注入が局部的になされていないというもの
である場合には、ウエーハ毎の耐圧チエツクでも
チヤンネルストツプ領域１７，１８の不完全さを
検出できないこともあつた。
トの耐圧チエツクを行う場合があつたが、膨大な
作業時間を要し、極めて生産性が低かつた。しか
も、このような耐圧チエツクを行つても、チヤン
ネルストツプ領域１７，１８の不完全さの内容が
イオン注入が局部的になされていないというもの
である場合には、ウエーハ毎の耐圧チエツクでも
チヤンネルストツプ領域１７，１８の不完全さを
検出できないこともあつた。
本発明は、上記事情を考慮してなされたもので
あり、チヤンネルストツプ領域が完全には形成さ
れなかつた場合に確実且つ容易にそのような事態
を検出できる半導体装置を提供することを目的と
する。
あり、チヤンネルストツプ領域が完全には形成さ
れなかつた場合に確実且つ容易にそのような事態
を検出できる半導体装置を提供することを目的と
する。
（問題点を解決するための手段）
上記目的を達成するため、本発明による半導体
装置は、チヤンネルストツプ領域が形成される工
程と同一の工程によつて形成される検査用イオン
注入領域と、チヤンネルストツプ領域の形成状態
を検査する検査用トランジスタと、この検査用ト
ランジスタのゲート電極に接続され、検査用イオ
ン注入領域を電気的導通路の少なくとも一部とし
て有しているゲート電極ラインとを備え、検査用
イオン注入領域の形成状態によつてゲート電極ラ
インを介してゲート電極に印加される電圧が異な
り、検査用トランジスタの動作が異なることによ
り前記チヤンネルストツプ領域の形成状態が検査
されることを特徴とする。
装置は、チヤンネルストツプ領域が形成される工
程と同一の工程によつて形成される検査用イオン
注入領域と、チヤンネルストツプ領域の形成状態
を検査する検査用トランジスタと、この検査用ト
ランジスタのゲート電極に接続され、検査用イオ
ン注入領域を電気的導通路の少なくとも一部とし
て有しているゲート電極ラインとを備え、検査用
イオン注入領域の形成状態によつてゲート電極ラ
インを介してゲート電極に印加される電圧が異な
り、検査用トランジスタの動作が異なることによ
り前記チヤンネルストツプ領域の形成状態が検査
されることを特徴とする。
（作用）
本発明による半導体装置では、検査用トランジ
スタの電気的導通性をテスタ等により検査するこ
とによりチヤンネルストツプ領域が完全に形成さ
れているか否かを容易に且つ確実に検査すること
ができるようにしている。
スタの電気的導通性をテスタ等により検査するこ
とによりチヤンネルストツプ領域が完全に形成さ
れているか否かを容易に且つ確実に検査すること
ができるようにしている。
（実施例）
以下、本発明の実施例を図面に基づいて詳述す
る。
る。
第１図乃至第３図には本発明の第１の実施例に
よる半導体装置における検査回路１００が示され
ている。第１図および第２図において、ｎ型の半
導体基板１の表面側にはｐ型のウエル領域３１が
形成されている。
よる半導体装置における検査回路１００が示され
ている。第１図および第２図において、ｎ型の半
導体基板１の表面側にはｐ型のウエル領域３１が
形成されている。
半導体基板１の表面にはソース領域としての
p+型拡散領域３２及びドレイン領域としてのp+
型拡散領域３３がチヤンネル領域３４を挟んで形
成されている。チヤンネル領域３４の上にはゲー
ト酸化膜３５を介してポリシリコンのゲート電極
層３６が形成されている。
p+型拡散領域３２及びドレイン領域としてのp+
型拡散領域３３がチヤンネル領域３４を挟んで形
成されている。チヤンネル領域３４の上にはゲー
ト酸化膜３５を介してポリシリコンのゲート電極
層３６が形成されている。
ここにおいて、これら両p+型拡散領域３２，
３３、ゲート酸化膜３５、及びゲート電極層３６
によりMOS型の検査用トランジスタ３７が構成
されている。
３３、ゲート酸化膜３５、及びゲート電極層３６
によりMOS型の検査用トランジスタ３７が構成
されている。
両p+型拡散領域３２，３３には各々厚いフイ
ールド酸化膜３８，３９が隣接され、これらフイ
ールド酸化膜３８，３９によつて検査用トランジ
スタ３７の素子間分離がなされている。
ールド酸化膜３８，３９が隣接され、これらフイ
ールド酸化膜３８，３９によつて検査用トランジ
スタ３７の素子間分離がなされている。
また、フイールド酸化膜３８，３９の下側には
チヤンネルストツプ領域４１，４２がイオン注入
により形成されている。これらチヤンネルストツ
プ領域４１，４２は半導体基板１と同導電型（こ
の例ではｎ型）で半導体基板１よりも高濃度とす
ることによりフイールド酸化膜３８，３９下の半
導体基板１の反転を防止し、寄生トランジスタの
発生によるリーク電流の発生を防いでいる。
チヤンネルストツプ領域４１，４２がイオン注入
により形成されている。これらチヤンネルストツ
プ領域４１，４２は半導体基板１と同導電型（こ
の例ではｎ型）で半導体基板１よりも高濃度とす
ることによりフイールド酸化膜３８，３９下の半
導体基板１の反転を防止し、寄生トランジスタの
発生によるリーク電流の発生を防いでいる。
ｐ型のウエル領域３１の表面にはn+型の第１
及び第２の抵抗体領域４３及び４４が形成されて
いる。第１及び第２の抵抗体領域４３及び４４の
間には厚い酸化膜４５が介挿され、両抵抗体領域
４３及び４４間の電気的導通性は厚い酸化膜４５
によつて阻止されている。
及び第２の抵抗体領域４３及び４４が形成されて
いる。第１及び第２の抵抗体領域４３及び４４の
間には厚い酸化膜４５が介挿され、両抵抗体領域
４３及び４４間の電気的導通性は厚い酸化膜４５
によつて阻止されている。
しかしながら、この厚い酸化膜４５の下側には
n-型の検査用イオン注入領域４６が形成されて
おり、この検査用イオン注入領域４６によつて両
抵抗体領域４３及び４４間の電気的導通性が保た
れ得るようになつている。
n-型の検査用イオン注入領域４６が形成されて
おり、この検査用イオン注入領域４６によつて両
抵抗体領域４３及び４４間の電気的導通性が保た
れ得るようになつている。
ただし、n-型の検査用イオン注入領域４６は
チヤンネルストツプ領域１７，１８（第７図参
照）を形成する工程と同一の工程によつてチヤン
ネルストツプ領域１７，１８と同時に形成されて
いる。したがつて、チヤンネルストツプ領域１
７，１８が完全に形成されているときには検査用
イオン注入領域４６もまた完全に形成されている
ため、両抵抗体領域４３及び４４間の電気的導通
性は検査用イオン注入領域４６によつた保たれる
こととなる。しかしながら、チヤンネルストツプ
領域１７，１８が完全には形成されずに欠陥を有
しているときには検査用イオン注入領域４６もま
た完全には形成されていないため、両抵抗体領域
４３及び４４間の電気的導通性が保たれないこと
となる。
チヤンネルストツプ領域１７，１８（第７図参
照）を形成する工程と同一の工程によつてチヤン
ネルストツプ領域１７，１８と同時に形成されて
いる。したがつて、チヤンネルストツプ領域１
７，１８が完全に形成されているときには検査用
イオン注入領域４６もまた完全に形成されている
ため、両抵抗体領域４３及び４４間の電気的導通
性は検査用イオン注入領域４６によつた保たれる
こととなる。しかしながら、チヤンネルストツプ
領域１７，１８が完全には形成されずに欠陥を有
しているときには検査用イオン注入領域４６もま
た完全には形成されていないため、両抵抗体領域
４３及び４４間の電気的導通性が保たれないこと
となる。
両抵抗体領域４３，４４には各々厚いフイール
ド酸化膜５１，５２が隣接されており、これらフ
イールド酸化膜５１，５２によつて抵抗体領域４
３，４４の素子間分離がなされている。
ド酸化膜５１，５２が隣接されており、これらフ
イールド酸化膜５１，５２によつて抵抗体領域４
３，４４の素子間分離がなされている。
また、フイールド酸化膜５１，５２の下側には
チヤンネルストツプ領域５３，５４がイオン注入
により形成されている。これらチヤンネルストツ
プ領域５３，５４はｐ型のウエル領域３１と同伝
導型でウエル領域３１よりも高濃度とすることに
よりフイールド酸化膜５１，５２下のウエル領域
３１の反転を防止している。
チヤンネルストツプ領域５３，５４がイオン注入
により形成されている。これらチヤンネルストツ
プ領域５３，５４はｐ型のウエル領域３１と同伝
導型でウエル領域３１よりも高濃度とすることに
よりフイールド酸化膜５１，５２下のウエル領域
３１の反転を防止している。
また、半導体基板１とウエル領域３１との境界
部にはp+型拡散領域５５が形成されている。さ
らに、各フイールド酸化膜３８，３９，５１，５
２、厚い酸化膜４５、及びゲート電極層３６の上
には酸化膜５６が形成されている。
部にはp+型拡散領域５５が形成されている。さ
らに、各フイールド酸化膜３８，３９，５１，５
２、厚い酸化膜４５、及びゲート電極層３６の上
には酸化膜５６が形成されている。
ゲート電極層３６はゲート電極取り出しライン
６１を介して第２の抵抗体領域４４に接続され、
第１の抵抗体領域４３はVDDライン６２を介して
電源電圧（高レベル電源）VDDに接続されてい
る。また、このVDDライン６２にはソース領域と
してのp+型拡散領域３２が接続され、ソース領
域としてのp+型拡散領域３２は電源電圧VDDレベ
ルに保たれている。
６１を介して第２の抵抗体領域４４に接続され、
第１の抵抗体領域４３はVDDライン６２を介して
電源電圧（高レベル電源）VDDに接続されてい
る。また、このVDDライン６２にはソース領域と
してのp+型拡散領域３２が接続され、ソース領
域としてのp+型拡散領域３２は電源電圧VDDレベ
ルに保たれている。
ドレイン領域としてのp+型拡散領域３３及び
p+型拡散領域５５は共にVSSライン６３を介して
接地電圧（低レベル電源）VSSに接続されている。
p+型拡散領域５５は共にVSSライン６３を介して
接地電圧（低レベル電源）VSSに接続されている。
ここにおいて、ゲート電極取り出しライン６
１、第１、第２の抵抗体領域４３，４４、検査用
イオン注入領域４６、及びVDDライン６２より、
検査用トランジスタ３７のゲート電極層３６と電
源電圧VDDとの間を電気的に接続するゲート電極
ライン６５が構成されている。
１、第１、第２の抵抗体領域４３，４４、検査用
イオン注入領域４６、及びVDDライン６２より、
検査用トランジスタ３７のゲート電極層３６と電
源電圧VDDとの間を電気的に接続するゲート電極
ライン６５が構成されている。
なお、各ライン６１，６２，６３は表面酸化膜
５６に形成されたコンタクト領域を通して前記各
部と接続し、さらに、表面全体はパツシベーシヨ
ン層６６により被われている。
５６に形成されたコンタクト領域を通して前記各
部と接続し、さらに、表面全体はパツシベーシヨ
ン層６６により被われている。
また、半導体基板１は電源電圧VDDに接続さ
れ、ウエル領域３１は接地電圧VSSに接続されて
いる。
れ、ウエル領域３１は接地電圧VSSに接続されて
いる。
第３図には検査回路１００の等価回路が示され
ている。
ている。
同図に示されるように、検査用トランジスタ３
７のゲート電極層３６は抵抗１０１を介して電源
電圧VDDに接続されるとともに、これとは並列に
設けられた第１のキヤパシタＣ１を介して電源電
圧VDDに接続されている。ここにおいて、抵抗１
０１は第１、第２の抵抗体領域４３，４４及び検
査用イオン注入領域４６により構成され、第１の
キヤパシタＣ１はVDDライン６２の浮遊容量を表
している。
７のゲート電極層３６は抵抗１０１を介して電源
電圧VDDに接続されるとともに、これとは並列に
設けられた第１のキヤパシタＣ１を介して電源電
圧VDDに接続されている。ここにおいて、抵抗１
０１は第１、第２の抵抗体領域４３，４４及び検
査用イオン注入領域４６により構成され、第１の
キヤパシタＣ１はVDDライン６２の浮遊容量を表
している。
また、ゲート電極層３６はダイオード１０２を
介して接地電圧VSSに接続されているとともに、
これと並列に設けられた第２のキヤパシタＣ２を
介して接地電圧VSSに接続されている。ここにお
いて、ダイオード１０２はｎ型の第１、第２の抵
抗体領域４３，４４、及び検査用イオン注入領域
４６とｐ型のウエル領域３１との間のpn接合に
より構成され、第２のキヤパシタＣ２はVSSライ
ン６３の浮遊容量を表している。
介して接地電圧VSSに接続されているとともに、
これと並列に設けられた第２のキヤパシタＣ２を
介して接地電圧VSSに接続されている。ここにお
いて、ダイオード１０２はｎ型の第１、第２の抵
抗体領域４３，４４、及び検査用イオン注入領域
４６とｐ型のウエル領域３１との間のpn接合に
より構成され、第２のキヤパシタＣ２はVSSライ
ン６３の浮遊容量を表している。
第１及び第２のキヤパシタＣ１及びＣ２の容量
比は次に述べるように定められている。即ち、抵
抗１０１が非導通状態のときには、ゲート電極層
３６に印加される電圧は電源電圧VDDと接地電圧
VSSとの間の値であり、かつその値は第１及び第
２のキヤパシタＣ１及びＣ２の容量比によつて定
められる。第１及び第２のキヤパシタＣ１及びＣ
２の容量比は、抵抗１０１が非導通状態のときに
ゲート電極層３６に印加される電圧値が検査用ト
ランジスタ３７のスレツシヨールド値を越えて検
査用トランジスタ３７をオンさせるような値とな
つている。
比は次に述べるように定められている。即ち、抵
抗１０１が非導通状態のときには、ゲート電極層
３６に印加される電圧は電源電圧VDDと接地電圧
VSSとの間の値であり、かつその値は第１及び第
２のキヤパシタＣ１及びＣ２の容量比によつて定
められる。第１及び第２のキヤパシタＣ１及びＣ
２の容量比は、抵抗１０１が非導通状態のときに
ゲート電極層３６に印加される電圧値が検査用ト
ランジスタ３７のスレツシヨールド値を越えて検
査用トランジスタ３７をオンさせるような値とな
つている。
このような本実施例によれば次のような効果が
ある。内部トランジスタ９０のチヤンネルストツ
プ領域１７，１８の形成状態に問題のあるときに
は抵抗１０１（検査用イオン注入領域４６）が非
導通状態となり、検査用トランジスタ３７がオン
して電源電圧VDDと接地電圧VSSとを短絡させる
こととなる。そのため、チヤンネルストツプ領域
１７，１８の形成状態に問題のあることをウエー
ハテスタにより容易且つ確実に検出することがで
きる。したがつて、チヤンネルストツプ領域１
７，１８の形成のためのイオン注入工程のミスと
いう製造工程上の問題を早い段階で確実に検出で
きるので、作業性に優れ、信頼性の高い半導体装
置を提供できる。
ある。内部トランジスタ９０のチヤンネルストツ
プ領域１７，１８の形成状態に問題のあるときに
は抵抗１０１（検査用イオン注入領域４６）が非
導通状態となり、検査用トランジスタ３７がオン
して電源電圧VDDと接地電圧VSSとを短絡させる
こととなる。そのため、チヤンネルストツプ領域
１７，１８の形成状態に問題のあることをウエー
ハテスタにより容易且つ確実に検出することがで
きる。したがつて、チヤンネルストツプ領域１
７，１８の形成のためのイオン注入工程のミスと
いう製造工程上の問題を早い段階で確実に検出で
きるので、作業性に優れ、信頼性の高い半導体装
置を提供できる。
第４図乃至第６図には本発明の第２の実施例に
よる半導体装置における検査回路２００が示され
ている。この第２の実施例では第１の実施例の場
合と導電型が反対になつている。
よる半導体装置における検査回路２００が示され
ている。この第２の実施例では第１の実施例の場
合と導電型が反対になつている。
即ち、第４図および第６図において、ｎ型の半
導体基板１の表面側にはｐ型のウエル領域３１が
形成され、ウエル領域３１の表面にはソース領域
としてのn+型拡散領域１３２及びドレイン領域
としてのn+型拡散領域１３３がチヤンネル領域
１３４を挟んで形成されている。チヤンネル領域
１３４の上にはゲート酸化膜１３５を介してポリ
シリコンのゲート電極層１３６が形成されてい
る。
導体基板１の表面側にはｐ型のウエル領域３１が
形成され、ウエル領域３１の表面にはソース領域
としてのn+型拡散領域１３２及びドレイン領域
としてのn+型拡散領域１３３がチヤンネル領域
１３４を挟んで形成されている。チヤンネル領域
１３４の上にはゲート酸化膜１３５を介してポリ
シリコンのゲート電極層１３６が形成されてい
る。
ここにおいて、これら両n+型拡散領域１３２，
１３３、ゲート酸化膜１３５、及びゲート電極層
１３６によりMOS型の検査用トランジスタ１３
７が構成されている。
１３３、ゲート酸化膜１３５、及びゲート電極層
１３６によりMOS型の検査用トランジスタ１３
７が構成されている。
両n+型拡散領域１３２，１３３には各々厚い
フイールド酸化膜１３８，１３９が隣接され、こ
れらフイールド酸化膜１３８，１３９によつて検
査用トランジスタ１３７の素子間分離がなされて
いる。
フイールド酸化膜１３８，１３９が隣接され、こ
れらフイールド酸化膜１３８，１３９によつて検
査用トランジスタ１３７の素子間分離がなされて
いる。
また、フイールド酸化膜１３８，１３９の下側
にはチヤンネルストツプ領域１４１，１４２がイ
オン注入により形成されている。これらチヤンネ
ルストツプ領域１４１，１４２はウエル領域３１
と同導電型（この例ではｐ型）でウエル領域３１
よりも高濃度とすることによりフイールド酸化膜
１３８，１３９下のウエル領域３１の反転を防止
し、寄生トランジスタの発生によるリーク電流の
発生を防いでいる。
にはチヤンネルストツプ領域１４１，１４２がイ
オン注入により形成されている。これらチヤンネ
ルストツプ領域１４１，１４２はウエル領域３１
と同導電型（この例ではｐ型）でウエル領域３１
よりも高濃度とすることによりフイールド酸化膜
１３８，１３９下のウエル領域３１の反転を防止
し、寄生トランジスタの発生によるリーク電流の
発生を防いでいる。
ｎ型の半導体基板１の表面にはp+型の第１及
び第２の抵抗体領域１４３及び１４４が形成され
ている。第１及び第２の抵抗領域１４３及び１４
４の間には厚い酸化膜１４５が介挿され、両抵抗
体領域１４３及び１４４の間の電気的導通性は厚
い酸化膜１４５によつて防止されている。しかし
ながら、この厚い酸化膜１４５の下側にはp-型
の検査用イオン注入領域１４６が形成されてお
り、この検査用イオン注入領域１４６によつて両
抵抗体領域１４３及び１４４間の電気的導通性が
保たれ得るようになつている。
び第２の抵抗体領域１４３及び１４４が形成され
ている。第１及び第２の抵抗領域１４３及び１４
４の間には厚い酸化膜１４５が介挿され、両抵抗
体領域１４３及び１４４の間の電気的導通性は厚
い酸化膜１４５によつて防止されている。しかし
ながら、この厚い酸化膜１４５の下側にはp-型
の検査用イオン注入領域１４６が形成されてお
り、この検査用イオン注入領域１４６によつて両
抵抗体領域１４３及び１４４間の電気的導通性が
保たれ得るようになつている。
ただし、p-型の検査用イオン注入領域１４６
はＮチヤンネル型の内部トランジスタ（図示せ
ず）のｐ型のチヤンネルストツプ領域（同じく図
示せず）を形成する工程と同一の工程によつて同
時形成されている。したがつて、チヤンネルスト
ツプ領域が完全に形成されているときには検査用
イオン注入領域１４６もまた完全に形成されてい
るため、両抵抗体領域１４３及び１４４間の電気
的導通性は検査用イオン注入領域１４６によつて
保たれることとなる。
はＮチヤンネル型の内部トランジスタ（図示せ
ず）のｐ型のチヤンネルストツプ領域（同じく図
示せず）を形成する工程と同一の工程によつて同
時形成されている。したがつて、チヤンネルスト
ツプ領域が完全に形成されているときには検査用
イオン注入領域１４６もまた完全に形成されてい
るため、両抵抗体領域１４３及び１４４間の電気
的導通性は検査用イオン注入領域１４６によつて
保たれることとなる。
しかしながら、チヤンネルストツプ領域が完全
には形成されずに欠陥を有しているときには検査
用イオン注入領域１４６もまた完全には形成され
ていないため、両抵抗体領域１４３及び１４４間
の電気的導通性が保たれないこととなる。
には形成されずに欠陥を有しているときには検査
用イオン注入領域１４６もまた完全には形成され
ていないため、両抵抗体領域１４３及び１４４間
の電気的導通性が保たれないこととなる。
両抵抗体領域１４３，１４４には各々厚いフイ
ールド酸化膜１５１，１５２が隣接され、これら
フイールド酸化膜１５１，１５２によつて抵抗体
領域１４３，１４４の素子間分離がなされてい
る。
ールド酸化膜１５１，１５２が隣接され、これら
フイールド酸化膜１５１，１５２によつて抵抗体
領域１４３，１４４の素子間分離がなされてい
る。
また、フイールド酸化膜１５１，１５２の下側
にはチヤンネルストツプ領域１５３，１５４がイ
オン注入により形成されている。これらチヤンネ
ルストツプ領域１５３，１５４はｎ型の半導体基
板１と同導電型で半導体基板１よりも高濃度とす
ることによりフイールド酸化膜１５１，１５２下
の半導体基板１の反転を防止している。
にはチヤンネルストツプ領域１５３，１５４がイ
オン注入により形成されている。これらチヤンネ
ルストツプ領域１５３，１５４はｎ型の半導体基
板１と同導電型で半導体基板１よりも高濃度とす
ることによりフイールド酸化膜１５１，１５２下
の半導体基板１の反転を防止している。
また、半導体基板１とウエル領域３１との境界
部近傍にはN+型拡散領域１５５が形成されてい
る。さらに、各フイールド酸化膜１３８，１３
９，１５１，１５２、厚い酸化膜１４５、及びゲ
ート電極層１３６の上には表面酸化膜１５６が形
成されている。
部近傍にはN+型拡散領域１５５が形成されてい
る。さらに、各フイールド酸化膜１３８，１３
９，１５１，１５２、厚い酸化膜１４５、及びゲ
ート電極層１３６の上には表面酸化膜１５６が形
成されている。
ゲート電極層１３６はゲート電極取り出しライ
ン１６１を介して第２の抵抗体領域１４４に接続
され、また、第１の抵抗体領域１４３はVSSライ
ン１６２を介して接地電圧（低レベル電源）VSS
に接続されている。また、このVSSライン１６２
にはソース領域としてのn+型拡散領域１３２が
接続され、ソース領域としてのn+型拡散領域１
３２を接地電圧VSSレベルに保たれている。
ン１６１を介して第２の抵抗体領域１４４に接続
され、また、第１の抵抗体領域１４３はVSSライ
ン１６２を介して接地電圧（低レベル電源）VSS
に接続されている。また、このVSSライン１６２
にはソース領域としてのn+型拡散領域１３２が
接続され、ソース領域としてのn+型拡散領域１
３２を接地電圧VSSレベルに保たれている。
ドレイン領域としてのn+型拡散領域１３３及
びn+型拡散領域１５５は共にVDDライン１６３を
介して電源電圧（高レベル電源）VDDに接続され
ている。
びn+型拡散領域１５５は共にVDDライン１６３を
介して電源電圧（高レベル電源）VDDに接続され
ている。
ここにおいて、ゲート電極取り出しライン１６
１、第１、第２の抵抗体領域１４３，１４４、検
査用イオン注入領域１４６、及びVSSライン１６
２より、検査用トランジスタ１３７のゲート電極
層１３６と接地電圧VSSとの間を電気的に接続す
るゲート電極ライン１６５が構成されている。
１、第１、第２の抵抗体領域１４３，１４４、検
査用イオン注入領域１４６、及びVSSライン１６
２より、検査用トランジスタ１３７のゲート電極
層１３６と接地電圧VSSとの間を電気的に接続す
るゲート電極ライン１６５が構成されている。
また、半導体基板１は電源電圧VDDに接続さ
れ、ウエル領域３１は接地電圧VSSに接続されて
いる。
れ、ウエル領域３１は接地電圧VSSに接続されて
いる。
第６図には検査回路２００の等価回路が示され
ている。
ている。
同図に示されるように、検査用トランジスタ１
３７のゲート電極層１３６は抵抗２０１を介して
接地電圧VSSに接続されるとともに、これとは並
列に設けられた第１のキヤパシタＣ１１を介して
接地電圧VSSに接続されている。ここにおいて、
抵抗２０１は第１、第２の抵抗体領域１４３，１
４４及び検査用イオン注入領域１４６により構成
され、第１のキヤパシタＣ１１はVSSライン１６
２の浮遊容量を表している。
３７のゲート電極層１３６は抵抗２０１を介して
接地電圧VSSに接続されるとともに、これとは並
列に設けられた第１のキヤパシタＣ１１を介して
接地電圧VSSに接続されている。ここにおいて、
抵抗２０１は第１、第２の抵抗体領域１４３，１
４４及び検査用イオン注入領域１４６により構成
され、第１のキヤパシタＣ１１はVSSライン１６
２の浮遊容量を表している。
また、ゲート電極層１３６はダイオード２０２
を介して電源電圧VDDに接続されるとともに、こ
れとは並列に設けられた第２のキヤパシタＣ１２
を介して電源電圧VDDに接続されている。ここに
おいて、ダイオード２０２はｐ型の第１、第２の
抵抗体領域１４３，１４４、及び検査用イオン注
入領域１４６とｎ型の半導体基板１との間のpn
接合により構成され、第２のキヤパシタＣ１２は
VDDライン１６３の浮遊容量を表している。
を介して電源電圧VDDに接続されるとともに、こ
れとは並列に設けられた第２のキヤパシタＣ１２
を介して電源電圧VDDに接続されている。ここに
おいて、ダイオード２０２はｐ型の第１、第２の
抵抗体領域１４３，１４４、及び検査用イオン注
入領域１４６とｎ型の半導体基板１との間のpn
接合により構成され、第２のキヤパシタＣ１２は
VDDライン１６３の浮遊容量を表している。
第１及び第２のキヤパシタＣ１１及びＣ１２の
容量比は、抵抗２０１が非導通状態のときに、ゲ
ート電極層１３６に印加される電圧値が検査用ト
ランジスタ１３７のスレツシヨールド値を越えて
検査用トランジスタ１３７をオンさせるような値
となつている。
容量比は、抵抗２０１が非導通状態のときに、ゲ
ート電極層１３６に印加される電圧値が検査用ト
ランジスタ１３７のスレツシヨールド値を越えて
検査用トランジスタ１３７をオンさせるような値
となつている。
このような第２の実施例によれば、ｐ型のチヤ
ンネルストツパの形成状態の検査に適する他、第
１の実施例と同様の効果がある。
ンネルストツパの形成状態の検査に適する他、第
１の実施例と同様の効果がある。
なお、実施にあたり、前記第１及び第２の実施
例の検査回路１００及び２００が１つの半導体装
置に設けられていれば、ｐ型及びｎ型の両方のチ
ヤンネルストツパの形成状態を検査できるという
効果がある。
例の検査回路１００及び２００が１つの半導体装
置に設けられていれば、ｐ型及びｎ型の両方のチ
ヤンネルストツパの形成状態を検査できるという
効果がある。
また、検査回路は前記実施例のように複数のキ
ヤパシタを設けて検査用トランジスタのゲート電
極に印加される電圧値を所定の値に設定する場合
に限らず、例えば、前述のような複数のキヤパシ
タを設ける代わりに検査用トランジスタのゲート
電極を作動させ得る他のトランジスタを設け、こ
の他のトランジスタの一部に検査用イオン注入領
域を設ける等してもよい。
ヤパシタを設けて検査用トランジスタのゲート電
極に印加される電圧値を所定の値に設定する場合
に限らず、例えば、前述のような複数のキヤパシ
タを設ける代わりに検査用トランジスタのゲート
電極を作動させ得る他のトランジスタを設け、こ
の他のトランジスタの一部に検査用イオン注入領
域を設ける等してもよい。
以上の通り、本発明によれば、チヤンネルスト
ツプ領域が完全には形成されなかつた場合に確実
且つ容易にそのような事態を検出できる。
ツプ領域が完全には形成されなかつた場合に確実
且つ容易にそのような事態を検出できる。
第１図は本発明の第１の実施例による半導体装
置における検査回路を示す平面図、第２図は第１
図の−線断面図、第３図は同検査回路の等価
回路を示す回路図、第４図は本発明の第２の実施
例による半導体装置における検査回路を示す平面
図、第５図は第４図の−線断面図、第６図は
同検査回路の等価回路を示す回路図、第７図は内
部トランジスタの構成を示す断面図、 １……半導体基板、１７，１８……チヤンネル
ストツプ領域、３１……ウエル領域、３２，３
３，１３２，１３３……拡散領域、３４，１３４
……チヤンネル領域、３５，１３５……ゲート酸
化膜、３６，１３６……ゲート電極層、３７，１
３７……検査用トランジスタ、３８，３９，１３
８，１３９……フイールド酸化膜、４１，４２，
１４１，１４２……チヤンネルストツプ領域、４
３，４４，１４３，１４４……抵抗体領域、４
５，１４５……酸化膜、４６，１４６……検査用
イオン注入領域、５１，５２，１５１，１５２…
…フイールド酸化膜、５３，５４，１５３，１５
４……チヤンネルストツプ領域、５６，１５６…
…表面酸化膜、６１，１６１……ゲート電極取り
出しライン、６２……VDDライン、６３……VSS
ライン、６５，１６５……ゲート電極ライン、１
００，２００……検査回路、１０１，２０１……
抵抗、１０２，２０２……ダイオード、１６２…
…VSSライン、１６３……VDDライン、VDD……電
源電圧、VSS……接地電圧、Ｃ１，Ｃ２，Ｃ１２，
Ｃ２２……キヤパシタ。
置における検査回路を示す平面図、第２図は第１
図の−線断面図、第３図は同検査回路の等価
回路を示す回路図、第４図は本発明の第２の実施
例による半導体装置における検査回路を示す平面
図、第５図は第４図の−線断面図、第６図は
同検査回路の等価回路を示す回路図、第７図は内
部トランジスタの構成を示す断面図、 １……半導体基板、１７，１８……チヤンネル
ストツプ領域、３１……ウエル領域、３２，３
３，１３２，１３３……拡散領域、３４，１３４
……チヤンネル領域、３５，１３５……ゲート酸
化膜、３６，１３６……ゲート電極層、３７，１
３７……検査用トランジスタ、３８，３９，１３
８，１３９……フイールド酸化膜、４１，４２，
１４１，１４２……チヤンネルストツプ領域、４
３，４４，１４３，１４４……抵抗体領域、４
５，１４５……酸化膜、４６，１４６……検査用
イオン注入領域、５１，５２，１５１，１５２…
…フイールド酸化膜、５３，５４，１５３，１５
４……チヤンネルストツプ領域、５６，１５６…
…表面酸化膜、６１，１６１……ゲート電極取り
出しライン、６２……VDDライン、６３……VSS
ライン、６５，１６５……ゲート電極ライン、１
００，２００……検査回路、１０１，２０１……
抵抗、１０２，２０２……ダイオード、１６２…
…VSSライン、１６３……VDDライン、VDD……電
源電圧、VSS……接地電圧、Ｃ１，Ｃ２，Ｃ１２，
Ｃ２２……キヤパシタ。
Claims (1)
- 【特許請求の範囲】 １ チヤンネルストツプ領域が形成される工程と
同一の工程によつて形成される検査用イオン注入
領域と、 前記チヤンネルストツプ領域の形成状態を検査
する検査トランジスタと、 この検査用トランジスタのゲート電極に接続さ
れ、前記検査用イオン注入領域を電気的導通路の
少なくとも一部として有しているゲート電極ライ
ンとを備え、 前記検査用イオン注入領域の形成状態によつて
前記ゲート電極ラインを介してゲート電極に印加
される電圧が異なり、前記検査用トランジスタの
動作が異なることにより前記チヤンネルストツプ
領域の形成状態が検査されることを特徴とする半
導体装置。 ２ 特許請求の範囲第１項記載の半導体装置にお
いて、 前記ゲート電極ラインは前記検査用イオン注入
領域および第１のキヤパシタを介して検査用トラ
ンジスタをオフさせる側の電源電圧に接続される
とともに、第２のキヤパシタを介して検査用トラ
ンジスタをオンさせる側の電源電圧に接続され、 検査用イオン注入領域の形成が不完全で検査用
トランジスタのゲート電極が検査用イオン注入領
域を介して検査用トランジスタをオフさせる側の
電源電圧に接続されないときには、検査用トラン
ジスタのゲート電極には検査用トランジスタをオ
フさせる側の電源電圧と検査用トランジスタをオ
ンさせる側の電源電圧との間の電圧値であつて前
記第１および第２のキヤパシタの容量比に依存す
る電圧値が印加され、この電圧値は検査用トラン
ジスタをオンさせる値であることを特徴とする半
導体装置。 ３ 特許請求の範囲第１項または第２項記載の半
導体装置において、前記検査用トランジスタは少
なくとも２つ設けられ、一方はｐチヤンネル型ト
ランジスタであり、他方はｎチヤンネル型トラン
ジスタであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202491A JPS6356929A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202491A JPS6356929A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6356929A JPS6356929A (ja) | 1988-03-11 |
| JPH0365017B2 true JPH0365017B2 (ja) | 1991-10-09 |
Family
ID=16458378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202491A Granted JPS6356929A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356929A (ja) |
-
1986
- 1986-08-28 JP JP61202491A patent/JPS6356929A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6356929A (ja) | 1988-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170154687A1 (en) | Sram-like ebi structure design and implementation to capture mosfet source-drain leakage eariler | |
| US8787074B2 (en) | Static random access memory test structure | |
| US7550990B2 (en) | Method and apparatus for testing integrated circuits for susceptibility to latch-up | |
| US9229052B2 (en) | Stack including inspection circuit, inspection method and inspection apparatus | |
| US20030080334A1 (en) | Semiconductor device having test element and method of testing using same | |
| JPH0365017B2 (ja) | ||
| JP2713258B2 (ja) | 半導体装置およびその検査方法 | |
| JPH0365018B2 (ja) | ||
| DE102004028695B3 (de) | Halbleiterbauelement mit einem Bruchsensor | |
| US20020024045A1 (en) | Semiconductor integrated circuit device and method for designing the same | |
| US5963779A (en) | Integrated circuit using a back gate voltage for burn-in operations | |
| JP2000269281A (ja) | 半導体装置およびそのテスト方法 | |
| JPH0782165B2 (ja) | 液晶表示装置の製造方法 | |
| JPS63114230A (ja) | 半導体装置 | |
| US20230093724A1 (en) | Manufacturing method for semiconductor device and semiconductor wafers | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| US10177053B2 (en) | Interconnect monitor utilizing both open and short detection | |
| CN112530932A (zh) | 静电保护结构 | |
| JPH0479344A (ja) | 半導体装置 | |
| JP3233662B2 (ja) | 半導体装置およびその製造方法 | |
| Larentis et al. | Nanoprobing of advanced silicon-on-insulator transistors | |
| JP3250215B2 (ja) | プラズマ不均一性の評価方法及び評価装置 | |
| Dayanand et al. | Defect localization enhancement using light induced CI-AFP | |
| KR20020056291A (ko) | 반도체소자의 테스트패턴 | |
| JPS6257260B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |