JPH0479344A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0479344A JPH0479344A JP2194231A JP19423190A JPH0479344A JP H0479344 A JPH0479344 A JP H0479344A JP 2194231 A JP2194231 A JP 2194231A JP 19423190 A JP19423190 A JP 19423190A JP H0479344 A JPH0479344 A JP H0479344A
- Authority
- JP
- Japan
- Prior art keywords
- well
- region
- type
- area
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 10
- 230000005856 abnormality Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＩＳ型半導体装置に関するものである。
一般のＭＩＳ型半導体装置においては第１の導電型の不
純物を有する半導体基板またはウェルからなる第一の領
域内に形成されたトランジスタのゲート電極は、目的と
する回路に応じて第１の導電型もしくは第２の導電型の
不純物を有する半導体基板またはウェルに電気的に接続
されている。
純物を有する半導体基板またはウェルからなる第一の領
域内に形成されたトランジスタのゲート電極は、目的と
する回路に応じて第１の導電型もしくは第２の導電型の
不純物を有する半導体基板またはウェルに電気的に接続
されている。
しかしながら半導体基板に於いて、集積回路とは別にト
ランジスタ特性や各種抵抗値等の基本特性確認のために
設けられているテストパターンに於ては、ゲート電極は
フローティング状態つまり基板またはウェルには接続さ
れていないことが一般的である。
ランジスタ特性や各種抵抗値等の基本特性確認のために
設けられているテストパターンに於ては、ゲート電極は
フローティング状態つまり基板またはウェルには接続さ
れていないことが一般的である。
しかしながら従来の基本特性確認のために設けられてい
るテストパターンにおいては、最終保護膜にプラズマナ
イトライドまたは酸化膜とブラズマナイトライドの二層
膜を形成した場合、トランジスタのスレッショルド電圧
、ＣＶ特性、サブスレッショルド特性等の変動が知られ
ている。
るテストパターンにおいては、最終保護膜にプラズマナ
イトライドまたは酸化膜とブラズマナイトライドの二層
膜を形成した場合、トランジスタのスレッショルド電圧
、ＣＶ特性、サブスレッショルド特性等の変動が知られ
ている。
特にトランジスタのスレッショルド電圧については、狙
いの値に対してＰチャンネルは高め、Ｎチャンネルは低
めとなりかつばらつきが大きくなるといった異常か発生
しやすい。この原因についてはプラズマナイトライドの
デポジッション中の水素イオンによるチャージ等の影響
が考えられる。
いの値に対してＰチャンネルは高め、Ｎチャンネルは低
めとなりかつばらつきが大きくなるといった異常か発生
しやすい。この原因についてはプラズマナイトライドの
デポジッション中の水素イオンによるチャージ等の影響
が考えられる。
特徴的なのは、トランジスタのスレッショルド電圧が、
最終保護膜形成前に測定すると全く正常であること、ま
た最終保護膜形成後、スレッショルド電圧が異常にもか
かわらず半導体集積回路の特性は全く正常であることで
ある。このことから半導体集積回路におけるスレッショ
ルド電圧は正常であるにもかかわらず、従来の基本特性
確認のために設けられているテストパターンに於てのみ
スレッショルド電圧が異常になると言える。量産工程に
おいては、このスレッショルド電圧の結果をもって、ロ
ットもしくはウェーハの合格、不合格の判定を実施して
いるため合否判定かできないといった大きな問題となっ
ている。この発明は上記の問題点を解決するためになさ
れたもので、その目的とするところは最終保護膜として
プラズマナイトライドもしくはプラズマナイトライドと
酸化膜を形成した場合に、正確なスレソンヨルド特性か
測定できるテストパターンのトランジスタ構造を提供す
るものである。
最終保護膜形成前に測定すると全く正常であること、ま
た最終保護膜形成後、スレッショルド電圧が異常にもか
かわらず半導体集積回路の特性は全く正常であることで
ある。このことから半導体集積回路におけるスレッショ
ルド電圧は正常であるにもかかわらず、従来の基本特性
確認のために設けられているテストパターンに於てのみ
スレッショルド電圧が異常になると言える。量産工程に
おいては、このスレッショルド電圧の結果をもって、ロ
ットもしくはウェーハの合格、不合格の判定を実施して
いるため合否判定かできないといった大きな問題となっ
ている。この発明は上記の問題点を解決するためになさ
れたもので、その目的とするところは最終保護膜として
プラズマナイトライドもしくはプラズマナイトライドと
酸化膜を形成した場合に、正確なスレソンヨルド特性か
測定できるテストパターンのトランジスタ構造を提供す
るものである。
この発明にかかわる半導体装置は、第１の導電型の不純
物を有する半導体基板またはウェルからなる第１の領域
と、この第１の領域内に互いに隔離して形成され第１の
導電型と反対導電型の第２の導電型の不純物を有するソ
ース／ドレイン領域と、前記ソース／ドレイン間の前記
第１の領域上方に形成されるゲート電極と、第１の領域
外に形成される第２の不純物を有するウェルまたは半導
体基板からなる第２の領域と、この第２の領域内に形成
され第１の導電型を有する第３の領域からなる半導体装
置において、前記ゲート電極と第３の領域を電気的に接
続する構造とすることにより上記の問題点を解決したも
のである。
物を有する半導体基板またはウェルからなる第１の領域
と、この第１の領域内に互いに隔離して形成され第１の
導電型と反対導電型の第２の導電型の不純物を有するソ
ース／ドレイン領域と、前記ソース／ドレイン間の前記
第１の領域上方に形成されるゲート電極と、第１の領域
外に形成される第２の不純物を有するウェルまたは半導
体基板からなる第２の領域と、この第２の領域内に形成
され第１の導電型を有する第３の領域からなる半導体装
置において、前記ゲート電極と第３の領域を電気的に接
続する構造とすることにより上記の問題点を解決したも
のである。
この発明の１実施例をＰ型子導体基板に形成したＰチャ
ンネルトランジスタを例として、この発明の方法に適用
した特性図、第１図を用いて説明する。第１図の１はＰ
型半導体基板であり、第１図の２はこの基板上に形成さ
れたＮウェル、特許請求の範囲で述べた第１の不純物を
有する第１の領域である。第１図の３はＰウェル、特許
請求の範囲で述べた第２の不純物を有する第２の領域で
ある。第１図の４は、Ｎウェルっまり第一の領域内に形
成されたＮウェル電位用のＮ型拡散層である。第１図の
５と６はＮウェル内に形成されたＰ型ソース、ドレイン
領域、つまり第１の領域内に互いに隔離して形成され、
第２の導電型不純物を有するソース、ドレイン領域であ
る。第１図の７は、Ｐウェル内に形成されたＮ型拡散層
、つまり第２の領域内に形成され第１の導電型を有する
第３の領域である。第１図の８は、ソース／ドレイン間
の前記第１の領域上方に形成されたゲート電極である。
ンネルトランジスタを例として、この発明の方法に適用
した特性図、第１図を用いて説明する。第１図の１はＰ
型半導体基板であり、第１図の２はこの基板上に形成さ
れたＮウェル、特許請求の範囲で述べた第１の不純物を
有する第１の領域である。第１図の３はＰウェル、特許
請求の範囲で述べた第２の不純物を有する第２の領域で
ある。第１図の４は、Ｎウェルっまり第一の領域内に形
成されたＮウェル電位用のＮ型拡散層である。第１図の
５と６はＮウェル内に形成されたＰ型ソース、ドレイン
領域、つまり第１の領域内に互いに隔離して形成され、
第２の導電型不純物を有するソース、ドレイン領域であ
る。第１図の７は、Ｐウェル内に形成されたＮ型拡散層
、つまり第２の領域内に形成され第１の導電型を有する
第３の領域である。第１図の８は、ソース／ドレイン間
の前記第１の領域上方に形成されたゲート電極である。
第１図の９．１０、］１はそれぞれＮウェル電位用、ソ
ース電位用、トレイン電位用の配線である。第１図の１
２は上記ゲート電極用配線とＰウェル内に形成されたＮ
型拡散層用配線を電気的に接続した配線である。基本特
性確認用テストパターンのトランジスタにこの構造を設
けることにより、最終保護膜にプラズマナイトライドま
たは酸化膜とプラズマナイトライドの二層膜を形成した
場合でも、前記のようなトランジスタのスレッショルド
電圧か狙いの値に対してＰチャンネルは高め、Ｎチャン
ネルは低めとなりがつばらつきが大きくなると言った特
性異常を完全に防止することが可能となった。なおこの
発明においては、Ｐ型半導体基板に形成したＰチャンネ
ルトランジスタを例に用いて説明したが、Ｐ型半導体基
板に形成したＮチャンネルトランジスタまたＮ型半導体
基板に形成したＰチャンネル、Ｎチャンネルトランジス
タにも全く同様に適用可能である。
ース電位用、トレイン電位用の配線である。第１図の１
２は上記ゲート電極用配線とＰウェル内に形成されたＮ
型拡散層用配線を電気的に接続した配線である。基本特
性確認用テストパターンのトランジスタにこの構造を設
けることにより、最終保護膜にプラズマナイトライドま
たは酸化膜とプラズマナイトライドの二層膜を形成した
場合でも、前記のようなトランジスタのスレッショルド
電圧か狙いの値に対してＰチャンネルは高め、Ｎチャン
ネルは低めとなりがつばらつきが大きくなると言った特
性異常を完全に防止することが可能となった。なおこの
発明においては、Ｐ型半導体基板に形成したＰチャンネ
ルトランジスタを例に用いて説明したが、Ｐ型半導体基
板に形成したＮチャンネルトランジスタまたＮ型半導体
基板に形成したＰチャンネル、Ｎチャンネルトランジス
タにも全く同様に適用可能である。
また第１の導電型の不純物を有する第１の領域としてＮ
ウェルを例として説明したか、ウェルに限らず第１の不
純物を有する半導体基板であっても、具体的にはＮ基板
にＮチャンネル、Ｐ基板にＰチャンネルを形成する場合
にも全く同様に適用可能である。また第２の不純物を有
する第２の領域についても、この発明ではＰウェルを例
として説明したが、ウェルに限らず第２の不純物を有す
る基板であっても全く同様に適用可能である。
ウェルを例として説明したか、ウェルに限らず第１の不
純物を有する半導体基板であっても、具体的にはＮ基板
にＮチャンネル、Ｐ基板にＰチャンネルを形成する場合
にも全く同様に適用可能である。また第２の不純物を有
する第２の領域についても、この発明ではＰウェルを例
として説明したが、ウェルに限らず第２の不純物を有す
る基板であっても全く同様に適用可能である。
以上述べたように本発明によれば、第１の導電型の不純
物を有する半導体基板またはウェルからなる第１の領域
と、この第１の領域内に互いに隔離して形成され第１の
導電型と反対導電型の第２の導電型の不純物を有するソ
ース／ドレイン領域と、前記ソース／トレイン間の前記
第１の領域上方に形成されるケート電極と、第１の領域
外に形成される第２の不純物を有するウェルまたは半導
体基板からなる第２の領域と、この第２の領域内に形成
され第１の導電型を有する第３の領域からなる半導体装
置において、前記ゲート電極と第３の領域が電気的に接
続されていることを特徴とする半導体装置を提供するこ
とにより、最終保護膜にプラズマナイトライドまたは酸
化膜とブラスマナイトライドの二層膜を形成した場合に
発生する、トランジスタのスレッショルド電圧が狙いの
値に対してＰチャンネルは高め、Ｎチャンネルは低めと
なりかつばらつきが大きくなる等の特性異常を完全に防
止することか可能となる。
物を有する半導体基板またはウェルからなる第１の領域
と、この第１の領域内に互いに隔離して形成され第１の
導電型と反対導電型の第２の導電型の不純物を有するソ
ース／ドレイン領域と、前記ソース／トレイン間の前記
第１の領域上方に形成されるケート電極と、第１の領域
外に形成される第２の不純物を有するウェルまたは半導
体基板からなる第２の領域と、この第２の領域内に形成
され第１の導電型を有する第３の領域からなる半導体装
置において、前記ゲート電極と第３の領域が電気的に接
続されていることを特徴とする半導体装置を提供するこ
とにより、最終保護膜にプラズマナイトライドまたは酸
化膜とブラスマナイトライドの二層膜を形成した場合に
発生する、トランジスタのスレッショルド電圧が狙いの
値に対してＰチャンネルは高め、Ｎチャンネルは低めと
なりかつばらつきが大きくなる等の特性異常を完全に防
止することか可能となる。
第１図は、本発明の半導体装置の一実施例を示す構成図
である。 Ｐ画才導体基板 Ｎウェル領域 Ｐウェル領域 Ｎウェル電位用のＮ型拡散層 Ｐ型ソース領域 Ｐ型ドレイン領域 Ｐウェル内に形成されたＮ型拡散層 訃 ９・ １０・ １１・ １２・ ゲート電極 Ｎウェル電位用の配線 Ｐ型ソース領域に接続された配線 Ｐ型ドレイン領域に接続された配線 ゲート電極用配線とＰウェル内に形 成されたＮ型拡散層用配線を電気的 に接続した配線 以上 ８１人 セイコーエプソン株式会社
である。 Ｐ画才導体基板 Ｎウェル領域 Ｐウェル領域 Ｎウェル電位用のＮ型拡散層 Ｐ型ソース領域 Ｐ型ドレイン領域 Ｐウェル内に形成されたＮ型拡散層 訃 ９・ １０・ １１・ １２・ ゲート電極 Ｎウェル電位用の配線 Ｐ型ソース領域に接続された配線 Ｐ型ドレイン領域に接続された配線 ゲート電極用配線とＰウェル内に形 成されたＮ型拡散層用配線を電気的 に接続した配線 以上 ８１人 セイコーエプソン株式会社
Claims (1)
- 第１の導電型の不純物を有する半導体基板またはウェ
ルからなる第１の領域と、この第１の領域内に互いに隔
離して形成され第１の導電型と反対導電型の第２の導電
型の不純物を有するソース／ドレイン領域と、前記ソー
ス／ドレイン間の前記第１の領域上方に形成されるゲー
ト電極と、第１の領域外に形成される第２の不純物を有
するウェルまたは半導体基板からなる第２の領域と、こ
の第２の領域内に形成され第１の導電型を有する第３の
領域からなる半導体装置において、前記ゲート電極と第
３の領域が電気的に接続された構造を持つことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194231A JPH0479344A (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194231A JPH0479344A (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479344A true JPH0479344A (ja) | 1992-03-12 |
Family
ID=16321149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2194231A Pending JPH0479344A (ja) | 1990-07-23 | 1990-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098146A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-07-23 JP JP2194231A patent/JPH0479344A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098146A (ja) * | 1995-06-16 | 1997-01-10 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569327B2 (ja) | シリコンベースの半導体装置のためのコンタクト構造 | |
| JP3737045B2 (ja) | 半導体装置 | |
| US5739576A (en) | Integrated chip multilayer decoupling capacitors | |
| US20010011734A1 (en) | Semiconductor device having a library of standard cells and method of designing the same | |
| JPH03204974A (ja) | 半導体入力保護装置 | |
| US5907182A (en) | Semiconductor device having element with high breakdown voltage | |
| JPH0740050B2 (ja) | 電圧検知回路 | |
| JPS60100469A (ja) | 半導体装置 | |
| TWI583978B (zh) | 具有包含雙向保護二極體之測試結構的積體電路 | |
| US3518750A (en) | Method of manufacturing a misfet | |
| JPH0479344A (ja) | 半導体装置 | |
| JPH022666A (ja) | 分離能力を高めたｍｏｓトランジスタ | |
| JPH0442553A (ja) | 半導体装置 | |
| KR960015322B1 (ko) | 차폐용 플레이트를 갖는 반도체소자 제조방법 | |
| JPH06310713A (ja) | 半導体装置とその製造方法 | |
| US20040046181A1 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| JPS61120459A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03192758A (ja) | 半導体装置 | |
| JPH0365018B2 (ja) | ||
| JPH0232562A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPS6257260B2 (ja) | ||
| JPH04163962A (ja) | 半導体集積回路 | |
| JPS63200559A (ja) | 半導体集積回路装置 | |
| JPS63114230A (ja) | 半導体装置 | |
| JPH0365017B2 (ja) |