JP3250215B2 - プラズマ不均一性の評価方法及び評価装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲート絶縁膜の評
価方法に関し、特に半導体製造プロセスに起因するゲー
ト絶縁膜のプラズマ損傷によってプラズマの不均一性を
評価する方法に関する。

【０００２】

【従来の技術】半導体製造プロセスにおいては、プラズ
マを用いたプロセスが数多く存在する。これらのプラズ
マプロセス中にウェハーは電気的に帯電し、ゲート絶縁
膜へ損傷を生じさせ、ＬＳＩの良品率を低下させたり信
頼性を劣化させたりする問題を引き起こす。この様な原
因で生ずるゲート絶縁膜損傷を感度良く検出するため
に、従来はアンテナ構造を有する半導体素子を用いてい
る。例えば、特公平７−７７５１号公報、ＵＳＰ−５，
５４８，２２４にこの様な例が記載されている。しか
し、前者にはＭＯＳ製造プロセスにおけるチャージアッ
プ検出方法についてであり、プラズマプロセスのゲート
酸化膜の損傷についてのものではなく、後者の米国特許
には、プラズマエッチングによりＭＯＳデバイスにアン
テナ構造を形成し、漏れ電流やチャージ誘導によって酸
化薄膜の信頼性を予測する方法が開示されている。

【０００３】ここではゲート電極がアンテナになる場合
を例にとり、図１０と図１１を参照して以下に説明す
る。なお図１１のＸ−Ｙ断面が図１０に相当する。

【０００４】図１０の断面図に示すように、半導体基板
１０１上で、ＬＯＣＯＳ等の素子分離用のフィールド酸
化膜１０３で囲まれた領域にゲート絶縁膜１０４が設け
られる。つぎに、ゲート絶縁膜１０４を覆い、かつフィ
ールド酸化膜１０３に延びるゲート電極５が設けられ
る。かかる構成で、ゲート電極１０５がプラズマプロセ
スにさらされると、プラズマからの電荷がゲート電極１
０５に蓄積することになる。ゲート電極１０５に帯電す
る電荷量が多いと、ゲート電極１０５の電位が、半導体
基板１０１の電位に対して高くなる。この電位差が十分
に大きいと、ゲート絶縁膜１０４が絶縁破壊を起こし、
半導体基板１へ電流が流れる。図１１の平面図に示すよ
うに、ゲート電極１０５のゲート絶縁膜１０４上のゲー
ト電極面積をＡｇとし、ゲート電極全面積をＡｆとする
と、面積ＡｆとＡｇの面積比Ａｆ／Ａｇが大きいほどゲ
ート絶縁膜１０４に流れる電流量が多く、従ってゲート
絶縁膜１０４が受ける損傷も大きいことになる。

【０００５】なお、ゲート絶縁膜１０４のプラズマ損傷
量を知るための測定には、ゲート絶縁膜１０４のリーク
電流、耐圧、破壊するまでに注入できる電荷量、界面準
位密度、フラットバンド電圧などが指標として使われ
る。

【０００６】半導体基板１０１は１つの導体なので、プ
ラズマプロセス中の半導体基板１０１の電位はウェハー
の場所によらずに一定である。一方、ゲート電極１０５
の電位はその場所のプラズマの状態で変わり得る。この
ため、プラズマの状態がウェハーの各場所で不均一の場
合には、ゲート電極１０５の電位もウェハー上で不均一
となる。つまりゲート電極１０５と半導体基板１０１と
の電位差はウェハー上の位置によって異なり、ゲート絶
縁膜１０４の損傷の程度も、ウェハー上の位置によって
異なることになる。従って、ゲート絶縁膜１０４の損傷
のウェハー面内位置依存性を調べれば、プラズマの不均
一性についての情報を知ることができるのである。プラ
ズマの不均一性の程度を知ることができれば、プラズマ
プロセスの改善を行うことができ、半導体製造工程の改
善につながる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
従来例においては、以下に示す問題点が存在する。

【０００８】プラズマが均一かどうかを知るためには、
ウェハー面内の複数の場所で半導体素子を測定する必要
があった。その上で更に、各測定場所でのデータを相互
に比較することによって始めて、プラズマの均一性につ
いての定量的な情報が得られるのである。このため、測
定個所の数が多くなり、データの解析にも時間がかかる
という問題があった。

【０００９】またプラズマ損傷は半導体基板の電位が基
準となって生じるため、例えば半導体基板とウェハーチ
ャックとの接触が十分でないと半導体基板の電位が安定
せず、ゲート絶縁膜損傷の測定結果が、プラズマの不均
一性を正しく反映しないという問題点もあった。

【００１０】［発明の目的］本発明は、ウェハー面内で
のプラズマ均一性の度合いを、簡単な測定から知ること
ができる半導体素子の評価方法を提供することを目的と
している。特に、短距離から長距離に至るまでのプラズ
マの均一牲の程度を定量的に知ることができ、その精度
向上、信頼性向上、操作性向上を図れる評価方法を提供
することを目的としている。

【００１１】

【課題を解決するための手段】本発明のプラズマ不均一
性の評価方法及び評価装置は、一導電型の半導体基板に
設けられた逆導電型ウェルと、前記逆導電型ウェル上で
所定の間隔を有して離れた位置に第１の開口部と第２の
開口部を有して前記一導電型の半導体基板表面に設けら
れたフィールド絶縁膜と、前記第１の開口部内の前記逆
導電型ウェルの表面に設けられたゲート絶縁膜と、前記
ゲート絶縁膜の少なくとも一部を覆って前記フィールド
絶縁膜に延在して設けられたゲート電極と、前記第２の
開口部内の前記逆導電型ウェル内に設けられた逆導電型
拡散層と、前記ゲート電極に接続する第１の導体と、前
記逆導電型拡散層に接続する第２の導体とを有し、前記
第１の導体と前記第２の導体との電位差が前記ゲート絶
縁膜に加わる半導体装置を用いて、前記第１の導体およ
び前記第２の導体をプラズマプロセスにさらした後に、
ゲート絶縁膜のプラズマ損傷を検査することを特徴とし
ている。

【００１２】他の形態として、一導電型の半導体基板に
設けられた第１の逆導電型ウェルと、第１の逆導電型ウ
ェル内の表面部分に設けられた第１の一導電型ウェル
と、前記第１の一導電型ウェル上で所定の間隔を有して
離れた位置に第１の開口部と第２の開口部を有して前記
一導電型の半導体基板に設けられたフィールド絶縁膜
と、前記第１の開口部内の前記第１の一導電型ウェルの
表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の
少なくとも一部を覆って前記フィールド絶縁膜に延在し
て設けられたゲート電極と、前記第２の開口部内の第１
の一導電型ウェル内に設けられた一導電型拡散層と、前
記ゲート電極に接続する第１の導体と、前記逆導電型拡
散層に接続する第２の導体とを有する半導体装置を用い
て、前記第１の導体および前記第２の導体をプラズマプ
ロセスにさらした後に、ゲート絶縁膜のプラズマ損傷を
検査することを特徴としている。

【００１３】また、異なる値の前記所定の間隔を有する
複数個の上記半導体装置を評価し、プラズマ不均一性を
評価することを特微としている。

【００１４】［作用］本発明の半導体素子は、プラズマ
プロセス中の帯電が原因でゲート絶縁膜に印加される電
圧が、ゲートパッドの電位とウェルパッドの電位で決ま
るようにし、かつゲートパッドとウェルパッドを所定の
距離だけ離して設けることにより、パッド間距離だけ離
れた場所でのプラズマの均一性が調べられるようにし
た。また異なるパッド間距離を有する複数個の半導体素
子を用いることにより、プラズマの場所による均一性を
定量的調べることを特徴としている。

【００１５】

【発明の実施の形態】次に、本発明のプラズマ損傷の評
価方法について、図面を参照して詳細に説明する。な
お、本実施形態では、プラズマによる帯電が配線工程で
生ずる場合、すなわち配線がアンテナとなる場合につい
て説明する。プラズマプロセスとしては、配線形成のた
めのプラズマエッチング工程、プラズマアッチング工
程、プラズマＣＶＤによる絶縁膜の形成工程などを含
む。

【００１６】［第１の実施形態］図１は本発明のプラズ
マ損傷の評価に使用する半導体素子の第１の実施形態を
示す断面図である。図２は図１に対応する半導体素子平
面図である。図２のＸ−Ｙ断面が図１に相当する。

【００１７】図１に示すように、Ｐ型半導体基板１の表
面には一定深さのＮウェル２が設けられる。Ｐ型半導体
基板１の上には、Ｎウェル２内の互いに離れた２つの位
置に開口部を有するＬＯＣＯＳ等のフィールド酸化膜３
が設けられる。一方の開口部内のＰ型半導体基板１上の
Ｎウェル２の表面にはゲート絶縁膜４が設けられる。フ
ィールド酸化膜３の一部とゲート絶縁膜４を覆ってゲー
ト電極５が設けられる。他方の開口部のＮウェル２内に
はＮ型拡散層６が設けられる。

【００１８】フィールド酸化膜３とゲート電極とＮ型拡
散層を含む全体を覆って層間絶縁膜７が設けられる。層
間絶縁膜７には、ゲート電極５に至るコンタクト８、お
よびＮ型拡散層６に至るコンタクト９が設けられる。コ
ンタクト８上にはパッドが設けられゲート電極５と接続
するゲートパッド１０となる。コンタクト９上にはパッ
ドが設けられＮウェル２上のＮ型拡散層６と接続するウ
ェルパッド１１となる。ゲートパッド１０とウェルパッ
ド１１は互いに離れており、そのパッドの中央部でのパ
ッド間距離をＤとする。パッド間距離Ｄは、パッドのサ
イズよりも大きいとする。

【００１９】この様な半導体素子を、プラズマプロセス
にさらすと以下のように帯電する。プラズマにさらされ
たパッド１０，１１は、その場所に於けるプラズマの状
態に応じて帯電する。つまり、ゲート電極５はゲートパ
ッド１０の位置のプラズマにより帯電し、ある一定の電
位になる。一方、ウェルパッド１１もその位置のプラズ
マにより帯電し、ウェルパッド１１に接続しているＮウ
ェル２の電位はある一定の電位になる。

【００２０】この時、仮にゲートパッド１０の位置とウ
ェルパッド１１の位置でのプラズマが同じ状態であると
すると、ゲートパッド１０とウェルパッド１１は同じ電
位に帯電し、ゲート電極４とＮウェル２の電位も同じに
なる。つまり、ゲート絶縁膜４には電界が加わらないこ
とになり、損傷は生じない。しかし、もしゲートパッド
１０の位置とウェルパッド１１の位置でのプラズマが異
なっているとすると、ゲートパッド１０とウェルパッド
１１は異なる電位に帯電し、ゲート電極４とＮウェル２
の電位も異なる。この電位差がゲート絶縁膜４に加わる
ことになり、損傷を生じる可能性が大きくなる。

【００２１】従って、この様な半導体素子のゲート絶縁
膜４の損傷を測定すれば、パッド間距離Ｄだけ離れた場
所において、プラズマの状態が不均一かどうか、またそ
の程度はどれくらいかを知ることができる。パッド間距
離Ｄを様々に変化させた素子を作成し、ゲート絶縁膜４
の損傷のパッド間距離Ｄによる依存性を調べれば、プラ
ズマの不均一性についての詳細な情報が得られるのであ
る。

【００２２】測定結果の例を図９に示す。これは、ゲー
ト絶縁膜４の良品率を、本実施形態の半導体素子のパッ
ド間距離Ｄの関数としてプロットしたものである。パッ
ド間距離Ｄが、６００ミクロン以下では不良は生じてい
ない。しかし、８００ミクロン以上になると、良品率は
徐々に低下している。つまり、ウェハー上での距離が８
００ミクロン以上離れるとプラズマの不均一性がゲート
絶縁膜４の良品率に影響するほど大きくなっていること
を示す。従って、パッド間距離Ｄが、８００ミクロン以
上になるとプラズマの状態が不均一となると考えられ
る。

【００２３】なお、Ｐ型半導体基板１も、ある一定の電
位になる。プラズマによるパッド１０，１１の帯電の極
性は、多くの場合、半導体基板１の電位に対して正であ
る。このため、Ｐ型半導体基板１とＮウェル２とからな
る接合は、逆方法にバイアスされるため、Ｐ型半導体基
板１の電位にはほとんど影響を受けずにＮウェル２の電
位は保持される。つまり、本実施形態の様にＰ型半導体
基板１上にＮウェル２を設ける構造の半導体素子は、プ
ラズマによる帯電の極性が正である場合に効果的であ
る。

【００２４】上記実施形態では、特に拡散層１４が１個
所であるので、ＭＯＳ型トランジスタを構成していない
が、ゲート電極を挟んでソース電極及びドレイン電極が
配置された場合でも、基本的な構成は同様であるので、
本実施形態の構成をトランジスタやダイオード、抵抗、
コンデンサ等に用いる場合でも同様に、プラズマ損傷の
評価に使用することができる。

【００２５】［第２の実施形態］次に、本発明で使用す
る半導体素子の第２の実施形態を説明する。図３は本発
明のプラズマ損傷の評価に使用する半導体素子の第３の
実施形態を示す断面図である。図４は図３に対応する素
子平面図である。図４のＸ−Ｙ断面が図４に相当する。
図３において、１２はＮ型半導体基板で、１３はＮ型半
導体基板１２にイオン注入法等で形成されたＰウエル
で、１４はフィールド酸化膜３の一方の開口部に形成し
た拡散層であり、他の各部は第１の実施形態と同一個所
には同一符号を付して、重複する説明を省略する。

【００２６】上記第１の実施形態は、プラズマによるパ
ッド１０，１１の帯電の極性が正の場合に有効であっ
た。プラズマによる帯電の極性が負の場合には、第１の
実施形態のＰ型半導体基板１をＮ型半導体基板１２に、
Ｎウェル２をＰウェル１３に、そしてＮ型拡散層６をＰ
型拡散層１４に置き換えるだけでよい。Ｐウェル１３の
電位はＮ型半導体基板１２の電位に対して負であれば、
ＰウェルとＮ型半導体基板からなる接合は逆方向にバイ
アスされるので、Ｐウェルの電位はＮ型半導体基板の電
位には影響されることがない。

【００２７】［第３の実施形態］次に、プラズマによる
帯電の極性が負であっても、Ｐ型半導体基板を用いる方
法を第３の実施形態として以下に説明する。図５は本発
明のプラズマ損傷の評価に使用する半導体素子の第３の
実施形態を示す断面図である。図６は図５に対応する素
子平面図である。図６のＸ−Ｙ断面が図５に相当する。

【００２８】本実施形態では、Ｐ型半導体基板１内に、
第１のＮウェル１５を設け、更に第１のＮウェル１５内
に第１のＰウェル１６を設ける。この様にすることで、
第１のＰウェル１６が第１のＮウェル１５を介してＰ型
半導体基板１から分離される。更に第１のＮウェル１５
の電位をＰ型半導体基板１と同じにするために、第１の
Ｎウェル１５に設けられたＮ型拡散層１７と、Ｐ型半導
体１に設けられたＰ型拡散層１８がコンタクト１９，２
０を介して第１の配線２１により接続される。

【００２９】なお、図１と同様な部分については同一符
号を付しており、重複する説明を省略するが、パッド１
０，１１の取り出しコンタクト８，９もその面積も同様
に示されている。

【００３０】また、第１の実施形態で述べたＮウェル２
に形成された半導体素子と、第２の実施形態で述べたＰ
ウェル１３に形成された半導体素子を、同一のＰ型半導
体基板上に形成すれば、正、負、両極性の帯電を調べる
ことができ、プラズマによる帯電の極性に関わらずに、
プラズマ不均一性についてのデータが得られるという利
点を有する。

【００３１】ここで、ウェルパッド１１がプラズマによ
り正極に帯電した場合には、Ｐ型拡散層１４及び第１の
Ｐウェルが同電位に帯電され、第１のＮウェル１５も順
方向となって同電位に帯電する。しかし、第１のＮウェ
ル１５とＰ型半導体基板１とは逆方向であるので分離さ
れている。従って、ゲート絶縁膜４の損傷をゲート電極
５により、パッド間距離Ｄによる依存性を調べること
で、プラズマの不均一性について容易に調べることがで
きる。

【００３２】一方、ウェルパッド１１がプラズマにより
負極に帯電した場合には、Ｐ型拡散層１４及び第１のＰ
ウェルが同電位に帯電され、第１のＮウェル１５は逆方
向となるので、第１のＰウェルと第１のＮウェル１５と
は分離される。従って、ゲート絶縁膜４の損傷をゲート
電極５により、パッド間距離Ｄによる依存性を調べるこ
とで、プラズマの不均一性について容易に調べることが
できる。

【００３３】［第４の実施形態］次に、本発明で使用す
る半導体素子の第４の実施形態を説明する。図７は本発
明のプラズマ損傷の評価に使用する半導体素子の第４の
実施形態を示す断面図である。図８は図７に対応する素
子平面図である。図８のＸ−Ｙ断面が図７に相当する。

【００３４】本実施形態は、第１の実施形態においてゲ
ートパッド１０、およびウェルパッド１１の周囲長が大
きいように櫛形にしている。配線のプラズマエッチング
の工程では、プラズマからの電荷が配線の側面を通じて
配線に入り込むので、周囲長を長くすることでアンテナ
比を大きくできる。この様にすることで、各パッド位置
のプラズマ状態の違いは増幅されて、大きな電位差とな
ってゲート絶縁膜に印加されることになる。すなわち本
実施形態の半導体素子を用いることで、プラズマ状態の
違いが極わずかであっても、検出できることになる。

【００３５】

【発明の効果】本発明によれば、本発明で用いる半導体
素子は所定の距離だけ離れた場所のプラズマ不均一性の
度合いが、１つの半導体素子の測定で調べられるので、
プラズマの均一性を調べるための半導体素子の測定回数
が、より少ない回数で済むという効果を奏し得る。

【００３６】また、ゲートパッドとウェルパッドとの距
離を変化させた複数の半導体素子を測定することによ
り、半導体チップ内の局所的なプラズマの揺らぎの程度
を知ることができるので、プラズマ不均一性について
の、より詳細なデータを得ることができる。

【００３７】また、異なるチップ間での半導体素子の測
定結果を比較すれば、局所的なプラズマの揺らぎをウェ
ハー全面に亘って知ることができるので、プラズマの揺
らぎが最悪または最良である位置が特定でき、プラズマ
プロセスを改善する際の重要なデータとなる。

【００３８】さらに、本発明で用いる半導体素子では、
ゲート絶縁膜への損傷がウェハー上のプラズマの状態の
みによって決まるため、プラズマの不均一性について
の、より正確なデータが得られる。従来の半導体素子で
は、プラズマ装置とウェハー間の接触抵抗などの揺らぎ
に起因する半導体基板の電位の不確かさが原因で、ゲー
ト絶縁膜損傷が安定しないことがあり、半導体素子の測
定結果がプラズマ不均一性を正しく反映しない危険性が
あったが、かかる問題点が解消されているので、プラズ
マの不均一性についての、正確なデータが得られるとい
う効果を奏し得る。

【００３９】なお、本発明では、パッド形状を櫛波状の
アンテナ効果のある形状に形成したことにより、配線が
アンテナとなる例を示したが、これに限定されるわけで
はなく、ビアホールのエッチングの際にプラズマにさら
される配線上のビアがアンテナになる場合も含まれる。

【図面の簡単な説明】

【図１】本発明のプラズマ損傷の評価に使用する半導体
素子の第ｌの実施形態を示す素子断面図である。

【図２】本発明に使用する半導体素子の第１の実施形態
を示す素子平面図である。

【図３】本発明に使用する半導体素子の第２の実施形態
を示す素子断面図である。

【図４】本発明に使用する半導体素子の第２の実施形態
を示す素子平面図である。

【図５】本発明に使用する半導体素子の第３の実施形態
を示す素子断面図である。

【図６】本発明に使用する半導体素子の第３の実施形態
を示す素子平面図である。

【図７】本発明に使用する半導体素子の第４の実施形態
を示す素子断面図である。

【図８】本発明に使用する半導体素子の第４の実施形態
を示す素子平面図である。

【図９】本発明の半導体装置による測定例を示すグラフ
である。

【図１０】従来の半導体装置を示す素子断面図である。

【図１１】従来の半導体装置を示す素子平面図である。

【符号の説明】

１ Ｐ型半導体基板 ２ Ｎウェル ３ フィールド酸化膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ Ｎ型拡散層 ７ 層間絶縁膜 ８，９ コンタクト １０ ゲートパッド １１ ウェルパッド １２ Ｎ型半導体基板 １３ Ｐウェル １４ Ｐ型拡散層 １５ 第１のＮウェル １６ 第１のＰウェル １７ Ｎ型拡散層 １８ Ｐ型拡散層 １９，２０ コンタクト ２１ 第１の配線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−288459（ＪＰ，Ａ) 特開 平８−83827（ＪＰ，Ａ) 特開 平10−284726（ＪＰ，Ａ) 特開 平10−270519（ＪＰ，Ａ) 特開 平６−43138（ＪＰ，Ａ) 特開 平５−211221（ＪＰ，Ａ) 特開 平２−119159（ＪＰ，Ａ) 特開 平９−252038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/66

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 一導電型の半導体基板に設けられた逆導
   電型ウェルと、前記逆導電型ウェル上で所定の間隔を有
   して離れた位置に第１の開口部と第２の開口部を有して
   前記一導電型の半導体基板表面に設けられたフィールド
   絶縁膜と、前記第１の開口部内の前記逆導電型ウェルの
   表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の
   少なくとも一部を覆って前記フィールド絶縁膜上に延在
   して設けられたゲート電極と、前記第２の開口部内の前
   記逆導電型ウェル内に設けられた逆導電型拡散層と、前
   記ゲート電極に接続する第１の導体と、前記逆導電型拡
   散層に接続する第２の導体とを有し、前記第１の導体と
   前記第２の導体との電位差が前記ゲート絶縁膜に加わる
   半導体装置を用いて、前記第１の導体および第２の導体
   をプラズマプロセスにさらした後に、前記ゲート絶縁膜
   を検査することを特徴とするプラズマ不均一性の評価方
   法。
2. 【請求項２】 一導電型の半導体基板に設けられた逆導
   電型ウェルと、前記逆導電型ウェル上で所定の間隔を有
   して離れた位置に第１の開口部と第２の開口部を有して
   前記一導電型の半導体基板表面に設けられたフィールド
   絶縁膜と、前記第１の開口部内の前記逆導電型ウェルの
   表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の
   少なくとも一部を覆って前記フィールド絶縁膜上に延在
   して設けられたゲート電極と、前記第２の開口部内の前
   記逆導電型ウェル内に設けられた逆導電型拡散層と、前
   記ゲート電極に接続する第１の導体と、前記逆導電型拡
   散層に接続する第２の導体とを有する半導体装置を用い
   て、前記第１の導体および第２の導体をプラズマプロセ
   スにさらした後に、前記ゲート絶縁膜を検査・評価する
   プラズマ不均一性の評価方法において、前記第１の導体
   と前記第２の導体間の距離に対する前記ゲート絶縁膜の
   良品率の特性により、前記ゲート絶縁膜を検査・評価す
   ることを特徴とするプラズマ不均一性の評価方法。
3. 【請求項３】 請求項１に記載のプラズマ不均一性の評
   価方法において、前記一導電型はＰ型導電体であり、前
   記逆導電型拡散層はＮ型拡散層であることを特徴とする
   プラズマ不均一性の評価方法。
4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
   プラズマ不均一性の評価方法において、前記第１の導体
   及び前記第２の導体は櫛形形状のパッドであり、前記プ
   ラズマプロセスにさらすことによりアンテナ的効果を奏
   し得る形状であることを特徴とするプラズマ不均一性の
   評価方法。
5. 【請求項５】 一導電型の半導体基板に設けられた第１
   の逆導電型ウェルと、前記第１の逆導電型ウェル内の表
   面部分に設けられた第１の一導電型ウェルと、前記第１
   の一導電型ウェル上で所定の間隔を有して離れた位置に
   第１の開口部と第２の開口部を有して前記一導電型の半
   導体基板に設けられたフィールド絶縁膜と、前記第１の
   開口部内の前記第１の一導電型ウェルの表面に設けられ
   たゲート絶縁膜と、前記ゲート絶縁膜の少なくとも一部
   を覆って前記フィールド絶縁膜に延在して設けられたゲ
   ート電極と、前記第２の開口部内の第１の一導電型ウェ
   ル内に設けられた一導電型拡散層と、前記ゲート電極に
   接続する第１の導体と、前記逆導電型拡散層に接続する
   第２の導体とを有し、前記第１の導体と前記第２の導体
   との電位差が前記ゲート絶縁膜に加わる半導体装置を用
   いて、前記第１の導体および第２の導体をプラズマプロ
   セスにさらした後に、前記ゲート絶縁膜を検査・評価す
   ることを特徴とするプラズマ不均一性の評価方法。
6. 【請求項６】 一導電型の半導体基板に設けられた逆導
   電型ウェルと、前記逆導電型ウェル上で所定の間隔を有
   して離れた位置に第１の開口部と第２の開口部を有して
   前記一導電型の半導体基板表面に設けられたフィールド
   絶縁膜と、前記第１の開口部内の前記逆導電型ウェルの
   表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の
   少なくとも一部を覆って前記フィールド絶縁膜上に延在
   して設けられたゲート電極と、前記第２の開口部内の前
   記逆導電型ウェル内に設けられた逆導電型拡散層と、前
   記ゲート電極に接続する第１の導体と、前記逆導電型拡
   散層に接続する第２の導体とを有する半導体装置を用い
   て、前記第１の導体および第２の導体をプラズマプロセ
   スにさらした後に、前記ゲート絶縁膜を検査・評価する
   プラズマ不均一性の評価方法、 又は一導電型の半導体基板に設けられた第１の逆導電型
   ウェルと、前記第１の逆導電型ウェル内の表面部分に設
   けられた第１の一導電型ウェルと、前記第１の一導電型
   ウェル上で所定の間隔を有して離れた位置に第１の開口
   部と第２の開口部を有して前記一導電型の半導体基板に
   設けられたフィールド絶縁膜と、前記第１の開口部内の
   前記第１の一導電型ウェルの表面に設けられたゲート絶
   縁膜と、前記ゲート絶縁膜の少なくとも一部を覆って前
   記フィールド絶縁膜に延在して設けられたゲート電極
   と、前記第２の開口部内の第１の一導電型ウェル内に設
   けられた一導電型拡散層と、前記ゲート電極に接続する
   第１の導体と、前記逆導電型拡散層に接続する第２の導
   体とを有する半導体装置を用いて、前記第１の導体およ
   び第２の導体をプラズマプロセスにさらした後に、前記
   ゲート絶縁膜を検査・評価するプラズマ不均一性の評価
   方法において、 異なる値の前記所定の間隔を有する複数個の前記半導体
   装置を用いることを特徴とするプラズマ不均一性の評価
   方法。
7. 【請求項７】 一導電型の半導体基板に設けられた逆導
   電型ウェルと、前記逆導電型ウェル上で所定の間隔を有
   して離れた位置に第１の開口部と第２の開口部を有して
   前記一導電型の半導体基板表面に設けられたフィールド
   絶縁膜と、前記第１の開口部内の前記逆導電型ウェルの
   表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の
   少なくとも一部を覆って前記フィールド絶縁膜上に延在
   して設けられたゲート電極と、前記第２の開口部内の前
   記逆導電型ウェル内に設けられた逆導電型拡散層と、前
   記ゲート電極に接続する第１の導体と、前記逆導電型拡
   散層に接続する第２の導体とを有し、前記第１の導体と
   前記第２の導体の電位差が前記ゲート絶縁膜に加わる半
   導体装置と、前記半導体装置を用いて前記第１の導体お
   よび前記第２の導体をプラズマプロセスにさらすプラズ
   マプロセス印加装置とを備え、前記半導体装置を前記プ
   ラズマプロセス印加装置で処理した後に、前記ゲート絶
   縁膜を検査・評価することを特徴とするプラズマ不均一
   性の評価装置。
8. 【請求項８】 一導電型の半導体基板に設けられた逆導
   電型ウェルと、前記逆導電型ウェル上で所定の間隔を有
   して離れた位置に第１の開口部と第２の開口部を有して
   前記一導電型の半導体基板表面に設けられたフィールド
   絶縁膜と、前記第１の開口部内の前記逆導電型ウェルの
   表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の
   少なくとも一部を覆って前記フィールド絶縁膜上に延在
   して設けられたゲート電極と、前記第２の開口部内の前
   記逆導電型ウェル内に設けられた逆導電型拡散層と、前
   記ゲート電極に接続する第１の導体と、前記逆導電型拡
   散層に接続する第２の導体とを有し、前記第１の導体と
   前記第２の導体の電位差が前記ゲート絶縁膜に加わる半
   導体装置と、前記半導体装置を用いて前記第１の導体お
   よび第２の導体をプラズマプロセスにさらすプラズマプ
   ロセス印加装置とを備え、前記半導体装置を前記プラズ
   マプロセス印加装置で処理した後に、前記ゲート絶縁膜
   を検査・評価するプラズマ不均一性の評価装置におい
   て、 前記第１の導体と前記第２の導体間の距離に対する前記
   ゲート絶縁膜の良品率の特性により、前記ゲート絶縁膜
   を検査・評価することを特徴とするプラズマ不均一性の
   評価装置。
9. 【請求項９】 請求項７又は８に記載のプラズマ不均一
   性の評価装置において、前記第１の導体及び前記第２の
   導体は櫛形形状のパッドであり、前記プラズマプロセス
   にさらすことによりアンテナ的効果を奏し得る形状であ
   ることを特徴とするプラズマ不均一性の評価装置。