JPH08162862A - 差動増幅器のオフセット電圧測定方法およびそれを用いた半導体集積回路装置の製造方法、半導体集積回路装置 - Google Patents
差動増幅器のオフセット電圧測定方法およびそれを用いた半導体集積回路装置の製造方法、半導体集積回路装置Info
- Publication number
- JPH08162862A JPH08162862A JP30468194A JP30468194A JPH08162862A JP H08162862 A JPH08162862 A JP H08162862A JP 30468194 A JP30468194 A JP 30468194A JP 30468194 A JP30468194 A JP 30468194A JP H08162862 A JPH08162862 A JP H08162862A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- offset voltage
- voltage
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 電圧源の電圧値の誤差を相殺してオフセット
電圧を高精度に測定し、このオフセット電圧に対応した
最適な条件で製造できる差動増幅器のオフセット電圧測
定方法、半導体集積回路装置の製造技術を提供する。 【構成】 ２つの差動増幅器を並列接続し、これらの出
力電圧の比較によりオフセット電圧を測定する方法であ
って、差動増幅器ＡＭＰ１，ＡＭＰ２を有し、差動増幅
器ＡＭＰ１の非反転入力端子ＩＮ１および反転入力端子
ＩＮ２と差動増幅器ＡＭＰ２の非反転入力端子ＩＮ１お
よび反転入力端子ＩＮ２とが互い違いに接続され、それ
ぞれに所定の入力電圧が印加され、差動増幅器ＡＭＰ１
の出力端子ＯＵＴから出力される出力電圧と差動増幅器
ＡＭＰ２の出力端子ＯＵＴから出力される出力電圧との
電位差が測定され、この電位差が差動増幅器ＡＭＰ１，
ＡＭＰ２のオフセット電圧とされている。
電圧を高精度に測定し、このオフセット電圧に対応した
最適な条件で製造できる差動増幅器のオフセット電圧測
定方法、半導体集積回路装置の製造技術を提供する。 【構成】 ２つの差動増幅器を並列接続し、これらの出
力電圧の比較によりオフセット電圧を測定する方法であ
って、差動増幅器ＡＭＰ１，ＡＭＰ２を有し、差動増幅
器ＡＭＰ１の非反転入力端子ＩＮ１および反転入力端子
ＩＮ２と差動増幅器ＡＭＰ２の非反転入力端子ＩＮ１お
よび反転入力端子ＩＮ２とが互い違いに接続され、それ
ぞれに所定の入力電圧が印加され、差動増幅器ＡＭＰ１
の出力端子ＯＵＴから出力される出力電圧と差動増幅器
ＡＭＰ２の出力端子ＯＵＴから出力される出力電圧との
電位差が測定され、この電位差が差動増幅器ＡＭＰ１，
ＡＭＰ２のオフセット電圧とされている。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅器のオフセッ
ト電圧測定技術に関し、特に半導体集積回路装置などの
形成において、半導体集積回路装置のメモリを構成する
センスアンプのオフセット電圧を高精度に測定すること
が可能とされる差動増幅器のオフセット電圧測定方法お
よびそれを用いた半導体集積回路装置の製造方法、半導
体集積回路装置に適用して有効な技術に関する。
ト電圧測定技術に関し、特に半導体集積回路装置などの
形成において、半導体集積回路装置のメモリを構成する
センスアンプのオフセット電圧を高精度に測定すること
が可能とされる差動増幅器のオフセット電圧測定方法お
よびそれを用いた半導体集積回路装置の製造方法、半導
体集積回路装置に適用して有効な技術に関する。
【０００２】
【従来の技術】一般的に、高感度な読み出し、または低
電圧電源などの高性能回路やアナログ回路などにおいて
は、構成素子の特性ばらつきが回路特性に与える影響が
大きく、たとえば半導体集積回路装置において、メモリ
のセンスアンプを構成するトランジスタの特性ばらつき
によって出力にオフセット電圧と呼ばれる電位差が発生
し、ＭＯＳ回路においては重要なパラメータとなってい
る。
電圧電源などの高性能回路やアナログ回路などにおいて
は、構成素子の特性ばらつきが回路特性に与える影響が
大きく、たとえば半導体集積回路装置において、メモリ
のセンスアンプを構成するトランジスタの特性ばらつき
によって出力にオフセット電圧と呼ばれる電位差が発生
し、ＭＯＳ回路においては重要なパラメータとなってい
る。
【０００３】そこで、半導体集積回路装置において、メ
モリを構成するセンスアンプのオフセット電圧を測定す
る場合には、公知とされたものではないが、本発明者が
検討した技術として以下のような方法が用いられてい
る。
モリを構成するセンスアンプのオフセット電圧を測定す
る場合には、公知とされたものではないが、本発明者が
検討した技術として以下のような方法が用いられてい
る。
【０００４】(1).メモリに搭載されているセンスアンプ
について、半導体集積回路装置の電気的特性測定用装置
を使用して入力と出力の波形観測を行う。
について、半導体集積回路装置の電気的特性測定用装置
を使用して入力と出力の波形観測を行う。
【０００５】(2).半導体集積回路装置のチップ上にセン
スアンプの単体を搭載した特性測定用モジュールについ
て、この入力と出力を直接観測して測定する。この２つ
の入力に対して、それぞれ電圧源を接続してそれぞれの
電圧を調節して任意の入力とその反転入力に対する出力
を測定する。
スアンプの単体を搭載した特性測定用モジュールについ
て、この入力と出力を直接観測して測定する。この２つ
の入力に対して、それぞれ電圧源を接続してそれぞれの
電圧を調節して任意の入力とその反転入力に対する出力
を測定する。
【０００６】なお、このようなオフセット電圧に関する
技術については、たとえば昭和５９年１１月３０日、社
団法人電子通信学会編発行の「ＬＳＩハンドブック」Ｐ
１３３〜Ｐ１３６などに記載されている。
技術については、たとえば昭和５９年１１月３０日、社
団法人電子通信学会編発行の「ＬＳＩハンドブック」Ｐ
１３３〜Ｐ１３６などに記載されている。
【０００７】
【発明が解決しようとする課題】ところが、前記のよう
なオフセット電圧の測定方法においては、電気的特性測
定用装置を使用する場合、特性測定用モジュールを用い
る場合のいずれにおいても、オフセット電圧の測定時に
単体のセンスアンプの非反転入力端子、反転入力端子の
それぞれに電圧を印加するために、２つの電圧源の指示
電圧値の誤差が含まれて測定精度が低下するという問題
がある。
なオフセット電圧の測定方法においては、電気的特性測
定用装置を使用する場合、特性測定用モジュールを用い
る場合のいずれにおいても、オフセット電圧の測定時に
単体のセンスアンプの非反転入力端子、反転入力端子の
それぞれに電圧を印加するために、２つの電圧源の指示
電圧値の誤差が含まれて測定精度が低下するという問題
がある。
【０００８】そこで、本発明者は、２つの電圧源の指示
電圧値の誤差を相殺することに着目し、２つのセンスア
ンプを並列接続して測定することによって電圧源の影響
を受けることなく測定が可能となることを見い出した。
電圧値の誤差を相殺することに着目し、２つのセンスア
ンプを並列接続して測定することによって電圧源の影響
を受けることなく測定が可能となることを見い出した。
【０００９】すなわち、本発明の目的は、入力端子が互
い違いに接続された２つの差動増幅器に対して電圧を印
加することによって、電圧源の電圧値の誤差を相殺して
オフセット電圧を高精度に測定することができ、さらに
このオフセット電圧に対応した最適な条件で製造するこ
とができる差動増幅器のオフセット電圧測定方法および
それを用いた半導体集積回路装置の製造方法、半導体集
積回路装置を提供することにある。
い違いに接続された２つの差動増幅器に対して電圧を印
加することによって、電圧源の電圧値の誤差を相殺して
オフセット電圧を高精度に測定することができ、さらに
このオフセット電圧に対応した最適な条件で製造するこ
とができる差動増幅器のオフセット電圧測定方法および
それを用いた半導体集積回路装置の製造方法、半導体集
積回路装置を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明の差動増幅器のオフセッ
ト電圧測定方法は、２つの入力信号の電位差に比例した
出力信号を出力する差動増幅器に適用されるものであ
り、この差動増幅器と同様の構成とされる第１の差動増
幅器と第２の差動増幅器とを並列接続し、第１の差動増
幅器の出力電圧と第２の差動増幅器の出力電圧との比較
により差動増幅器のオフセット電圧を測定するものであ
る。
ト電圧測定方法は、２つの入力信号の電位差に比例した
出力信号を出力する差動増幅器に適用されるものであ
り、この差動増幅器と同様の構成とされる第１の差動増
幅器と第２の差動増幅器とを並列接続し、第１の差動増
幅器の出力電圧と第２の差動増幅器の出力電圧との比較
により差動増幅器のオフセット電圧を測定するものであ
る。
【００１３】また、この第１の差動増幅器と第２の差動
増幅器とを並列接続する場合に、第１の差動増幅器の非
反転入力端子および反転入力端子と第２の差動増幅器の
非反転入力端子および反転入力端子とを互い違いに接続
し、これらの互い違いに接続された入力端子のそれぞれ
に所定の入力電圧を印加して、第１の差動増幅器の出力
端子から出力される出力電圧と第２の差動増幅器の出力
端子から出力される出力電圧との電位差を測定し、この
電位差を差動増幅器のオフセット電圧とするようにした
ものである。
増幅器とを並列接続する場合に、第１の差動増幅器の非
反転入力端子および反転入力端子と第２の差動増幅器の
非反転入力端子および反転入力端子とを互い違いに接続
し、これらの互い違いに接続された入力端子のそれぞれ
に所定の入力電圧を印加して、第１の差動増幅器の出力
端子から出力される出力電圧と第２の差動増幅器の出力
端子から出力される出力電圧との電位差を測定し、この
電位差を差動増幅器のオフセット電圧とするようにした
ものである。
【００１４】さらに、互い違いに接続された入力端子の
それぞれに所定の入力電圧を印加する場合に、一方の入
力電圧の電圧値を変化させて第１の差動増幅器の出力電
圧と第２の差動増幅器の出力電圧との電位差を測定する
ようにしたものである。
それぞれに所定の入力電圧を印加する場合に、一方の入
力電圧の電圧値を変化させて第１の差動増幅器の出力電
圧と第２の差動増幅器の出力電圧との電位差を測定する
ようにしたものである。
【００１５】また、本発明の半導体集積回路装置の製造
方法は、前記差動増幅器のオフセット電圧測定方法を用
い、半導体集積回路装置のメモリを構成するセンスアン
プを製造する場合に、差動増幅器の測定されたオフセッ
ト電圧に対応させて製造条件を最適化するものである。
方法は、前記差動増幅器のオフセット電圧測定方法を用
い、半導体集積回路装置のメモリを構成するセンスアン
プを製造する場合に、差動増幅器の測定されたオフセッ
ト電圧に対応させて製造条件を最適化するものである。
【００１６】さらに、本発明の半導体集積回路装置は、
前記差動増幅器のオフセット電圧測定方法を用い、少な
くともＣＰＵおよびメモリを有し、このメモリを構成す
るセンスアンプが差動増幅器の測定されたオフセット電
圧に対応させて最適な製造条件で製造されているもので
ある。
前記差動増幅器のオフセット電圧測定方法を用い、少な
くともＣＰＵおよびメモリを有し、このメモリを構成す
るセンスアンプが差動増幅器の測定されたオフセット電
圧に対応させて最適な製造条件で製造されているもので
ある。
【００１７】また、試作段階においては、ＣＰＵおよび
メモリの他に、このメモリを構成するセンスアンプと同
一の工程で製造され、差動増幅器のオフセット電圧を測
定するためのテスト回路が搭載されているものである。
メモリの他に、このメモリを構成するセンスアンプと同
一の工程で製造され、差動増幅器のオフセット電圧を測
定するためのテスト回路が搭載されているものである。
【００１８】
【作用】前記した差動増幅器のオフセット電圧測定方法
およびそれを用いた半導体集積回路装置の製造方法、半
導体集積回路装置によれば、非反転入力端子および反転
入力端子が互い違いに接続された第１の差動増幅器と第
２の差動増幅器とに対して入力電圧が印加されることに
より、入力電圧値の誤差を相殺して電圧源による影響を
排除することができる。
およびそれを用いた半導体集積回路装置の製造方法、半
導体集積回路装置によれば、非反転入力端子および反転
入力端子が互い違いに接続された第１の差動増幅器と第
２の差動増幅器とに対して入力電圧が印加されることに
より、入力電圧値の誤差を相殺して電圧源による影響を
排除することができる。
【００１９】そして、電圧源の影響が排除された第１の
差動増幅器と第２の差動増幅器との出力電圧の比較、す
なわち一方の入力電圧の電圧値を変化させて測定した電
位差をオフセット電圧とすることによって、差動増幅器
のオフセット電圧を精度良く容易に測定することができ
る。
差動増幅器と第２の差動増幅器との出力電圧の比較、す
なわち一方の入力電圧の電圧値を変化させて測定した電
位差をオフセット電圧とすることによって、差動増幅器
のオフセット電圧を精度良く容易に測定することができ
る。
【００２０】また、この精度良く測定された差動増幅器
のオフセット電圧に対応させて製造条件が決定されるこ
とにより、この製造条件を最適化してメモリを構成する
センスアンプを製造することができるので、精度の高い
半導体集積回路装置の製造が可能となり、さらに精度の
高い半導体集積回路装置とすることができる。
のオフセット電圧に対応させて製造条件が決定されるこ
とにより、この製造条件を最適化してメモリを構成する
センスアンプを製造することができるので、精度の高い
半導体集積回路装置の製造が可能となり、さらに精度の
高い半導体集積回路装置とすることができる。
【００２１】これにより、高精度な差動増幅器のオフセ
ット電圧の測定、さらにこの測定結果による高精度な半
導体集積回路装置の製造、高精度な半導体集積回路装置
の製品、さらに試作段階におけるテスト機能を搭載した
半導体集積回路装置を得ることができる。
ット電圧の測定、さらにこの測定結果による高精度な半
導体集積回路装置の製造、高精度な半導体集積回路装置
の製品、さらに試作段階におけるテスト機能を搭載した
半導体集積回路装置を得ることができる。
【００２２】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２３】図１は本発明の一実施例である差動増幅器
のオフセット電圧を測定する場合の概略構成図、図２は
本実施例における差動増幅器の回路図、図３はオフセッ
ト電圧測定モジュールの概略配置図、図４はオフセット
電圧測定モジュールを搭載した半導体集積回路装置の概
略構成図である。
のオフセット電圧を測定する場合の概略構成図、図２は
本実施例における差動増幅器の回路図、図３はオフセッ
ト電圧測定モジュールの概略配置図、図４はオフセット
電圧測定モジュールを搭載した半導体集積回路装置の概
略構成図である。
【００２４】まず、図１により本実施例の差動増幅器の
オフセット電圧を測定する場合の概略構成を説明する。
オフセット電圧を測定する場合の概略構成を説明する。
【００２５】本実施例における差動増幅器のオフセット
電圧測定においては、たとえば２つの差動増幅器を並列
接続し、これらの出力電圧の比較によりオフセット電圧
を測定する方法とされ、差動増幅器ＡＭＰ１（第１の差
動増幅器）と、差動増幅器ＡＭＰ２（第２の差動増幅
器）とを有し、差動増幅器ＡＭＰ１の非反転入力端子Ｉ
Ｎ１および反転入力端子ＩＮ２と差動増幅器ＡＭＰ２の
非反転入力端子ＩＮ１および反転入力端子ＩＮ２とが互
い違いに接続されて構成されている。
電圧測定においては、たとえば２つの差動増幅器を並列
接続し、これらの出力電圧の比較によりオフセット電圧
を測定する方法とされ、差動増幅器ＡＭＰ１（第１の差
動増幅器）と、差動増幅器ＡＭＰ２（第２の差動増幅
器）とを有し、差動増幅器ＡＭＰ１の非反転入力端子Ｉ
Ｎ１および反転入力端子ＩＮ２と差動増幅器ＡＭＰ２の
非反転入力端子ＩＮ１および反転入力端子ＩＮ２とが互
い違いに接続されて構成されている。
【００２６】そして、互い違いに接続されたそれぞれの
入力端子ＩＮ１，ＩＮ２に所定の入力電圧が印加され、
差動増幅器ＡＭＰ１の出力端子ＯＵＴから出力される出
力電圧と差動増幅器ＡＭＰ２の出力端子ＯＵＴから出力
される出力電圧との電位差が測定され、この電位差が差
動増幅器ＡＭＰ１，ＡＭＰ２のオフセット電圧とされて
いる。
入力端子ＩＮ１，ＩＮ２に所定の入力電圧が印加され、
差動増幅器ＡＭＰ１の出力端子ＯＵＴから出力される出
力電圧と差動増幅器ＡＭＰ２の出力端子ＯＵＴから出力
される出力電圧との電位差が測定され、この電位差が差
動増幅器ＡＭＰ１，ＡＭＰ２のオフセット電圧とされて
いる。
【００２７】差動増幅器ＡＭＰ１，ＡＭＰ２は、たとえ
ば図２に示すように２個のトランジスタＴＲ１，ＴＲ２
が相対して構成され、それぞれのコレクタが抵抗Ｒ１，
Ｒ２を介して電源電位ＶＣＣに接続され、またそれぞれ
のエミッタは共通に接続されて抵抗Ｒ３を介して接地電
位ＶＳＳに接続され、さらにそれぞれのベースに対して
入力信号が入力され、またそれぞれのコレクタから出力
信号が出力されるようになっている。
ば図２に示すように２個のトランジスタＴＲ１，ＴＲ２
が相対して構成され、それぞれのコレクタが抵抗Ｒ１，
Ｒ２を介して電源電位ＶＣＣに接続され、またそれぞれ
のエミッタは共通に接続されて抵抗Ｒ３を介して接地電
位ＶＳＳに接続され、さらにそれぞれのベースに対して
入力信号が入力され、またそれぞれのコレクタから出力
信号が出力されるようになっている。
【００２８】これらの差動増幅器ＡＭＰ１，ＡＭＰ２は
２つの入力と２つの出力を持ち、この入出力関係は、 （出力１−出力２）＝−Ａ（入力１−入力２） となり、Ａが利得である。たとえば、集積回路化されて
いる演算増幅器も差動入力型になっており、標準的には
２段の差増増幅段と２段の出力段を持ち、２入力、１出
力の増幅回路となっている。
２つの入力と２つの出力を持ち、この入出力関係は、 （出力１−出力２）＝−Ａ（入力１−入力２） となり、Ａが利得である。たとえば、集積回路化されて
いる演算増幅器も差動入力型になっており、標準的には
２段の差増増幅段と２段の出力段を持ち、２入力、１出
力の増幅回路となっている。
【００２９】このような差動増幅器ＡＭＰ１，ＡＭＰ２
のオフセット電圧測定の構成は、たとえば図３に示すよ
うなオフセット電圧測定モジュールとしてレイアウトパ
ターン配置されて形成され、このオフセット電圧測定モ
ジュールを用いてオフセット電圧の測定が行われるよう
になっている。
のオフセット電圧測定の構成は、たとえば図３に示すよ
うなオフセット電圧測定モジュールとしてレイアウトパ
ターン配置されて形成され、このオフセット電圧測定モ
ジュールを用いてオフセット電圧の測定が行われるよう
になっている。
【００３０】図３において、オフセット電圧測定モジュ
ールの周辺には測定用パッドが設けられ、この内側には
２個の差動増幅器ＡＭＰ１，ＡＭＰ２が並列に配置され
ている。たとえば、左側に差動増幅器ＡＭＰ１、右側に
差動増幅器ＡＭＰ２がそれぞれ配置され、また差動増幅
器ＡＭＰ１，ＡＭＰ２の内部のレイアウトパターンには
回転、反転などせずに同一パターンが用いられている。
ールの周辺には測定用パッドが設けられ、この内側には
２個の差動増幅器ＡＭＰ１，ＡＭＰ２が並列に配置され
ている。たとえば、左側に差動増幅器ＡＭＰ１、右側に
差動増幅器ＡＭＰ２がそれぞれ配置され、また差動増幅
器ＡＭＰ１，ＡＭＰ２の内部のレイアウトパターンには
回転、反転などせずに同一パターンが用いられている。
【００３１】このオフセット電圧測定モジュールにおい
て、差動増幅器ＡＭＰ１，ＡＭＰ２のそれぞれの電源電
位用の電源端子ＶＣＣ、接地電位用の電源端子ＶＳＳ
は、オフセット電圧測定モジュールの電源電位用の電源
パッドＶＣＣＰ、接地電位用の電源パッドＶＳＳＰにそ
れぞれ配線で接続されている。
て、差動増幅器ＡＭＰ１，ＡＭＰ２のそれぞれの電源電
位用の電源端子ＶＣＣ、接地電位用の電源端子ＶＳＳ
は、オフセット電圧測定モジュールの電源電位用の電源
パッドＶＣＣＰ、接地電位用の電源パッドＶＳＳＰにそ
れぞれ配線で接続されている。
【００３２】また、差動増幅器ＡＭＰ１の入力端子ＩＮ
１は、差動増幅器ＡＭＰ２の入力端子ＩＮ２に接続され
るとともに、オフセット電圧測定モジュールの入力パッ
ドＩＮＰ１に接続され、一方差動増幅器ＡＭＰ２の入力
端子ＩＮ１は、差動増幅器ＡＭＰ１の入力端子ＩＮ２に
接続されるとともに、オフセット電圧測定モジュールの
入力パッドＩＮＰ２に接続されている。
１は、差動増幅器ＡＭＰ２の入力端子ＩＮ２に接続され
るとともに、オフセット電圧測定モジュールの入力パッ
ドＩＮＰ１に接続され、一方差動増幅器ＡＭＰ２の入力
端子ＩＮ１は、差動増幅器ＡＭＰ１の入力端子ＩＮ２に
接続されるとともに、オフセット電圧測定モジュールの
入力パッドＩＮＰ２に接続されている。
【００３３】さらに、差動増幅器ＡＭＰ１の出力端子Ｏ
ＵＴは、オフセット電圧測定モジュールの出力パッドＯ
ＵＴＰ１に接続され、一方差動増幅器ＡＭＰ２の出力端
子ＯＵＴはオフセット電圧測定モジュールの出力パッド
ＯＵＴＰ２に接続されている。
ＵＴは、オフセット電圧測定モジュールの出力パッドＯ
ＵＴＰ１に接続され、一方差動増幅器ＡＭＰ２の出力端
子ＯＵＴはオフセット電圧測定モジュールの出力パッド
ＯＵＴＰ２に接続されている。
【００３４】以上のように構成されるオフセット電圧測
定モジュールは、半導体集積回路装置の試作段階におい
て、たとえば図４に示すような半導体集積回路装置の集
積回路ＬＣとともにテスト回路ＴＣとして同一の工程で
製造され、この集積回路ＬＣのオフセット電圧に関する
評価がテスト回路ＴＣのオフセット電圧を測定すること
によって行われている。
定モジュールは、半導体集積回路装置の試作段階におい
て、たとえば図４に示すような半導体集積回路装置の集
積回路ＬＣとともにテスト回路ＴＣとして同一の工程で
製造され、この集積回路ＬＣのオフセット電圧に関する
評価がテスト回路ＴＣのオフセット電圧を測定すること
によって行われている。
【００３５】すなわち、この試作段階における半導体集
積回路装置には、集積回路ＬＣとして中央処理装置ＣＰ
Ｕ、乗算器ＭＵＬＴ、リードオンリーメモリＲＯＭ、ラ
ンダムアクセスメモリＲＡＭ、インタフェースコントロ
ーラＩＦＣ、入出力回路ＩＯが形成され、この集積回路
ＬＣの片隅にテスト回路ＴＣが形成されている。
積回路装置には、集積回路ＬＣとして中央処理装置ＣＰ
Ｕ、乗算器ＭＵＬＴ、リードオンリーメモリＲＯＭ、ラ
ンダムアクセスメモリＲＡＭ、インタフェースコントロ
ーラＩＦＣ、入出力回路ＩＯが形成され、この集積回路
ＬＣの片隅にテスト回路ＴＣが形成されている。
【００３６】この集積回路ＬＣにおいては、リードオン
リーメモリＲＯＭ、ランダムアクセスメモリＲＡＭを構
成するセンスアンプなどに差動増幅器が用いられ、測定
されたオフセット電圧に対応させてセンスアンプのトラ
ンジスタの大きさなどが最適化されて製造されるように
なっている。
リーメモリＲＯＭ、ランダムアクセスメモリＲＡＭを構
成するセンスアンプなどに差動増幅器が用いられ、測定
されたオフセット電圧に対応させてセンスアンプのトラ
ンジスタの大きさなどが最適化されて製造されるように
なっている。
【００３７】そして、実際に半導体集積回路装置の製品
については、この試作段階におけるテスト回路ＴＣが形
成されることなく、集積回路ＬＣの部分だけが形成され
て製品として完成されるようになっている。
については、この試作段階におけるテスト回路ＴＣが形
成されることなく、集積回路ＬＣの部分だけが形成され
て製品として完成されるようになっている。
【００３８】次に、本実施例の作用について、図３に示
すオフセット電圧測定モジュールを用いてオフセット電
圧を測定する場合を説明する。
すオフセット電圧測定モジュールを用いてオフセット電
圧を測定する場合を説明する。
【００３９】このオフセット電圧の測定方法は、まず電
源電位用の電源パッドＶＣＣＰに電源電圧、接地電位用
の電源パッドＶＳＳＰに接地電位を与える。そして、入
力パッドＩＮＰ１，ＩＮＰ２へ任意の入力電圧を与え、
出力パッドＯＵＴＰ１，ＯＵＴＰ２の電位を測定し、こ
の電位差を差動増幅器ＡＭＰ１，ＡＭＰ２のオフセット
電圧とする。
源電位用の電源パッドＶＣＣＰに電源電圧、接地電位用
の電源パッドＶＳＳＰに接地電位を与える。そして、入
力パッドＩＮＰ１，ＩＮＰ２へ任意の入力電圧を与え、
出力パッドＯＵＴＰ１，ＯＵＴＰ２の電位を測定し、こ
の電位差を差動増幅器ＡＭＰ１，ＡＭＰ２のオフセット
電圧とする。
【００４０】たとえば、入力パッドＩＮＰ１にα［Ｖ］
の電圧を固定して与え、入力パッドＩＮＰ２にはα
［Ｖ］からΔ［Ｖ］だけ低下した電圧まで変化させて与
え、出力パッドＯＵＴＰ１にα／２＋β［Ｖ］、出力パ
ッドＯＵＴＰ２にα／２−γ［Ｖ］の電圧が測定された
場合を考える。
の電圧を固定して与え、入力パッドＩＮＰ２にはα
［Ｖ］からΔ［Ｖ］だけ低下した電圧まで変化させて与
え、出力パッドＯＵＴＰ１にα／２＋β［Ｖ］、出力パ
ッドＯＵＴＰ２にα／２−γ［Ｖ］の電圧が測定された
場合を考える。
【００４１】この場合に、設計的にはオフセット電圧が
０［Ｖ］となる｜＋β｜＝｜−γ｜の条件が成り立つこ
とが望ましく、この条件が成り立つ場合には差動増幅器
ＡＭＰ１，ＡＭＰ２を構成するトランジスタの大きさ、
パターン長などが最適に形成されていることになる。
０［Ｖ］となる｜＋β｜＝｜−γ｜の条件が成り立つこ
とが望ましく、この条件が成り立つ場合には差動増幅器
ＡＭＰ１，ＡＭＰ２を構成するトランジスタの大きさ、
パターン長などが最適に形成されていることになる。
【００４２】ところが、実際には｜＋β｜≠｜−γ｜の
関係になる場合が多く、このときのオフセット電圧Ｖは
Ｖ＝｜＋β｜−｜−γ｜として求めることができ、この
場合の差動増幅器ＡＭＰ１，ＡＭＰ２を構成するトラン
ジスタの大きさ、パターン長などは最適ではなく、その
製造プロセスの見直しが必要となる。
関係になる場合が多く、このときのオフセット電圧Ｖは
Ｖ＝｜＋β｜−｜−γ｜として求めることができ、この
場合の差動増幅器ＡＭＰ１，ＡＭＰ２を構成するトラン
ジスタの大きさ、パターン長などは最適ではなく、その
製造プロセスの見直しが必要となる。
【００４３】そこで、試作段階においては、テスト回路
ＴＣにオフセット電圧測定モジュールを搭載してオフセ
ット電圧の測定を可能とし、そして製品となる半導体集
積回路装置を製造する場合には、このオフセット電圧に
対応させて製造プロセスにおける製造条件を最適化する
ことによって、精度の高い半導体集積回路装置を製造す
ることができる。
ＴＣにオフセット電圧測定モジュールを搭載してオフセ
ット電圧の測定を可能とし、そして製品となる半導体集
積回路装置を製造する場合には、このオフセット電圧に
対応させて製造プロセスにおける製造条件を最適化する
ことによって、精度の高い半導体集積回路装置を製造す
ることができる。
【００４４】従って、本実施例における差動増幅器ＡＭ
Ｐ１，ＡＭＰ２のオフセット電圧測定モジュールによれ
ば、差動増幅器ＡＭＰ１の入力端子ＩＮ１が差動増幅器
ＡＭＰ２の入力端子ＩＮ２に接続され、一方差動増幅器
ＡＭＰ２の入力端子ＩＮ１が差動増幅器ＡＭＰ１の入力
端子ＩＮ２に接続され、それぞれが互い違いに接続され
た差動増幅器ＡＭＰ１，ＡＭＰ２に対して入力電圧が印
加されることにより、入力電圧値の誤差を相殺してこの
入力電圧の電圧源による影響を排除することができるの
で、差動増幅器ＡＭＰ１，ＡＭＰ２の電位差によるオフ
セット電圧を精度良く測定することができる。
Ｐ１，ＡＭＰ２のオフセット電圧測定モジュールによれ
ば、差動増幅器ＡＭＰ１の入力端子ＩＮ１が差動増幅器
ＡＭＰ２の入力端子ＩＮ２に接続され、一方差動増幅器
ＡＭＰ２の入力端子ＩＮ１が差動増幅器ＡＭＰ１の入力
端子ＩＮ２に接続され、それぞれが互い違いに接続され
た差動増幅器ＡＭＰ１，ＡＭＰ２に対して入力電圧が印
加されることにより、入力電圧値の誤差を相殺してこの
入力電圧の電圧源による影響を排除することができるの
で、差動増幅器ＡＭＰ１，ＡＭＰ２の電位差によるオフ
セット電圧を精度良く測定することができる。
【００４５】そして、この精度良く測定された差動増幅
器ＡＭＰ１，ＡＭＰ２のオフセット電圧に対応させて半
導体集積回路装置の製造条件を最適化することができる
ので、精度の高い半導体集積回路装置の製造が可能とな
り、さらに精度の高い半導体集積回路装置の製品を得る
ことができる。
器ＡＭＰ１，ＡＭＰ２のオフセット電圧に対応させて半
導体集積回路装置の製造条件を最適化することができる
ので、精度の高い半導体集積回路装置の製造が可能とな
り、さらに精度の高い半導体集積回路装置の製品を得る
ことができる。
【００４６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４７】たとえば、本実施例における差動増幅器の
オフセット電圧測定方法が適用される半導体集積回路装
置については、図４に示すような集積回路ＬＣが形成さ
れる場合について説明したが、本発明は前記実施例に限
定されるものではなく、また差動増幅器のオフセット電
圧測定モジュールについても図３のようなレイアウトパ
ターン配置に限られるものではなく、集積回路の構成、
オフセット電圧測定モジュールのレイアウトパターン配
置などについては種々の変形が可能であることはいうま
でもない。
オフセット電圧測定方法が適用される半導体集積回路装
置については、図４に示すような集積回路ＬＣが形成さ
れる場合について説明したが、本発明は前記実施例に限
定されるものではなく、また差動増幅器のオフセット電
圧測定モジュールについても図３のようなレイアウトパ
ターン配置に限られるものではなく、集積回路の構成、
オフセット電圧測定モジュールのレイアウトパターン配
置などについては種々の変形が可能であることはいうま
でもない。
【００４８】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である半導体集積回路装
置のメモリを構成するセンスアンプに適用した場合につ
いて説明したが、これに限定されるものではなく、集積
回路化されている演算増幅回路、さらには高感度な読み
出し、または低電圧電源などの高性能回路やアナログ回
路などについても広く適用可能である。
てなされた発明をその利用分野である半導体集積回路装
置のメモリを構成するセンスアンプに適用した場合につ
いて説明したが、これに限定されるものではなく、集積
回路化されている演算増幅回路、さらには高感度な読み
出し、または低電圧電源などの高性能回路やアナログ回
路などについても広く適用可能である。
【００４９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５０】(1).第１の差動増幅器と第２の差動増幅器
とを並列接続、たとえば第１の差動増幅器の非反転入力
端子および反転入力端子と第２の差動増幅器の非反転入
力端子および反転入力端子とを互い違いに接続すること
により、これらの互い違いに接続された入力端子のそれ
ぞれに所定の入力電圧を印加することができるので、入
力電圧値の誤差を相殺して電圧源による影響を排除する
ことが可能となる。
とを並列接続、たとえば第１の差動増幅器の非反転入力
端子および反転入力端子と第２の差動増幅器の非反転入
力端子および反転入力端子とを互い違いに接続すること
により、これらの互い違いに接続された入力端子のそれ
ぞれに所定の入力電圧を印加することができるので、入
力電圧値の誤差を相殺して電圧源による影響を排除する
ことが可能となる。
【００５１】(2).前記(1) において、第１の差動増幅器
の出力電圧と第２の差動増幅器の出力電圧との比較、た
とえば第１の差動増幅器の出力端子から出力される出力
電圧と第２の差動増幅器の出力端子から出力される出力
電圧との電位差を測定することにより、この電位差を差
動増幅器のオフセット電圧とすることができるので、差
動増幅器のオフセット電圧を精度良く容易に測定するこ
とが可能となる。
の出力電圧と第２の差動増幅器の出力電圧との比較、た
とえば第１の差動増幅器の出力端子から出力される出力
電圧と第２の差動増幅器の出力端子から出力される出力
電圧との電位差を測定することにより、この電位差を差
動増幅器のオフセット電圧とすることができるので、差
動増幅器のオフセット電圧を精度良く容易に測定するこ
とが可能となる。
【００５２】(3).前記(1) および(2) において、半導体
集積回路装置のメモリを構成するセンスアンプを製造す
る場合に、差動増幅器の測定されたオフセット電圧に対
応させて製造条件を最適化することができるので、精度
の高い半導体集積回路装置の製造が可能となり、さらに
精度の高い半導体集積回路装置とすることが可能とな
る。
集積回路装置のメモリを構成するセンスアンプを製造す
る場合に、差動増幅器の測定されたオフセット電圧に対
応させて製造条件を最適化することができるので、精度
の高い半導体集積回路装置の製造が可能となり、さらに
精度の高い半導体集積回路装置とすることが可能とな
る。
【００５３】(4).前記(1) および(2) において、メモリ
を構成するセンスアンプと同一の工程で製造され、差動
増幅器のオフセット電圧を測定するためのテスト回路が
搭載される場合には、試作段階においてオフセット電圧
を測定することができるので、実際の半導体集積回路装
置の製品を製造する場合のプロセス条件の最適化が可能
となる。
を構成するセンスアンプと同一の工程で製造され、差動
増幅器のオフセット電圧を測定するためのテスト回路が
搭載される場合には、試作段階においてオフセット電圧
を測定することができるので、実際の半導体集積回路装
置の製品を製造する場合のプロセス条件の最適化が可能
となる。
【００５４】(5).前記(1) 〜(4) により、高精度な差動
増幅器のオフセット電圧の測定が可能となるので、この
測定結果による高精度な半導体集積回路装置の製造、高
精度な半導体集積回路装置の製品を得ることが可能とな
る。
増幅器のオフセット電圧の測定が可能となるので、この
測定結果による高精度な半導体集積回路装置の製造、高
精度な半導体集積回路装置の製品を得ることが可能とな
る。
【図１】本発明の一実施例である差動増幅器のオフセッ
ト電圧を測定する場合の概略構成図である。
ト電圧を測定する場合の概略構成図である。
【図２】本実施例における差動増幅器の回路図である。
【図３】本実施例におけるオフセット電圧測定モジュー
ルの概略配置図である。
ルの概略配置図である。
【図４】本実施例におけるオフセット電圧測定モジュー
ルを搭載した半導体集積回路装置の概略構成図である。
ルを搭載した半導体集積回路装置の概略構成図である。
ＡＭＰ１ 差動増幅器（第１の差動増幅器） ＡＭＰ２ 差動増幅器（第２の差動増幅器） ＴＲ１，ＴＲ２ トランジスタ Ｒ１〜Ｒ３ 抵抗 ＶＣＣＰ、ＶＳＳＰ 電源パッド ＩＮＰ１，ＩＮＰ２ 入力パッド ＯＵＴＰ１，ＯＵＴＰ２ 出力パッド ＬＣ 集積回路 ＴＣ テスト回路 ＣＰＵ 中央処理装置 ＭＵＬＴ 乗算器 ＲＯＭ リードオンリーメモリ ＲＡＭ ランダムアクセスメモリ ＩＦＣ インタフェースコントローラ ＩＯ 入出力回路
Claims (6)
- 【請求項１】 ２つの入力信号の電位差に比例した出力
信号を出力する差動増幅器のオフセット電圧測定方法で
あって、前記差動増幅器と同様の構成とされる第１の差
動増幅器と第２の差動増幅器とを並列接続し、前記第１
の差動増幅器の出力電圧と前記第２の差動増幅器の出力
電圧との比較により前記差動増幅器のオフセット電圧を
測定することを特徴とする差動増幅器のオフセット電圧
測定方法。 - 【請求項２】 請求項１記載の差動増幅器のオフセット
電圧測定方法であって、前記第１の差動増幅器と前記第
２の差動増幅器とを並列接続する場合に、前記第１の差
動増幅器の非反転入力端子および反転入力端子と前記第
２の差動増幅器の非反転入力端子および反転入力端子と
を互い違いに接続し、これらの互い違いに接続された入
力端子のそれぞれに所定の入力電圧を印加して、前記第
１の差動増幅器の出力端子から出力される出力電圧と前
記第２の差動増幅器の出力端子から出力される出力電圧
との電位差を測定し、この電位差を前記差動増幅器のオ
フセット電圧とすることを特徴とする差動増幅器のオフ
セット電圧測定方法。 - 【請求項３】 請求項２記載の差動増幅器のオフセット
電圧測定方法であって、前記互い違いに接続された入力
端子のそれぞれに所定の入力電圧を印加する場合に、一
方の入力電圧の電圧値を変化させて前記第１の差動増幅
器の出力電圧と前記第２の差動増幅器の出力電圧との電
位差を測定することを特徴とする差動増幅器のオフセッ
ト電圧測定方法。 - 【請求項４】 請求項１、２または３記載の差動増幅器
のオフセット電圧測定方法を用いた半導体集積回路装置
の製造方法であって、前記半導体集積回路装置のメモリ
を構成するセンスアンプを製造する場合に、前記差動増
幅器の測定されたオフセット電圧に対応させて製造条件
を最適化することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項５】 請求項１、２または３記載の差動増幅器
のオフセット電圧測定方法を用いた半導体集積回路装置
であって、少なくともＣＰＵおよびメモリを有し、該メ
モリを構成するセンスアンプが前記差動増幅器の測定さ
れたオフセット電圧に対応させて最適な製造条件で製造
されていることを特徴とする半導体集積回路装置。 - 【請求項６】 請求項１、２または３記載の差動増幅器
のオフセット電圧測定方法を用いた半導体集積回路装置
であって、少なくともＣＰＵおよびメモリを有し、該メ
モリを構成するセンスアンプと同一の工程で製造され、
前記差動増幅器のオフセット電圧を測定するためのテス
ト回路が搭載されていることを特徴とする半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30468194A JPH08162862A (ja) | 1994-12-08 | 1994-12-08 | 差動増幅器のオフセット電圧測定方法およびそれを用いた半導体集積回路装置の製造方法、半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30468194A JPH08162862A (ja) | 1994-12-08 | 1994-12-08 | 差動増幅器のオフセット電圧測定方法およびそれを用いた半導体集積回路装置の製造方法、半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162862A true JPH08162862A (ja) | 1996-06-21 |
Family
ID=17935948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30468194A Pending JPH08162862A (ja) | 1994-12-08 | 1994-12-08 | 差動増幅器のオフセット電圧測定方法およびそれを用いた半導体集積回路装置の製造方法、半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162862A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040103A (ja) * | 2002-07-02 | 2004-02-05 | Agilent Technol Inc | ＦｅＲＡＭを用いた永久的チップＩＤ |
| EP1736785A1 (en) * | 2000-03-02 | 2006-12-27 | Fujitsu Limited | Battery voltage monitoring |
| JP2009139223A (ja) * | 2007-12-06 | 2009-06-25 | Sanyo Electric Co Ltd | 電流検出回路 |
| US7639462B2 (en) * | 2005-10-25 | 2009-12-29 | Honeywell International Inc. | Method and system for reducing transient event effects within an electrostatic discharge power clamp |
-
1994
- 1994-12-08 JP JP30468194A patent/JPH08162862A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1736785A1 (en) * | 2000-03-02 | 2006-12-27 | Fujitsu Limited | Battery voltage monitoring |
| JP2004040103A (ja) * | 2002-07-02 | 2004-02-05 | Agilent Technol Inc | ＦｅＲＡＭを用いた永久的チップＩＤ |
| US7639462B2 (en) * | 2005-10-25 | 2009-12-29 | Honeywell International Inc. | Method and system for reducing transient event effects within an electrostatic discharge power clamp |
| TWI428087B (zh) * | 2005-10-25 | 2014-02-21 | Honeywell Int Inc | 用以減少靜電放電箝中暫態事件效應之方法及系統 |
| JP2009139223A (ja) * | 2007-12-06 | 2009-06-25 | Sanyo Electric Co Ltd | 電流検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2145698C (en) | Electronic circuit for a transducer | |
| JPH08201490A (ja) | センサｉｃ | |
| US7487674B2 (en) | Thermal flow sensor having an amplifier section for adjusting the temperature of the heating element | |
| CN104604128A (zh) | 放大电路以及放大电路ic芯片 | |
| JPS6154269B2 (ja) | ||
| JP2002116105A (ja) | 物理量検出装置 | |
| JPH08162862A (ja) | 差動増幅器のオフセット電圧測定方法およびそれを用いた半導体集積回路装置の製造方法、半導体集積回路装置 | |
| US5477076A (en) | Integrated circuit having an on chip thermal circuit requiring only one dedicated integrated circuit pin and method of operation | |
| JP3222367B2 (ja) | 温度測定回路 | |
| JPH10281897A (ja) | 半導体圧力検出装置 | |
| JP3611690B2 (ja) | 半導体装置 | |
| JP2934538B2 (ja) | トランスジューサ回路とその製造方法 | |
| EP3168576B1 (en) | Differential amplifier for hall effect bridge transducer | |
| Weber et al. | A monolithically integrated sensor system using sensor-specific CMOS cells | |
| JP3442092B2 (ja) | 集積回路 | |
| JPH04247667A (ja) | 半導体圧力センサ | |
| KR0140949B1 (ko) | 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치 | |
| JP3727788B2 (ja) | 電流検出回路 | |
| JPS582085A (ja) | ホ−ル素子装置 | |
| JP2002039888A (ja) | 半導体圧力センサのゲージ抵抗の位置設定方法 | |
| JP2792522B2 (ja) | 半導体センサ用信号処理回路 | |
| JP4063429B2 (ja) | 半導体圧力センサの調整方法 | |
| CN117544121A (zh) | 差分放大器和仪表放大器的修调校准方法 | |
| JPH0545130B2 (ja) | ||
| JPS59188516A (ja) | 信号変換回路 |