JP3336853B2 - Ｉｉｌ素子の評価方法 - Google Patents
Ｉｉｌ素子の評価方法Info
- Publication number
- JP3336853B2 JP3336853B2 JP08652896A JP8652896A JP3336853B2 JP 3336853 B2 JP3336853 B2 JP 3336853B2 JP 08652896 A JP08652896 A JP 08652896A JP 8652896 A JP8652896 A JP 8652896A JP 3336853 B2 JP3336853 B2 JP 3336853B2
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- evaluated
- base
- iil
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＩＬ素子の実効
駆動能力を評価する評価方法に関する。
駆動能力を評価する評価方法に関する。
【０００２】
【発明が解決しようとする課題】ＩＩＬ（Integrated I
njection Logic）素子１は、図１３に等価回路で示すよ
うに、ｐｎｐトランジスタ２のコレクタとｎｐｎトラン
ジスタ３のベースとを接続して半導体基板上に構成した
ものである。図１４は、このＩＩＬ素子１を半導体基板
上に構成した場合の平面図を示すものである。ＩＩＬ素
子１は、ｐｎｐトランジスタ２のコレクタ２Ｃとｎｐｎ
トランジスタ３のベース３Ｂとをｐ形領域４で共有し、
また、通常は接地されて使用されるｐｎｐトランジスタ
２のベース２Ｂとｎｐｎトランジスタ３のエミッタ３Ｅ
とをｎ形領域５で共有する構造となっている。そして、
素子間の電気的分離を共有しているｎ形領域５で行うこ
とから高集積化を図ることができ、また、負荷抵抗の代
わりにｐｎｐトランジスタ２を用いることから消費電力
が低いという特徴を有しており、高速性が要求される論
理回路を構成する場合などに用いられている。
njection Logic）素子１は、図１３に等価回路で示すよ
うに、ｐｎｐトランジスタ２のコレクタとｎｐｎトラン
ジスタ３のベースとを接続して半導体基板上に構成した
ものである。図１４は、このＩＩＬ素子１を半導体基板
上に構成した場合の平面図を示すものである。ＩＩＬ素
子１は、ｐｎｐトランジスタ２のコレクタ２Ｃとｎｐｎ
トランジスタ３のベース３Ｂとをｐ形領域４で共有し、
また、通常は接地されて使用されるｐｎｐトランジスタ
２のベース２Ｂとｎｐｎトランジスタ３のエミッタ３Ｅ
とをｎ形領域５で共有する構造となっている。そして、
素子間の電気的分離を共有しているｎ形領域５で行うこ
とから高集積化を図ることができ、また、負荷抵抗の代
わりにｐｎｐトランジスタ２を用いることから消費電力
が低いという特徴を有しており、高速性が要求される論
理回路を構成する場合などに用いられている。
【０００３】尚、ＩＩＬ素子１としては、ｐｎｐトラン
ジスタ２のエミッタ２ＥをインジェクタＩと称し、ｎｐ
ｎトランジスタ３のベース３Ｂ，エミッタ３Ｅ及びコレ
クタ３Ｃを夫々ベースＢ，エミッタＥ及びコレクタＣと
称している。
ジスタ２のエミッタ２ＥをインジェクタＩと称し、ｎｐ
ｎトランジスタ３のベース３Ｂ，エミッタ３Ｅ及びコレ
クタ３Ｃを夫々ベースＢ，エミッタＥ及びコレクタＣと
称している。
【０００４】従来、このＩＩＬ素子１の駆動能力を評価
する一つの方法として、図１５に等価回路で示すよう
に、ＩＩＬ素子１のインジェクタＩ及びエミッタＥを接
地し、ベースＢ及びコレクタＣにバイアスをかけた状態
で、ベース電流Ｉｂ及びコレクタ電流Ｉｃを測定し、β
eff （実効逆ｈfe、若しくは、実効βupと云う）＝Ｉｃ
／Ｉｂを求めて評価するものがある。この場合のコレク
タ電流Ｉｃは、ｎｐｎトランジスタ３の順方向電流増幅
率をβup，ｐｎｐトランジスタ２の逆方向電流増幅率を
αr とすると、 Ｉｃ＝βup（１−αr ）Ｉｂ …（１） となるので、実効βupたるβeff は、 βeff ＝Ｉｃ／Ｉｂ＝βup（１−αr ） …（２） として表される。
する一つの方法として、図１５に等価回路で示すよう
に、ＩＩＬ素子１のインジェクタＩ及びエミッタＥを接
地し、ベースＢ及びコレクタＣにバイアスをかけた状態
で、ベース電流Ｉｂ及びコレクタ電流Ｉｃを測定し、β
eff （実効逆ｈfe、若しくは、実効βupと云う）＝Ｉｃ
／Ｉｂを求めて評価するものがある。この場合のコレク
タ電流Ｉｃは、ｎｐｎトランジスタ３の順方向電流増幅
率をβup，ｐｎｐトランジスタ２の逆方向電流増幅率を
αr とすると、 Ｉｃ＝βup（１−αr ）Ｉｂ …（１） となるので、実効βupたるβeff は、 βeff ＝Ｉｃ／Ｉｂ＝βup（１−αr ） …（２） として表される。
【０００５】このβeff は、図１６に示すように、ＩＩ
Ｌ素子１のベースＢ及びエミッタＥを接地し、コレクタ
Ｃを開放して、インジェクタＩにバイアスをかけた場合
に流れるベース電流Ｉｂ′を測定し、図１７に示すよう
に、ＩＩＬ素子１のベースＢを開放し、エミッタＥを接
地し、コレクタＣにバイアスをかけた場合に流れるコレ
クタ電流Ｉｃ′を測定して、駆動能力Ｄを求めるのと等
価である。即ち、 Ｄ＝βeff ＝Ｉｃ′／Ｉｂ′ …（３） として表される。
Ｌ素子１のベースＢ及びエミッタＥを接地し、コレクタ
Ｃを開放して、インジェクタＩにバイアスをかけた場合
に流れるベース電流Ｉｂ′を測定し、図１７に示すよう
に、ＩＩＬ素子１のベースＢを開放し、エミッタＥを接
地し、コレクタＣにバイアスをかけた場合に流れるコレ
クタ電流Ｉｃ′を測定して、駆動能力Ｄを求めるのと等
価である。即ち、 Ｄ＝βeff ＝Ｉｃ′／Ｉｂ′ …（３） として表される。
【０００６】例えば、この様なＩＩＬ素子によって論理
回路を構成した製品について駆動能力Ｄの評価を行う場
合は、その製品を構成するための半導体基板（ウエハ）
上に、製品とは別個に評価用素子を作成し、その評価用
素子について評価を行うようにしている。即ち、図１４
に示すように、単独のＩＩＬ素子１からなる評価用素子
６について、図１５乃至図１７のようにベース及びコレ
クタ電流Ｉｂ及びＩｃを求めて、（２）若しくは（３）
式から駆動能力Ｄを算出し、Ｄ＞１であれば、コレクタ
順方向飽和電流Ｉｃが負荷電流（ベース電流）Ｉｂを上
回ることにより正常な回路動作が可能である、と評価し
ていた。
回路を構成した製品について駆動能力Ｄの評価を行う場
合は、その製品を構成するための半導体基板（ウエハ）
上に、製品とは別個に評価用素子を作成し、その評価用
素子について評価を行うようにしている。即ち、図１４
に示すように、単独のＩＩＬ素子１からなる評価用素子
６について、図１５乃至図１７のようにベース及びコレ
クタ電流Ｉｂ及びＩｃを求めて、（２）若しくは（３）
式から駆動能力Ｄを算出し、Ｄ＞１であれば、コレクタ
順方向飽和電流Ｉｃが負荷電流（ベース電流）Ｉｂを上
回ることにより正常な回路動作が可能である、と評価し
ていた。
【０００７】しかしながら、実際の論理回路は、多数の
ＩＩＬ素子が集積された状態で構成されているので、集
積された状態における各ＩＩＬ素子のインジェクタ
（ｐ）−ベース（ｐ）間，ベース（ｐ）−ベース（ｐ）
間には、各ＩＩＬ素子を電気的に分離しているｎ形領域
を介して寄生ｐｎｐトランジスタが形成されており、こ
の寄生ｐｎｐトランジスタがＩＩＬ素子の動作に影響を
与えている。
ＩＩＬ素子が集積された状態で構成されているので、集
積された状態における各ＩＩＬ素子のインジェクタ
（ｐ）−ベース（ｐ）間，ベース（ｐ）−ベース（ｐ）
間には、各ＩＩＬ素子を電気的に分離しているｎ形領域
を介して寄生ｐｎｐトランジスタが形成されており、こ
の寄生ｐｎｐトランジスタがＩＩＬ素子の動作に影響を
与えている。
【０００８】例えば、エミッタとして形成される高濃度
ｎ形領域の拡散深さが不十分であるか、若しくは、低濃
度ｎ形エピタキシャル基板の厚さが過剰である場合に
は、寄生ｐｎｐトランジスタの影響が大きくなり、高電
位にあるベースからそのベースに隣接する低電位のベー
スへと電流が流入する。すると、低電位にあるベースに
接続されているｎｐｎトランジスタに流れる負荷電流
（Ｉｂ）が増加することになる。
ｎ形領域の拡散深さが不十分であるか、若しくは、低濃
度ｎ形エピタキシャル基板の厚さが過剰である場合に
は、寄生ｐｎｐトランジスタの影響が大きくなり、高電
位にあるベースからそのベースに隣接する低電位のベー
スへと電流が流入する。すると、低電位にあるベースに
接続されているｎｐｎトランジスタに流れる負荷電流
（Ｉｂ）が増加することになる。
【０００９】従って、（２）若しくは（３）式による駆
動能力Ｄが１を超えていたとしても、上記の様な場合に
は、ＩＩＬ素子のベースは高電位状態を維持できず正常
な論理回路動作ができなくなる。即ち、従来のＩＩＬ素
子の駆動能力評価方法では、実際に集積回路として構成
された場合の寄生ｐｎｐトランジスタの影響が考慮され
ていない、という問題があった。
動能力Ｄが１を超えていたとしても、上記の様な場合に
は、ＩＩＬ素子のベースは高電位状態を維持できず正常
な論理回路動作ができなくなる。即ち、従来のＩＩＬ素
子の駆動能力評価方法では、実際に集積回路として構成
された場合の寄生ｐｎｐトランジスタの影響が考慮され
ていない、という問題があった。
【００１０】本発明は上記課題を解決するものであり、
その目的は、実際に集積回路として構成された場合のＩ
ＩＬ素子の駆動能力を適切に評価することができるＩＩ
Ｌ素子の評価方法を提供することにある。
その目的は、実際に集積回路として構成された場合のＩ
ＩＬ素子の駆動能力を適切に評価することができるＩＩ
Ｌ素子の評価方法を提供することにある。
【００１１】
【課題を解決するための手段】請求項１記載のＩＩＬ素
子の評価方法によれば、評価対象のＩＩＬ素子の周辺に
一つ以上の評価測定用のＩＩＬ素子を配置して形成した
評価用素子グループを用いて、ベース電流及びコレクタ
飽和電流を測定して評価対象素子の実効駆動能力を算出
しその評価を行うので、ＩＩＬ素子が実際に集積回路と
して構成された場合の寄生ｐｎｐトランジスタの影響を
考慮した評価を行うことが可能となる。
子の評価方法によれば、評価対象のＩＩＬ素子の周辺に
一つ以上の評価測定用のＩＩＬ素子を配置して形成した
評価用素子グループを用いて、ベース電流及びコレクタ
飽和電流を測定して評価対象素子の実効駆動能力を算出
しその評価を行うので、ＩＩＬ素子が実際に集積回路と
して構成された場合の寄生ｐｎｐトランジスタの影響を
考慮した評価を行うことが可能となる。
【００１２】請求項２記載のＩＩＬ素子の評価方法によ
れば、評価対象素子内部のｐｎｐトランジスタの逆方向
電流増幅率αr 及びｎｐｎトランジスタの順方向電流増
幅率βup並びに寄生ｐｎｐトランジスタの順方向電流増
幅率αsbを夫々測定することにより、評価対象ＩＩＬ素
子の駆動能力を評価する実効駆動能力を、以下の計算式 Ｄeff ＝βup（１−αr ）／（１＋ｎ・αsb） によって算出するので、実際の状態に近い実効駆動能力
Ｄeff を得ることができる。
れば、評価対象素子内部のｐｎｐトランジスタの逆方向
電流増幅率αr 及びｎｐｎトランジスタの順方向電流増
幅率βup並びに寄生ｐｎｐトランジスタの順方向電流増
幅率αsbを夫々測定することにより、評価対象ＩＩＬ素
子の駆動能力を評価する実効駆動能力を、以下の計算式 Ｄeff ＝βup（１−αr ）／（１＋ｎ・αsb） によって算出するので、実際の状態に近い実効駆動能力
Ｄeff を得ることができる。
【００１３】請求項３記載のＩＩＬ素子の評価方法によ
れば、評価対象のＩＩＬ素子の周囲を取囲むように評価
測定用のｐ形領域を配置して形成した評価用素子グルー
プを用いて、ベース電流及びコレクタ飽和電流を測定し
て評価対象素子の実効駆動能力を算出しその評価を行う
ので、評価用素子グループの面積を縮小することができ
る。
れば、評価対象のＩＩＬ素子の周囲を取囲むように評価
測定用のｐ形領域を配置して形成した評価用素子グルー
プを用いて、ベース電流及びコレクタ飽和電流を測定し
て評価対象素子の実効駆動能力を算出しその評価を行う
ので、評価用素子グループの面積を縮小することができ
る。
【００１４】請求項４記載のＩＩＬ素子の評価方法によ
れば、評価対象のＩＩＬ素子の周囲を取囲むように評価
測定用のｐ形領域を配置して評価用素子グループを形成
し、評価対象素子内のｐｎｐトランジスタの逆方向電流
増幅率αr 及びｎｐｎトランジスタの順方向電流増幅率
βup並びに寄生ｐｎｐトランジスタの順方向電流増幅率
αsbを夫々測定することにより、評価対象素子の実効駆
動能力Ｄeff を、 Ｄeff ＝βup（１−αr ）／（１＋αsb） によって算出するので、評価用素子グループの面積を縮
小することができると共に、より実際の状態に近い実効
駆動能力Ｄeff を得ることができる。
れば、評価対象のＩＩＬ素子の周囲を取囲むように評価
測定用のｐ形領域を配置して評価用素子グループを形成
し、評価対象素子内のｐｎｐトランジスタの逆方向電流
増幅率αr 及びｎｐｎトランジスタの順方向電流増幅率
βup並びに寄生ｐｎｐトランジスタの順方向電流増幅率
αsbを夫々測定することにより、評価対象素子の実効駆
動能力Ｄeff を、 Ｄeff ＝βup（１−αr ）／（１＋αsb） によって算出するので、評価用素子グループの面積を縮
小することができると共に、より実際の状態に近い実効
駆動能力Ｄeff を得ることができる。
【００１５】請求項５記載のＩＩＬ素子の評価方法によ
れば、実効駆動能力の値が１を超えるか否かによって評
価を行うことにより、ＩＩＬ素子が最低限必要な駆動能
力を有しているか否かを評価することができる。
れば、実効駆動能力の値が１を超えるか否かによって評
価を行うことにより、ＩＩＬ素子が最低限必要な駆動能
力を有しているか否かを評価することができる。
【００１６】
【発明の実施の形態】以下、本発明の第１実施例につい
て図１乃至図３を参照して説明する。図１（ａ）は、Ｉ
ＩＬ素子を６個配置して構成した評価用素子グループた
るＴＥＧ（Test Element Group）１０の平面図であり、
同図（ｂ）は、同図（ａ）におけるＸ−Ｘ′断面（評価
対象ＩＩＬ素子１１の断面）を示す摸式的な断面図、同
図（ｃ）は、同図（ａ）におけるＹ−Ｙ′断面（評価測
定用のＩＩＬ素子１２及び評価対象のＩＩＬ素子１１に
係る断面）を示す摸式的な断面図である。尚、以下で
は、各素子のインジェクタ（Ｉ），ベース（Ｂ），コレ
クタ（Ｃ）及びエミッタ（Ｅ）を表すのに、各素子の符
号に、Ｉ，Ｂ，Ｃ及びＥを付して示す。
て図１乃至図３を参照して説明する。図１（ａ）は、Ｉ
ＩＬ素子を６個配置して構成した評価用素子グループた
るＴＥＧ（Test Element Group）１０の平面図であり、
同図（ｂ）は、同図（ａ）におけるＸ−Ｘ′断面（評価
対象ＩＩＬ素子１１の断面）を示す摸式的な断面図、同
図（ｃ）は、同図（ａ）におけるＹ−Ｙ′断面（評価測
定用のＩＩＬ素子１２及び評価対象のＩＩＬ素子１１に
係る断面）を示す摸式的な断面図である。尚、以下で
は、各素子のインジェクタ（Ｉ），ベース（Ｂ），コレ
クタ（Ｃ）及びエミッタ（Ｅ）を表すのに、各素子の符
号に、Ｉ，Ｂ，Ｃ及びＥを付して示す。
【００１７】評価対象のＩＩＬ素子（以下、評価対象素
子と称す）１１及び評価測定用のＩＩＬ素子（以下、評
価測定用素子と称す）１２乃至１６は、ｐ形のシリコン
基板１７上に形成されている。図１（ｂ）において、ｐ
形のシリコン基板１７にアンチモン（Ｓｂ）を拡散して
高濃度ｎ形の埋込み層１８が形成され、その埋込み層１
８上に低濃度ｎ形のエピタキシャル層１９が形成されて
いる。
子と称す）１１及び評価測定用のＩＩＬ素子（以下、評
価測定用素子と称す）１２乃至１６は、ｐ形のシリコン
基板１７上に形成されている。図１（ｂ）において、ｐ
形のシリコン基板１７にアンチモン（Ｓｂ）を拡散して
高濃度ｎ形の埋込み層１８が形成され、その埋込み層１
８上に低濃度ｎ形のエピタキシャル層１９が形成されて
いる。
【００１８】評価対象素子１１は、エピタキシャル層１
９にボロン（Ｂ）を拡散させて高濃度ｐ形のインジェク
タ領域２０（１１Ｉ）を形成し、同じくエピタキシャル
層１９にボロン（Ｂ）を拡散させてｐ形のベース領域２
１（１１Ｂ）を形成し、更に、このベース領域２１内に
燐（Ｐ）を拡散させて高濃度ｎ形のコレクタ領域２２
（１１Ｃ）を形成してなるものである。尚、評価測定用
素子１２乃至１６についても、評価対象素子１１と同様
に形成されている。
９にボロン（Ｂ）を拡散させて高濃度ｐ形のインジェク
タ領域２０（１１Ｉ）を形成し、同じくエピタキシャル
層１９にボロン（Ｂ）を拡散させてｐ形のベース領域２
１（１１Ｂ）を形成し、更に、このベース領域２１内に
燐（Ｐ）を拡散させて高濃度ｎ形のコレクタ領域２２
（１１Ｃ）を形成してなるものである。尚、評価測定用
素子１２乃至１６についても、評価対象素子１１と同様
に形成されている。
【００１９】加えて、エピタキシャル層１９には、燐
（Ｐ）を深く拡散させて高濃度ｎ形のエミッタ領域２３
（Ｅ）が形成されており、その先端部分は、埋込み層１
８の一部分とオーバーラップしている。この、エミッタ
領域２３は、図１（ａ）に網目状斜線で示すように、各
素子１１乃至１６相互間に形成されており、評価対象素
子１１及び評価測定用素子１２乃至１６を夫々電気的に
分離するようになっている。
（Ｐ）を深く拡散させて高濃度ｎ形のエミッタ領域２３
（Ｅ）が形成されており、その先端部分は、埋込み層１
８の一部分とオーバーラップしている。この、エミッタ
領域２３は、図１（ａ）に網目状斜線で示すように、各
素子１１乃至１６相互間に形成されており、評価対象素
子１１及び評価測定用素子１２乃至１６を夫々電気的に
分離するようになっている。
【００２０】また、実際は、上記各領域にはコンタクト
部が設けてあり、そのコンタクト部に蒸着などによるア
ルミニウム配線が施されているが、図１（ａ）において
は図示を省略している。以上がＴＥＧ１０を構成してい
る。尚、このＴＥＧ１０は、ＩＩＬ素子によって実際に
集積回路を製品として構成するための半導体基板上に、
製品とは別個に構成されているものである。
部が設けてあり、そのコンタクト部に蒸着などによるア
ルミニウム配線が施されているが、図１（ａ）において
は図示を省略している。以上がＴＥＧ１０を構成してい
る。尚、このＴＥＧ１０は、ＩＩＬ素子によって実際に
集積回路を製品として構成するための半導体基板上に、
製品とは別個に構成されているものである。
【００２１】次に、上記構成のＴＥＧ１０において、本
発明において新たに定義する評価対象素子１１の実効駆
動能力Ｄeff の算出及び評価方法について図２及び図３
をも参照して説明する。 負荷電流（ベース電流）Ｉｂの測定 図２は、評価対象素子１１の負荷電流Ｉｂを測定する場
合における、等価回路で表されたＴＥＧ１０の結線状態
を示すものである。評価対象素子１１のベース１１Ｂ及
び各素子１１乃至１６のエミッタ１１Ｅ乃至１６Ｅを接
地し、各素子１１乃至１６のコレクタ１１Ｃ乃至１６Ｃ
を全て開放（オープン）する。そして、評価測定用素子
１２乃至１６のベース１２Ｂ乃至１６Ｂ及び各素子１１
乃至１６のインジェクタ１１Ｉ乃至１６Ｉを高電位（シ
リコンｐｎ接合の拡散電位相当である約０．７Ｖ）にバ
イアスする。
発明において新たに定義する評価対象素子１１の実効駆
動能力Ｄeff の算出及び評価方法について図２及び図３
をも参照して説明する。 負荷電流（ベース電流）Ｉｂの測定 図２は、評価対象素子１１の負荷電流Ｉｂを測定する場
合における、等価回路で表されたＴＥＧ１０の結線状態
を示すものである。評価対象素子１１のベース１１Ｂ及
び各素子１１乃至１６のエミッタ１１Ｅ乃至１６Ｅを接
地し、各素子１１乃至１６のコレクタ１１Ｃ乃至１６Ｃ
を全て開放（オープン）する。そして、評価測定用素子
１２乃至１６のベース１２Ｂ乃至１６Ｂ及び各素子１１
乃至１６のインジェクタ１１Ｉ乃至１６Ｉを高電位（シ
リコンｐｎ接合の拡散電位相当である約０．７Ｖ）にバ
イアスする。
【００２２】この状態で、評価対象素子１１のベースに
流込む負荷電流Ｉｂを測定するが、このＴＥＧ１０に
は、図２において接続を破線で示すように、評価対象素
子１１のベース１１Ｂと評価測定用素子１２及び１３の
インジェクタ１２Ｉ及び１３Ｉとの間に寄生ｐｎｐトラ
ンジスタ２４及び２５が存在し、評価対象素子１１のベ
ース１１Ｂと評価測定用素子１２乃至１６のベース１２
Ｂ乃至１６Ｂとの間に寄生ｐｎｐトランジスタ２６及び
３０が存在している。
流込む負荷電流Ｉｂを測定するが、このＴＥＧ１０に
は、図２において接続を破線で示すように、評価対象素
子１１のベース１１Ｂと評価測定用素子１２及び１３の
インジェクタ１２Ｉ及び１３Ｉとの間に寄生ｐｎｐトラ
ンジスタ２４及び２５が存在し、評価対象素子１１のベ
ース１１Ｂと評価測定用素子１２乃至１６のベース１２
Ｂ乃至１６Ｂとの間に寄生ｐｎｐトランジスタ２６及び
３０が存在している。
【００２３】これらの寄生ｐｎｐトランジスタ２４乃至
３０の影響を考慮して、負荷電流Ｉｂを式で表すと、次
式のようになる。 Ｉｂ＝αf ・Ｉi ＋２αsi・Ｉi ＋ｎ・αsb・ＩB …（４） 但し、Ｉi ：各素子１１乃至１６のインジェクタ注入電
流 ＩB ：評価測定用素子１２乃至１６のベース注入電流 αf ：評価対象素子１１のｐｎｐトランジスタの順方向
電流増幅率 αsi：寄生ｐｎｐトランジスタ２４及び２５の順方向電
流増幅率 αsb：寄生ｐｎｐトランジスタ２４乃至３０の順方向電
流増幅率 ｎ：ベース−ベース間寄生ｐｎｐトランジスタ数
３０の影響を考慮して、負荷電流Ｉｂを式で表すと、次
式のようになる。 Ｉｂ＝αf ・Ｉi ＋２αsi・Ｉi ＋ｎ・αsb・ＩB …（４） 但し、Ｉi ：各素子１１乃至１６のインジェクタ注入電
流 ＩB ：評価測定用素子１２乃至１６のベース注入電流 αf ：評価対象素子１１のｐｎｐトランジスタの順方向
電流増幅率 αsi：寄生ｐｎｐトランジスタ２４及び２５の順方向電
流増幅率 αsb：寄生ｐｎｐトランジスタ２４乃至３０の順方向電
流増幅率 ｎ：ベース−ベース間寄生ｐｎｐトランジスタ数
【００２４】尚、この場合ｎは、寄生ｐｎｐトランジス
タ２４乃至３０の数の５であり、また、実際の順方向電
流増幅率αsbは、評価対象素子１１と評価測定用素子１
２乃至１６との配置関係により異なる値を示す。よっ
て、例えば（４）式において評価する場合に、ベース−
ベース間寄生ｐｎｐトランジスタについては、評価対象
素子１１のベース領域２１に対して対向長の長いベース
領域を有しており、影響が大きいと思われる評価測定用
素子１２及び１３との間に存在する寄生ｐｎｐトランジ
スタ２６及び２７のみを考慮しても良い。その場合
（４）式は、 Ｉｂ＝αf ・Ｉi ＋２αsi・Ｉi ＋２・αsb・ＩB …（５） となる。
タ２４乃至３０の数の５であり、また、実際の順方向電
流増幅率αsbは、評価対象素子１１と評価測定用素子１
２乃至１６との配置関係により異なる値を示す。よっ
て、例えば（４）式において評価する場合に、ベース−
ベース間寄生ｐｎｐトランジスタについては、評価対象
素子１１のベース領域２１に対して対向長の長いベース
領域を有しており、影響が大きいと思われる評価測定用
素子１２及び１３との間に存在する寄生ｐｎｐトランジ
スタ２６及び２７のみを考慮しても良い。その場合
（４）式は、 Ｉｂ＝αf ・Ｉi ＋２αsi・Ｉi ＋２・αsb・ＩB …（５） となる。
【００２５】コレクタ飽和電流Ｉｃの測定 図３は、評価対象素子１１のコレクタ飽和電流Ｉｃを測
定する場合における、等価回路で表されたＴＥＧ１０の
結線状態を示すものである。評価対象素子１１のベース
１１Ｂを開放し、評価測定用素子１２乃至１６のベース
１２Ｂ乃至１６Ｂ及び各素子１１乃至１６のエミッタ１
１Ｅ乃至１６Ｅを接地し、評価測定用素子１２乃至１６
のコレクタ１２Ｃ乃至１６Ｃを全て開放する。そして、
各素子１１乃至１６のインジェクタ１１Ｉ乃至１６Ｉを
図２と同様に高電位にバイアスし、評価対象素子１１の
コレクタ１１Ｃを高電位（約０．１Ｖ〜０．７Ｖ）にバ
イアスする。
定する場合における、等価回路で表されたＴＥＧ１０の
結線状態を示すものである。評価対象素子１１のベース
１１Ｂを開放し、評価測定用素子１２乃至１６のベース
１２Ｂ乃至１６Ｂ及び各素子１１乃至１６のエミッタ１
１Ｅ乃至１６Ｅを接地し、評価測定用素子１２乃至１６
のコレクタ１２Ｃ乃至１６Ｃを全て開放する。そして、
各素子１１乃至１６のインジェクタ１１Ｉ乃至１６Ｉを
図２と同様に高電位にバイアスし、評価対象素子１１の
コレクタ１１Ｃを高電位（約０．１Ｖ〜０．７Ｖ）にバ
イアスする。
【００２６】この状態で、評価対象素子１１のコレクタ
飽和電流Ｉｃを測定する。また、この場合のコレクタ飽
和電流Ｉｃを、寄生ｐｎｐトランジスタ２４乃至２７の
影響を考慮して式で表すと、次のようになる。先ず、こ
の場合の評価対象素子１１のｎｐｎトランジスタのベー
スに流込むベース電流Ｉｂ′は、 Ｉｂ′＝（１−αr ）ＩB …（６） となる。ここで、αr は評価対象素子１１のｐｎｐトラ
ンジスタの逆方向電流増幅率である。
飽和電流Ｉｃを測定する。また、この場合のコレクタ飽
和電流Ｉｃを、寄生ｐｎｐトランジスタ２４乃至２７の
影響を考慮して式で表すと、次のようになる。先ず、こ
の場合の評価対象素子１１のｎｐｎトランジスタのベー
スに流込むベース電流Ｉｂ′は、 Ｉｂ′＝（１−αr ）ＩB …（６） となる。ここで、αr は評価対象素子１１のｐｎｐトラ
ンジスタの逆方向電流増幅率である。
【００２７】また、評価対象素子１１のベース１１Ｂに
注入される電流ＩB は、 ＩB ＝αf ・Ｉi ＋２αsi・Ｉi …（７） であり、コレクタ飽和電流Ｉｃは、 Ｉｃ＝βup・Ｉｂ′＝βup（１−αr ）ＩB …（８） と表される。但し、βupは、評価対象素子１１における
ｎｐｎトランジスタの順方向電流増幅率である。尚、こ
の場合、寄生ｐｎｐトランジスタ２８乃至３０の影響は
小さいため無視している。
注入される電流ＩB は、 ＩB ＝αf ・Ｉi ＋２αsi・Ｉi …（７） であり、コレクタ飽和電流Ｉｃは、 Ｉｃ＝βup・Ｉｂ′＝βup（１−αr ）ＩB …（８） と表される。但し、βupは、評価対象素子１１における
ｎｐｎトランジスタの順方向電流増幅率である。尚、こ
の場合、寄生ｐｎｐトランジスタ２８乃至３０の影響は
小さいため無視している。
【００２８】実効駆動能力Ｄeff の評価 及びで得られた負荷電流Ｉｂ及びコレクタ飽和電流
Ｉｃから、評価測定用素子１１の実効駆動能力Ｄeff
を、以下のように求める。
Ｉｃから、評価測定用素子１１の実効駆動能力Ｄeff
を、以下のように求める。
【００２９】 Ｄeff ＝Ｉｃ／Ｉｂ＝βup（１−αr ）ＩB ／（ＩB ＋ｎ・αsb・ＩB ） ＝βup（１−αr ）／（１＋ｎ・αsb） …（９）
【００３０】ここで、実効駆動能力Ｄeff の値をどのよ
うに評価するかについて述べる。ＩＩＬ素子の論理ハイ
レベルＶh と出力反転電位Ｖthとは、次式で表される。 Ｖh ＝Ｖi ＋（ｋＴ／ｑ）ｌｎ（αf ） …（１０） Ｖth＝Ｖi ＋（ｋＴ／ｑ） ×ｌｎ［αf （１＋ｎ・αsb）／｛βup（１−αr ）｝］…（１１） 但し、 Ｖi ：インジェクタ供給電圧（Ｖ） ｋ：ボルツマン定数（１．３８Ｅ−２３Ｊ／Ｋ） Ｔ：絶対温度（Ｋ） ｑ：電子の電荷量（１．６Ｅ−１９Ｃ）
うに評価するかについて述べる。ＩＩＬ素子の論理ハイ
レベルＶh と出力反転電位Ｖthとは、次式で表される。 Ｖh ＝Ｖi ＋（ｋＴ／ｑ）ｌｎ（αf ） …（１０） Ｖth＝Ｖi ＋（ｋＴ／ｑ） ×ｌｎ［αf （１＋ｎ・αsb）／｛βup（１−αr ）｝］…（１１） 但し、 Ｖi ：インジェクタ供給電圧（Ｖ） ｋ：ボルツマン定数（１．３８Ｅ−２３Ｊ／Ｋ） Ｔ：絶対温度（Ｋ） ｑ：電子の電荷量（１．６Ｅ−１９Ｃ）
【００３１】ＩＩＬ素子のノイズマージンをδＶとする
と、そのδＶは、論理ハイレベルＶh と出力反転電位Ｖ
thとの差で表されるので、 δＶ＝Ｖh −Ｖth ＝（ｋＴ／ｑ）ｌｎ［βup（１−αr ）／（１＋ｎ・αsb）］ ＝（ｋＴ／ｑ）ｌｎ（Ｄeff ） …（１２） となる。論理ハイレベルを維持するためには、ノイズマ
ージンδＶは正となる必要がある。従って、（１２）式
において、δＶ＞０を満たすためにはＤeff ＞１がその
条件となる。
と、そのδＶは、論理ハイレベルＶh と出力反転電位Ｖ
thとの差で表されるので、 δＶ＝Ｖh −Ｖth ＝（ｋＴ／ｑ）ｌｎ［βup（１−αr ）／（１＋ｎ・αsb）］ ＝（ｋＴ／ｑ）ｌｎ（Ｄeff ） …（１２） となる。論理ハイレベルを維持するためには、ノイズマ
ージンδＶは正となる必要がある。従って、（１２）式
において、δＶ＞０を満たすためにはＤeff ＞１がその
条件となる。
【００３２】即ち、及びで得られた負荷電流Ｉｂ及
びコレクタ飽和電流Ｉｃから、評価測定用素子１１の実
効駆動能力Ｄeff をＩｃ／Ｉｂから求め、その実効駆動
能力Ｄeff が１を超えるか否かによって、実際に集積回
路として構成した場合の寄生ｐｎｐトランジスタの影響
をも考慮した評価測定用素子１１の駆動能力（実効駆動
能力）を評価することができる。
びコレクタ飽和電流Ｉｃから、評価測定用素子１１の実
効駆動能力Ｄeff をＩｃ／Ｉｂから求め、その実効駆動
能力Ｄeff が１を超えるか否かによって、実際に集積回
路として構成した場合の寄生ｐｎｐトランジスタの影響
をも考慮した評価測定用素子１１の駆動能力（実効駆動
能力）を評価することができる。
【００３３】以上のように本実施例によれば、評価対象
素子１１の周辺に形成された５つの評価測定用素子１２
乃至１６のベース１２乃Ｂ至１６Ｂ及び全素子１１乃至
１６のインジェクタ１１Ｉ乃至１６Ｉを高電位にバイア
スして、評価対象素子１１の接地されたベース１１Ｂに
流入するベース電流Ｉｂを測定し、評価測定用素子１２
乃至１６のベース１２Ｂ乃至１６Ｂを接地し、且つ、評
価対象素子１１のベース１１Ｂを開放した状態で評価対
象素子１１のコレクタ１１Ｃに流れるコレクタ飽和電流
Ｉｃ測定して、Ｉｃ／Ｉｂを実効駆動能力Ｄeff として
求め、その実効駆動能力Ｄeff が１を超えるか否かによ
って評価対象素子１１の駆動能力を評価した。
素子１１の周辺に形成された５つの評価測定用素子１２
乃至１６のベース１２乃Ｂ至１６Ｂ及び全素子１１乃至
１６のインジェクタ１１Ｉ乃至１６Ｉを高電位にバイア
スして、評価対象素子１１の接地されたベース１１Ｂに
流入するベース電流Ｉｂを測定し、評価測定用素子１２
乃至１６のベース１２Ｂ乃至１６Ｂを接地し、且つ、評
価対象素子１１のベース１１Ｂを開放した状態で評価対
象素子１１のコレクタ１１Ｃに流れるコレクタ飽和電流
Ｉｃ測定して、Ｉｃ／Ｉｂを実効駆動能力Ｄeff として
求め、その実効駆動能力Ｄeff が１を超えるか否かによ
って評価対象素子１１の駆動能力を評価した。
【００３４】従って、評価対象素子１１が、実際に集積
回路として構成された場合の寄生ｐｎｐトランジスタの
影響を考慮した上で、評価対象素子１１が最低限必要な
駆動能力を有しているか否かを評価することができる。
また、この評価方法を用いることによって、評価対象素
子１１を高集積化する場合における集積度の限界を見極
めることも可能である。
回路として構成された場合の寄生ｐｎｐトランジスタの
影響を考慮した上で、評価対象素子１１が最低限必要な
駆動能力を有しているか否かを評価することができる。
また、この評価方法を用いることによって、評価対象素
子１１を高集積化する場合における集積度の限界を見極
めることも可能である。
【００３５】図４は、本発明の第２実施例を示すもので
あり、第１実施例と異なる部分のみ説明する。ＴＥＧ３
１の平面図を示す図４において、評価素子グループたる
ＴＥＧ３１では、評価対象素子３２の周囲に第１実施例
と同様の配置で評価測定用素子３３乃至３７を配置して
いるが、インジェクタ領域３８，３９及び４０は、左側
に配置されている評価対象素子３２，評価測定用素子３
３及び３４と右側に配置されている評価測定用素子３
５，３６及び３７との間に形成されており、左右両側の
素子間で共通化されている。また、評価対象素子３２
は、３個のコレクタ領域３２ｃ１，３２ｃ２及び３２ｃ
３を有するマルチコレクタ構成となっており、評価測定
用素子３３乃至３７も同様に構成されている。
あり、第１実施例と異なる部分のみ説明する。ＴＥＧ３
１の平面図を示す図４において、評価素子グループたる
ＴＥＧ３１では、評価対象素子３２の周囲に第１実施例
と同様の配置で評価測定用素子３３乃至３７を配置して
いるが、インジェクタ領域３８，３９及び４０は、左側
に配置されている評価対象素子３２，評価測定用素子３
３及び３４と右側に配置されている評価測定用素子３
５，３６及び３７との間に形成されており、左右両側の
素子間で共通化されている。また、評価対象素子３２
は、３個のコレクタ領域３２ｃ１，３２ｃ２及び３２ｃ
３を有するマルチコレクタ構成となっており、評価測定
用素子３３乃至３７も同様に構成されている。
【００３６】以上のように構成されたＴＥＧ３１におい
ても、第１実施例と同様の手順で評価対象素子３２の実
効駆動能力Ｄeff を求めて評価を行うことにより、第１
実施例と同様の効果を得ることができる。
ても、第１実施例と同様の手順で評価対象素子３２の実
効駆動能力Ｄeff を求めて評価を行うことにより、第１
実施例と同様の効果を得ることができる。
【００３７】図５は、本発明の第３実施例を示すもので
あり、第２実施例と異なる部分のみ説明する。ＴＥＧ４
１の平面図を示す図５において、ＴＥＧ４１は、図４に
おけるＴＥＧ３１の左側に配置された３個の素子を削除
し、右側にのみ３個の素子を配置した構成となってい
る。それら３個の素子のうちで中間に配置されているの
が評価対象素子４２であり、その上下に配置されている
のが評価測定用素子４３及び４４である。
あり、第２実施例と異なる部分のみ説明する。ＴＥＧ４
１の平面図を示す図５において、ＴＥＧ４１は、図４に
おけるＴＥＧ３１の左側に配置された３個の素子を削除
し、右側にのみ３個の素子を配置した構成となってい
る。それら３個の素子のうちで中間に配置されているの
が評価対象素子４２であり、その上下に配置されている
のが評価測定用素子４３及び４４である。
【００３８】また、インジェクタ領域４５は、図４に示
すインジェクタ領域３８，３９及び４０を一つに共通化
した構成になっている。斯様に構成されたＴＥＧ４１に
おいて、第１実施例と同様の手順で評価対象素子４２の
実効駆動能力Ｄeff を求めて評価を行うことにより、第
１実施例と略同様の効果を得ることができると共に、よ
り小さい面積でＴＥＧ４１を構成することができ、同一
の半導体基板上に作成される製品用チップの面積をより
多く取ることができる。
すインジェクタ領域３８，３９及び４０を一つに共通化
した構成になっている。斯様に構成されたＴＥＧ４１に
おいて、第１実施例と同様の手順で評価対象素子４２の
実効駆動能力Ｄeff を求めて評価を行うことにより、第
１実施例と略同様の効果を得ることができると共に、よ
り小さい面積でＴＥＧ４１を構成することができ、同一
の半導体基板上に作成される製品用チップの面積をより
多く取ることができる。
【００３９】図６乃至図９は、本発明の第４実施例を示
すものであり、第３実施例と異なる部分のみ説明する。
ＴＥＧ４６の平面図を示す図６において、評価測定用素
子グループたるＴＥＧ４６は、図５におけるＴＥＧ４１
の評価対象素子４２の上下に配置されている２個の評価
測定用素子のうちの１個を省略して更に面積を縮小した
構成であり、評価対象素子４７及び評価測定用素子４８
は共通のインジェクタ領域４９を有する。
すものであり、第３実施例と異なる部分のみ説明する。
ＴＥＧ４６の平面図を示す図６において、評価測定用素
子グループたるＴＥＧ４６は、図５におけるＴＥＧ４１
の評価対象素子４２の上下に配置されている２個の評価
測定用素子のうちの１個を省略して更に面積を縮小した
構成であり、評価対象素子４７及び評価測定用素子４８
は共通のインジェクタ領域４９を有する。
【００４０】斯様に構成されたＴＥＧ４６に対して、第
１実施例と同様の手順で評価対象素子４７の実効駆動能
力Ｄeff を求めて評価を行ってもよいが、各パラメータ
αr，αsb及びβupを個別に測定することにより、
（９）式に従って演算により実効駆動能力Ｄeff を求め
ても良い。即ち、次の手順に従って求める。 評価対象素子４７のインジェクタ４７Ｉを接地し、コ
レクタ４７Ｃを開放し、且つ、ベース４７Ｂを高電位に
バイアスした状態で流れるベース電流Ｉb1とインジェク
タ電流Ｉi1とを測定して、ｐｎｐトランジスタの逆方向
電流増幅率αr＝Ｉi1／Ｉb1を得る（図７参照）。
１実施例と同様の手順で評価対象素子４７の実効駆動能
力Ｄeff を求めて評価を行ってもよいが、各パラメータ
αr，αsb及びβupを個別に測定することにより、
（９）式に従って演算により実効駆動能力Ｄeff を求め
ても良い。即ち、次の手順に従って求める。 評価対象素子４７のインジェクタ４７Ｉを接地し、コ
レクタ４７Ｃを開放し、且つ、ベース４７Ｂを高電位に
バイアスした状態で流れるベース電流Ｉb1とインジェク
タ電流Ｉi1とを測定して、ｐｎｐトランジスタの逆方向
電流増幅率αr＝Ｉi1／Ｉb1を得る（図７参照）。
【００４１】評価対象素子４７のエミッタ４７Ｅ及び
ベース４７Ｂを接地し、インジェクタ４７Ｉ及びコレク
タ４７Ｃを開放し、且つ、評価測定用素子４８のエミッ
タ４８Ｅを接地し、インジェクタ４８Ｉ及びコレクタ４
８Ｃを開放し、ベース４８Ｂを高電位にバイアスした状
態で、評価測定用素子４８のベース４８Ｂに流れるベー
ス電流Ｉb2と評価対象素子４７のベース４７Ｂに流れる
ベース電流Ｉb3とを測定し、ベース−ベース間寄生ｐｎ
ｐトランジスタ５０の順方向電流増幅率αsb＝Ｉb3／Ｉ
b2を得る（図８参照）。
ベース４７Ｂを接地し、インジェクタ４７Ｉ及びコレク
タ４７Ｃを開放し、且つ、評価測定用素子４８のエミッ
タ４８Ｅを接地し、インジェクタ４８Ｉ及びコレクタ４
８Ｃを開放し、ベース４８Ｂを高電位にバイアスした状
態で、評価測定用素子４８のベース４８Ｂに流れるベー
ス電流Ｉb2と評価対象素子４７のベース４７Ｂに流れる
ベース電流Ｉb3とを測定し、ベース−ベース間寄生ｐｎ
ｐトランジスタ５０の順方向電流増幅率αsb＝Ｉb3／Ｉ
b2を得る（図８参照）。
【００４２】評価対象素子４７のエミッタ４７Ｅを接
地し、インジェクタ４７Ｉを開放し、ベース４７Ｂ及び
コレクタ４７Ｃを高電位にバイアスした状態で流れるベ
ース電流Ｉb4とコレクタ電流Ｉc1とを測定し、評価対象
素子４７のｎｐｎトランジスタの順方向電流増幅率βup
＝Ｉc1／Ｉb4を得る（図９参照）。 ，及びで測定した各パラメータαr ，αsb及び
βupを（９）式に代入して、また、ｎ＝２として実効駆
動能力Ｄeff を求めて評価する。
地し、インジェクタ４７Ｉを開放し、ベース４７Ｂ及び
コレクタ４７Ｃを高電位にバイアスした状態で流れるベ
ース電流Ｉb4とコレクタ電流Ｉc1とを測定し、評価対象
素子４７のｎｐｎトランジスタの順方向電流増幅率βup
＝Ｉc1／Ｉb4を得る（図９参照）。 ，及びで測定した各パラメータαr ，αsb及び
βupを（９）式に代入して、また、ｎ＝２として実効駆
動能力Ｄeff を求めて評価する。
【００４３】第４実施例において、第１実施例と同様に
ベース電流Ｉｂ及びコレクタ飽和電流Ｉｃを測定してＩ
ｃ／Ｉｂにより実効駆動能力Ｄeff を求めると、ベース
−ベース間寄生ｐｎｐトランジスタの数は１個だけしか
考慮されないが、上記のように各パラメータαr ，αsb
及びβupを（９）式に代入して実効駆動能力Ｄeff を求
めることにより、前記寄生ｐｎｐトランジスタの数を２
個として考慮することになるので、少ない面積でＴＥＧ
４６を構成しても実際の集積回路の状態に近い実効駆動
能力Ｄeff を得ることができる。
ベース電流Ｉｂ及びコレクタ飽和電流Ｉｃを測定してＩ
ｃ／Ｉｂにより実効駆動能力Ｄeff を求めると、ベース
−ベース間寄生ｐｎｐトランジスタの数は１個だけしか
考慮されないが、上記のように各パラメータαr ，αsb
及びβupを（９）式に代入して実効駆動能力Ｄeff を求
めることにより、前記寄生ｐｎｐトランジスタの数を２
個として考慮することになるので、少ない面積でＴＥＧ
４６を構成しても実際の集積回路の状態に近い実効駆動
能力Ｄeff を得ることができる。
【００４４】図１０乃至図１２は、本発明の第５実施例
を示すものである。ＴＥＧ５１の平面図を示す図１０に
おいて、評価測定用素子グループたるＴＥＧ５１は、評
価対象素子５２の周囲を取囲むようにしてｐ形領域（評
価測定用のｐ形領域）５３が配置されて形成されてい
る。斯様に構成されたＴＥＧ５１に対して、第１実施例
のように直接負荷電流Ｉｂ及びコレクタ飽和電流Ｉｃを
測定して実効駆動能力Ｄeff を得ても良いし、第４実施
例のように、各パラメータαr ，αsb及びβupを個別に
測定して演算により実効駆動能力Ｄeff を求めても良
い。即ち、次の手順に従って求める。
を示すものである。ＴＥＧ５１の平面図を示す図１０に
おいて、評価測定用素子グループたるＴＥＧ５１は、評
価対象素子５２の周囲を取囲むようにしてｐ形領域（評
価測定用のｐ形領域）５３が配置されて形成されてい
る。斯様に構成されたＴＥＧ５１に対して、第１実施例
のように直接負荷電流Ｉｂ及びコレクタ飽和電流Ｉｃを
測定して実効駆動能力Ｄeff を得ても良いし、第４実施
例のように、各パラメータαr ，αsb及びβupを個別に
測定して演算により実効駆動能力Ｄeff を求めても良
い。即ち、次の手順に従って求める。
【００４５】評価対象素子５２のベース５２Ｂ及びエ
ミッタ５２Ｅを接地し、且つ、コレクタ５２Ｃを開放し
た状態でインジェクタ５２Ｉ及びｐ形領域５３を高電位
にバイアスし、負荷電流Ｉｂを測定する（図１１参
照）。この場合、評価対象素子５２のベース５２Ｂとｐ
形領域５３との間には、寄生ｐｎｐトランジスタ５４が
存在しているので、負荷電流Ｉｂの式は、 Ｉｂ＝αf ・Ｉi ＋αsb・ＩB …（１２） となる。
ミッタ５２Ｅを接地し、且つ、コレクタ５２Ｃを開放し
た状態でインジェクタ５２Ｉ及びｐ形領域５３を高電位
にバイアスし、負荷電流Ｉｂを測定する（図１１参
照）。この場合、評価対象素子５２のベース５２Ｂとｐ
形領域５３との間には、寄生ｐｎｐトランジスタ５４が
存在しているので、負荷電流Ｉｂの式は、 Ｉｂ＝αf ・Ｉi ＋αsb・ＩB …（１２） となる。
【００４６】評価対象素子５２のエミッタ５２Ｅ及び
ｐ形領域５３を接地し、ベース５２Ｂを開放した状態で
コレクタ５２Ｃ及びインジェクタ５２Ｉを高電位にバイ
アスし、コレクタ飽和電流Ｉｃを測定する。この場合の
Ｉｃの式は、 Ｉｃ＝βup（１−αr ）ＩB …（１３） となる。但し、ＩB ＝αf ・Ｉi である。 及びで測定したＩｂ及びＩｃの比から実効駆動能
力Ｄeff を求めて評価する。
ｐ形領域５３を接地し、ベース５２Ｂを開放した状態で
コレクタ５２Ｃ及びインジェクタ５２Ｉを高電位にバイ
アスし、コレクタ飽和電流Ｉｃを測定する。この場合の
Ｉｃの式は、 Ｉｃ＝βup（１−αr ）ＩB …（１３） となる。但し、ＩB ＝αf ・Ｉi である。 及びで測定したＩｂ及びＩｃの比から実効駆動能
力Ｄeff を求めて評価する。
【００４７】また、第４実施例において図７乃至図９に
示したように、評価対象素子５２（評価対象素子４
７），ｐ形領域５３（評価測定用素子４８のベース４８
Ｂ）及び寄生ｐｎｐトランジスタ５４（寄生ｐｎｐトラ
ンジスタ５０）の間で各パラメータαr ，αsb及びβup
を測定し、これらを（９）式に代入して実効駆動能力Ｄ
eff を求めて評価しても良い。このように実効駆動能力
Ｄeff を求めれば、評価測定用素子の代わりにｐ形領域
５３を形成してなるＴＥＧ５１においても、実際の集積
回路の状態に近い実効駆動能力Ｄeff を得ることができ
る。
示したように、評価対象素子５２（評価対象素子４
７），ｐ形領域５３（評価測定用素子４８のベース４８
Ｂ）及び寄生ｐｎｐトランジスタ５４（寄生ｐｎｐトラ
ンジスタ５０）の間で各パラメータαr ，αsb及びβup
を測定し、これらを（９）式に代入して実効駆動能力Ｄ
eff を求めて評価しても良い。このように実効駆動能力
Ｄeff を求めれば、評価測定用素子の代わりにｐ形領域
５３を形成してなるＴＥＧ５１においても、実際の集積
回路の状態に近い実効駆動能力Ｄeff を得ることができ
る。
【００４８】以上のように第５実施例によれば、評価対
象素子５２の周囲を取囲むようにしてｐ形領域５３を形
成することによりＴＥＧ５１を構成し、評価対象素子５
２及びｐ形領域５３に対し適当なバイアスを施して負荷
電流Ｉｂ及びコレクタ飽和電流Ｉｃを測定し実効駆動能
力Ｄeff を求めたので、非常に少ない面積のＴＥＧ５１
によって、寄生ｐｎｐトランジスタの影響を考慮した測
定を行うことが可能となる。
象素子５２の周囲を取囲むようにしてｐ形領域５３を形
成することによりＴＥＧ５１を構成し、評価対象素子５
２及びｐ形領域５３に対し適当なバイアスを施して負荷
電流Ｉｂ及びコレクタ飽和電流Ｉｃを測定し実効駆動能
力Ｄeff を求めたので、非常に少ない面積のＴＥＧ５１
によって、寄生ｐｎｐトランジスタの影響を考慮した測
定を行うことが可能となる。
【００４９】また、評価対象素子５２，ｐ形領域５３及
び寄生ｐｎｐトランジスタ５４の間で各パラメータαr
，αsb及びβupを測定し、これらのパラメータから実
効駆動能力Ｄeff を算出したので、評価測定用素子の代
わりにｐ形領域５３を形成してなるＴＥＧ５１において
も、現実の集積回路の状態に近い実効駆動能力Ｄeff を
得ることができる。
び寄生ｐｎｐトランジスタ５４の間で各パラメータαr
，αsb及びβupを測定し、これらのパラメータから実
効駆動能力Ｄeff を算出したので、評価測定用素子の代
わりにｐ形領域５３を形成してなるＴＥＧ５１において
も、現実の集積回路の状態に近い実効駆動能力Ｄeff を
得ることができる。
【００５０】本発明は上記しかつ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。第１及び第２実施例において、第４
実施例のように各パラメータαr ，αsb及びβupを測定
し、（９）式により実効駆動能力Ｄeff を算出しても良
い。この場合、ｎ＝２または５として良く、また、寄生
ｐｎｐトランジスタ２８及び３０と寄生ｐｎｐトランジ
スタ２９とについて別個に順方向電流増幅率αsbを測定
して、夫々を別個に足し合わせるようにしても良い。更
に、第３実施例についても、第４実施例のように（９）
式によって実効駆動能力Ｄeff を算出しても良い。評価
対象素子の評価は、実効駆動能力Ｄeff が「１」を超え
るか否かによるものに限らず、適宜のマージンを考慮す
る等して「１」より大なる値を設定し、実効駆動能力Ｄ
eff がその値を超えるか否かによって評価しても良い。
にのみ限定されるものではなく、次のような変形または
拡張が可能である。第１及び第２実施例において、第４
実施例のように各パラメータαr ，αsb及びβupを測定
し、（９）式により実効駆動能力Ｄeff を算出しても良
い。この場合、ｎ＝２または５として良く、また、寄生
ｐｎｐトランジスタ２８及び３０と寄生ｐｎｐトランジ
スタ２９とについて別個に順方向電流増幅率αsbを測定
して、夫々を別個に足し合わせるようにしても良い。更
に、第３実施例についても、第４実施例のように（９）
式によって実効駆動能力Ｄeff を算出しても良い。評価
対象素子の評価は、実効駆動能力Ｄeff が「１」を超え
るか否かによるものに限らず、適宜のマージンを考慮す
る等して「１」より大なる値を設定し、実効駆動能力Ｄ
eff がその値を超えるか否かによって評価しても良い。
【図１】本発明の第１実施例を示すＴＥＧの構造を示す
ものであり、（ａ）は平面図，（ｂ）は（ａ）における
Ｘ−Ｘ′断面を摸式的に示す断面図，（ｃ）は（ａ）に
おけるＹ−Ｙ′断面を摸式的に示す断面図
ものであり、（ａ）は平面図，（ｂ）は（ａ）における
Ｘ−Ｘ′断面を摸式的に示す断面図，（ｃ）は（ａ）に
おけるＹ−Ｙ′断面を摸式的に示す断面図
【図２】負荷電流Ｉｂの測定状態を示すＴＥＧの等価回
路図
路図
【図３】コレクタ飽和電流Ｉｃの測定状態を示す図２相
当図
当図
【図４】本発明の第２実施例を示すＴＥＧの平面図
【図５】本発明の第３実施例を示す図４相当図
【図６】本発明の第４実施例を示す図４相当図
【図７】ＩＩＬ素子のｐｎｐトランジスタの逆方向電流
増幅率αr の測定状態を示す等価回路図
増幅率αr の測定状態を示す等価回路図
【図８】評価対象素子のベースと評価測定用素子のベー
スとの間に存在する寄生ｐｎｐトランジスタの順方向電
流増幅率αsbの測定状態を示す図７相当図
スとの間に存在する寄生ｐｎｐトランジスタの順方向電
流増幅率αsbの測定状態を示す図７相当図
【図９】ＩＩＬ素子のｎｐｎトランジスタの順方向電流
増幅率βupの測定状態を示す図７相当図
増幅率βupの測定状態を示す図７相当図
【図１０】本発明の第５実施例を示す図４相当図
【図１１】図２相当図
【図１２】図３相当図
【図１３】従来の評価用素子の構成を示す等価回路図
【図１４】図４相当図
【図１５】βeff （実効βup）測定回路図
【図１６】ベース電流Ｉｂ′の測定状態を示す等価回路
図
図
【図１７】コレクタ電流Ｉｃ′の測定状態を示す図１６
相当図
相当図
１０はＴＥＧ（評価測定用素子グループ）、１１は評価
対象ＩＩＬ素子、１２乃至１６は評価測定用ＩＩＬ素
子、２４乃至３０は寄生ｐｎｐトランジスタ、３１はＴ
ＥＧ（評価測定用素子グループ）、３２は評価対象ＩＩ
Ｌ素子、３３乃至３７は評価測定用ＩＩＬ素子、４１は
ＴＥＧ（評価測定用素子グループ）、４２は評価対象Ｉ
ＩＬ素子、４３及び４４は評価測定用ＩＩＬ素子、４６
はＴＥＧ（評価測定用素子グループ）、４７は評価対象
ＩＩＬ素子、４８は評価測定用ＩＩＬ素子、５０は寄生
ｐｎｐトランジスタ、５１はＴＥＧ（評価測定用素子グ
ループ）、５２は評価対象ＩＩＬ素子、５３はｐ形領域
（評価測定用ｐ形領域）、５４は寄生ｐｎｐトランジス
タを示す。
対象ＩＩＬ素子、１２乃至１６は評価測定用ＩＩＬ素
子、２４乃至３０は寄生ｐｎｐトランジスタ、３１はＴ
ＥＧ（評価測定用素子グループ）、３２は評価対象ＩＩ
Ｌ素子、３３乃至３７は評価測定用ＩＩＬ素子、４１は
ＴＥＧ（評価測定用素子グループ）、４２は評価対象Ｉ
ＩＬ素子、４３及び４４は評価測定用ＩＩＬ素子、４６
はＴＥＧ（評価測定用素子グループ）、４７は評価対象
ＩＩＬ素子、４８は評価測定用ＩＩＬ素子、５０は寄生
ｐｎｐトランジスタ、５１はＴＥＧ（評価測定用素子グ
ループ）、５２は評価対象ＩＩＬ素子、５３はｐ形領域
（評価測定用ｐ形領域）、５４は寄生ｐｎｐトランジス
タを示す。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/082 Ｈ０１Ｌ 27/08 １０１Ｍ Ｈ０３Ｋ 19/091 (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 - 31/3193 H01L 21/66 H01L 27/082 H01L 21/8226
Claims (5)
- 【請求項１】 評価対象のＩＩＬ素子の周辺に一つ以上
の評価測定用のＩＩＬ素子を配置して評価用素子グルー
プを形成し、 前記評価対象素子のベース及び前記評価用素子グループ
の全ての素子のエミッタを接地し、前記評価用素子グル
ープの全ての素子のコレクタを開放し、前記評価測定用
素子のベース及び前記評価用素子グループの全ての素子
のインジェクタを拡散電位相当の高電位にバイアスし
て、前記評価対象素子のベースに流入するベース電流を
測定し、 前記評価対象素子のベース及び評価用素子グループの全
ての素子のコレクタを開放し、前記評価測定用素子のベ
ース及び前記評価用素子グループの全ての素子のエミッ
タを接地し、前記評価対象素子のコレクタ及び前記評価
用素子グループの全ての素子のインジェクタを拡散電位
相当の高電位にバイアスして、前記評価対象素子のコレ
クタに流れるコレクタ飽和電流を測定し、 前記ベース電流と前記コレクタ飽和電流との比から前記
評価対象素子の実効駆動能力を算出して、その実効駆動
能力の値によって評価を行うことを特徴とするＩＩＬ素
子の評価方法。 - 【請求項２】 評価対象のＩＩＬ素子の周辺にｎ（ｎは
自然数）個の評価測定用のＩＩＬ素子を配置して評価用
素子グループを形成し、 前記評価対象素子内のｐｎｐトランジスタの逆方向電流
増幅率αr 及びｎｐｎトランジスタの順方向電流増幅率
βup並びに前記評価対象素子のベースと評価測定用素子
のベースとの間に形成される寄生ｐｎｐトランジスタの
順方向電流増幅率αsbを夫々測定し、 前記評価対象素子の実効駆動能力Ｄeff を、 Ｄeff ＝βup（１−αr ）／（１＋ｎ・αsb） によって算出して、その実効駆動能力Ｄeff の値によっ
て評価を行うことを特徴とするＩＩＬ素子の評価方法。 - 【請求項３】 評価対象のＩＩＬ素子の周囲を取囲むよ
うに評価測定用のｐ形領域を配置して評価用素子グルー
プを形成し、 前記評価対象素子のベース及びエミッタを接地し、コレ
クタを開放し、前記評価測定用ｐ形領域及び前記評価対
象素子のインジェクタを拡散電位相当の高電位にバイア
スして、前記評価対象素子のベースに流入するベース電
流を測定し、 前記評価対象素子のベースを開放し、前記評価測定用ｐ
形領域及び前記評価対象素子のエミッタを接地し、イン
ジェクタ及びコレクタを拡散電位相当の高電位にバイア
スして、前記コレクタに流れるコレクタ飽和電流を測定
し、 前記ベース電流と前記コレクタ飽和電流との比から前記
評価対象素子の実効駆動能力を算出して、その実効駆動
能力の値によって評価を行うことを特徴とするＩＩＬ素
子の評価方法。 - 【請求項４】 評価対象のＩＩＬ素子の周囲を取囲むよ
うに評価測定用のｐ形領域を配置して評価用素子グルー
プを形成し、 前記評価対象素子内のｐｎｐトランジスタの逆方向電流
増幅率αr 及びｎｐｎトランジスタの順方向電流増幅率
βup並びに前記評価対象素子のベースと前記評価測定用
ｐ形領域との間に形成される寄生ｐｎｐトランジスタの
順方向電流増幅率αsbを夫々測定し、 前記評価対象素子の実効駆動能力Ｄeff を、 Ｄeff ＝βup（１−αr ）／（１＋αsb） によって算出して、その実効駆動能力Ｄeff の値によっ
て評価を行うことを特徴とするＩＩＬ素子の評価方法。 - 【請求項５】 実効駆動能力の値が１を超えるか否かに
よって評価を行うことを特徴とする請求項１乃至４の何
れかに記載のＩＩＬ素子の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08652896A JP3336853B2 (ja) | 1996-04-09 | 1996-04-09 | Ｉｉｌ素子の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08652896A JP3336853B2 (ja) | 1996-04-09 | 1996-04-09 | Ｉｉｌ素子の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09281196A JPH09281196A (ja) | 1997-10-31 |
| JP3336853B2 true JP3336853B2 (ja) | 2002-10-21 |
Family
ID=13889499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08652896A Expired - Lifetime JP3336853B2 (ja) | 1996-04-09 | 1996-04-09 | Ｉｉｌ素子の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3336853B2 (ja) |
-
1996
- 1996-04-09 JP JP08652896A patent/JP3336853B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09281196A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3367500B2 (ja) | 半導体装置 | |
| US5994740A (en) | Semiconductor device | |
| JPH0315348B2 (ja) | ||
| JP3380278B2 (ja) | 温度センサを備える装置およびその製造方法 | |
| JPH09229778A (ja) | Ｉｃ化温度センサ | |
| US4143391A (en) | Integrated circuit device | |
| US4714876A (en) | Circuit for initiating test modes | |
| TWI784502B (zh) | 靜電放電防護電路 | |
| JP3336853B2 (ja) | Ｉｉｌ素子の評価方法 | |
| JPH109967A (ja) | 基準電圧回路およびそれを用いた温度検知回路 | |
| US4158782A (en) | I2 L interface with external inputs and method thereof | |
| JP2661318B2 (ja) | 半導体装置 | |
| JPH02260641A (ja) | 半導体集積回路 | |
| JPH04323863A (ja) | 半導体装置 | |
| JP3577831B2 (ja) | 半導体装置の設計方法 | |
| US4581547A (en) | Integrated circuit that eliminates latch-up and analog signal error due to current injected from the substrate | |
| US7868392B2 (en) | Integrated circuit tolerant to the locking phenomenon | |
| JP3101364B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPH0587023B2 (ja) | ||
| JP2671304B2 (ja) | 論理回路 | |
| JP3101365B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPH0357314A (ja) | 半導体装置 | |
| JP3144042B2 (ja) | ダーリントン接続集積回路 | |
| JP2971666B2 (ja) | 半導体回路 | |
| JPS61208864A (ja) | Ｃ−ｍｏｓ集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |