JPH04323863A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04323863A JPH04323863A JP3092427A JP9242791A JPH04323863A JP H04323863 A JPH04323863 A JP H04323863A JP 3092427 A JP3092427 A JP 3092427A JP 9242791 A JP9242791 A JP 9242791A JP H04323863 A JPH04323863 A JP H04323863A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- sense
- current
- base
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に係り、詳し
くは電流検出機能を備えた半導体装置に関するものであ
る。
くは電流検出機能を備えた半導体装置に関するものであ
る。
【0002】
【従来の技術】従来、電流検出機能付トランジスタとし
て図6に示すような、マルチベース・マルチエミッタ方
式のトランジスタTが提案されている(特開平3−00
8369号公報)。このトランジスタTはコレクタCが
共通で、ベースがメインベースBとセンスベースBs
に、エミッタがメインエミッタEとセンスエミッタEs
にそれぞれ独立した状態に構成されている。このトラ
ンジスタTはコレクタ側に負荷21を接続して使用され
、駆動回路22によりメインベースB及びセンスベース
Bs にそれぞれ一定比の定電流IB ,IBSが振り
込まれる。そして、センス電流IESがセンス抵抗Rs
を流れる時の電圧を測定することにより、センス電流I
ESを求めるとともにその値に基づいてコレクタ電流I
c を検出するようになっている。メインエミッタE及
びセンスエミッタEs にはコレクタ電流Ic や周囲
温度の変化の影響を受けずに、エミッタ電流IE 及び
センス電流IESが一定比で流れるため、高精度の電流
検出が可能となる。
て図6に示すような、マルチベース・マルチエミッタ方
式のトランジスタTが提案されている(特開平3−00
8369号公報)。このトランジスタTはコレクタCが
共通で、ベースがメインベースBとセンスベースBs
に、エミッタがメインエミッタEとセンスエミッタEs
にそれぞれ独立した状態に構成されている。このトラ
ンジスタTはコレクタ側に負荷21を接続して使用され
、駆動回路22によりメインベースB及びセンスベース
Bs にそれぞれ一定比の定電流IB ,IBSが振り
込まれる。そして、センス電流IESがセンス抵抗Rs
を流れる時の電圧を測定することにより、センス電流I
ESを求めるとともにその値に基づいてコレクタ電流I
c を検出するようになっている。メインエミッタE及
びセンスエミッタEs にはコレクタ電流Ic や周囲
温度の変化の影響を受けずに、エミッタ電流IE 及び
センス電流IESが一定比で流れるため、高精度の電流
検出が可能となる。
【0003】
【発明が解決しようとする課題】ところが前記従来の電
流検出機能付トランジスタはメインベースB及びセンス
ベースBs にそれぞれ一定比の定電流(IB ,IB
S)を振り込む必要があるため駆動回路22が複雑にな
る。 又、定電流入力となり、特にメインベースBに流れるベ
ース電流IB は大きいため、駆動回路22の電力損失
が大きくなるという問題がある。
流検出機能付トランジスタはメインベースB及びセンス
ベースBs にそれぞれ一定比の定電流(IB ,IB
S)を振り込む必要があるため駆動回路22が複雑にな
る。 又、定電流入力となり、特にメインベースBに流れるベ
ース電流IB は大きいため、駆動回路22の電力損失
が大きくなるという問題がある。
【0004】本発明は前記の問題点に鑑みてなされたも
のであって、その目的はコレクタ電流や周囲温度の変化
の影響を受けずに高精度の電流検出が可能な前記電流検
出機能付トランジスタの長所を保持し、しかも簡単な駆
動回路で駆動することができるとともに駆動回路の電力
損失が少ない半導体装置を提供することにある。
のであって、その目的はコレクタ電流や周囲温度の変化
の影響を受けずに高精度の電流検出が可能な前記電流検
出機能付トランジスタの長所を保持し、しかも簡単な駆
動回路で駆動することができるとともに駆動回路の電力
損失が少ない半導体装置を提供することにある。
【0005】
【課題を解決するための手段】前記の目的を達成するた
め本発明においては、1個の基板上に1段目のトランジ
スタと2段目のトランジスタとを設け、1段目のトラン
ジスタをマルチソースのMOSトランジスタとし、2段
目のトランジスタをマルチベース・マルチエミッタ又は
マルチゲート・マルチソースとし、1段目のMOSトラ
ンジスタのメインソースを2段目のトランジスタのメイ
ンベース又はメインゲートに、1段目のMOSトランジ
スタのセンスソースを2段目のトランジスタのセンスベ
ース又はセンスゲートにそれぞれ接続し、1段目のMO
Sトランジスタのドレインと2段目のトランジスタのコ
レクタ又はドレインとを独立した状態に形成した。
め本発明においては、1個の基板上に1段目のトランジ
スタと2段目のトランジスタとを設け、1段目のトラン
ジスタをマルチソースのMOSトランジスタとし、2段
目のトランジスタをマルチベース・マルチエミッタ又は
マルチゲート・マルチソースとし、1段目のMOSトラ
ンジスタのメインソースを2段目のトランジスタのメイ
ンベース又はメインゲートに、1段目のMOSトランジ
スタのセンスソースを2段目のトランジスタのセンスベ
ース又はセンスゲートにそれぞれ接続し、1段目のMO
Sトランジスタのドレインと2段目のトランジスタのコ
レクタ又はドレインとを独立した状態に形成した。
【0006】
【作用】1段目のMOSトランジスタにゲート電圧が入
力されると、ゲート電圧に応じたメインソース電流及び
センスソース電流が一定比の電流として流れる。2段目
のトランジスタのメインベース又はメインゲートには前
記メインソース電流がメインベース電流又はメインゲー
ト電流として、2段目のトランジスタのセンスベース又
はセンスゲートには前記センスソース電流がセンスベー
ス電流又はセンスゲート電流として一定比の定電流で振
り込まれる。そして、2段目のトランジスタがオンとな
り、コレクタ電流又はドレイン電流が流れる。コレクタ
電流又はドレイン電流はその電流値や周囲温度の変化の
影響を受けずに、2段目のトランジスタのメインエミッ
タ又はメインソースを流れる主電流と、センスエミッタ
又はセンスソースを流れるセンス電流とに一定比で分流
される。従って、センス電流を検出することにより2段
目のトランジスタのコレクタ電流又はドレイン電流を高
精度で検出できる。
力されると、ゲート電圧に応じたメインソース電流及び
センスソース電流が一定比の電流として流れる。2段目
のトランジスタのメインベース又はメインゲートには前
記メインソース電流がメインベース電流又はメインゲー
ト電流として、2段目のトランジスタのセンスベース又
はセンスゲートには前記センスソース電流がセンスベー
ス電流又はセンスゲート電流として一定比の定電流で振
り込まれる。そして、2段目のトランジスタがオンとな
り、コレクタ電流又はドレイン電流が流れる。コレクタ
電流又はドレイン電流はその電流値や周囲温度の変化の
影響を受けずに、2段目のトランジスタのメインエミッ
タ又はメインソースを流れる主電流と、センスエミッタ
又はセンスソースを流れるセンス電流とに一定比で分流
される。従って、センス電流を検出することにより2段
目のトランジスタのコレクタ電流又はドレイン電流を高
精度で検出できる。
【0007】
(実施例1)以下、本発明を具体化した第1実施例を図
1〜図3に従って説明する。図1及び図2に示すように
、半導体装置1は1個の基板(チップ)1a上に1段目
のトランジスタTr1と2段目のトランジスタTr2と
が設けられている。1段目のトランジスタTr1はマル
チソースのN型MOSトランジスタで構成され、2段目
のトランジスタTr2はマルチベース・マルチエミッタ
のNPN型トランジスタで構成されている。すなわち、
2段目のトランジスタTr2のコレクタ領域2となるN
型のシリコン基板1a上にN型MOSトランジスタの基
板となるPウェル領域3が形成され、Pウェル領域3内
にN+ 層からなるドレイン領域4、メインソース領域
5及びセンスソース領域6が形成されている。ドレイン
領域4とメインソース領域5との間及びドレイン領域4
とセンスソース領域6との間のPウェル領域3の表面に
は薄い酸化膜が形成され、その上に多結晶シリコンから
なるゲート電極7が形成されている。又、シリコン基板
1a上には2段目のトランジスタTr2のメインベース
領域8及びセンスベース領域9がP層によりそれぞれ独
立して形成され、メインベース領域8及びセンスベース
領域9内にはN+ 層からなるメインエミッタ領域10
及びセンスエミッタ領域11がそれぞれ形成されている
。
1〜図3に従って説明する。図1及び図2に示すように
、半導体装置1は1個の基板(チップ)1a上に1段目
のトランジスタTr1と2段目のトランジスタTr2と
が設けられている。1段目のトランジスタTr1はマル
チソースのN型MOSトランジスタで構成され、2段目
のトランジスタTr2はマルチベース・マルチエミッタ
のNPN型トランジスタで構成されている。すなわち、
2段目のトランジスタTr2のコレクタ領域2となるN
型のシリコン基板1a上にN型MOSトランジスタの基
板となるPウェル領域3が形成され、Pウェル領域3内
にN+ 層からなるドレイン領域4、メインソース領域
5及びセンスソース領域6が形成されている。ドレイン
領域4とメインソース領域5との間及びドレイン領域4
とセンスソース領域6との間のPウェル領域3の表面に
は薄い酸化膜が形成され、その上に多結晶シリコンから
なるゲート電極7が形成されている。又、シリコン基板
1a上には2段目のトランジスタTr2のメインベース
領域8及びセンスベース領域9がP層によりそれぞれ独
立して形成され、メインベース領域8及びセンスベース
領域9内にはN+ 層からなるメインエミッタ領域10
及びセンスエミッタ領域11がそれぞれ形成されている
。
【0008】そして、1段目のトランジスタTr1のメ
インソースが2段目のトランジスタTr2のメインベー
スに、1段目のトランジスタTr1のセンスソースが2
段目のトランジスタTr2のセンスベースにそれぞれ接
続されている。又、前記Pウェル領域3はgrand
に接続するため、メインエミッタEに接続されている。 コレクタ領域2、Pウェル領域3、メインベース領域8
及びセンスベース領域9の表面は電極形成部を除いて酸
化膜(SiO2 )12で覆われている。
インソースが2段目のトランジスタTr2のメインベー
スに、1段目のトランジスタTr1のセンスソースが2
段目のトランジスタTr2のセンスベースにそれぞれ接
続されている。又、前記Pウェル領域3はgrand
に接続するため、メインエミッタEに接続されている。 コレクタ領域2、Pウェル領域3、メインベース領域8
及びセンスベース領域9の表面は電極形成部を除いて酸
化膜(SiO2 )12で覆われている。
【0009】次に前記のように構成された半導体装置を
負荷の駆動制御に使用する場合の作用を説明する。図3
に示すように、1段目のトランジスタTr1のドレイン
Dは電源Vccに直接接続され、コレクタCは負荷13
を介して電源Vccに接続される。2段目のトランジス
タTr2のメインエミッタEはgrand に接続され
、センスエミッタEs はセンス抵抗Rs を介してg
rand に接続される。 1段目のトランジスタTr1のゲートGには駆動回路1
4からゲート電圧VG が印加されるようになっており
、駆動回路14は制御回路15からの制御信号に基づい
て駆動される。制御回路15はセンス抵抗Rs の端子
間電圧を検出するとともにその検出に基づいて負荷13
に過電流が流れないように、駆動回路14を駆動制御す
る。
負荷の駆動制御に使用する場合の作用を説明する。図3
に示すように、1段目のトランジスタTr1のドレイン
Dは電源Vccに直接接続され、コレクタCは負荷13
を介して電源Vccに接続される。2段目のトランジス
タTr2のメインエミッタEはgrand に接続され
、センスエミッタEs はセンス抵抗Rs を介してg
rand に接続される。 1段目のトランジスタTr1のゲートGには駆動回路1
4からゲート電圧VG が印加されるようになっており
、駆動回路14は制御回路15からの制御信号に基づい
て駆動される。制御回路15はセンス抵抗Rs の端子
間電圧を検出するとともにその検出に基づいて負荷13
に過電流が流れないように、駆動回路14を駆動制御す
る。
【0010】駆動回路14から1段目のトランジスタT
r1にゲート電圧VG が入力されると、ゲート電圧V
G に応じたメインソース電流及びセンスソース電流が
一定比の電流として流れる。2段目のトランジスタTr
2のメインベースには前記メインソース電流がメインベ
ース電流IB として、センスベースには前記センスソ
ース電流がセンスベース電流IBsとして一定比の定電
流で振り込まれる。そして、2段目のトランジスタTr
2がオンとなり、コレクタ電流Ic が流れる。2段目
のトランジスタTr2は二つに分かれた各ベースに一定
比の定電流がベース電流として振り込まれた場合、コレ
クタ電流Ic はその電流値や周囲温度の変化の影響を
受けずに、2段目のトランジスタTr2のメインエミッ
タEを流れるエミッタ電流IE と、センスエミッタE
s を流れるセンス電流IEsとに一定比で分流される
。従って、センス電流IEsを検出することによりコレ
クタ電流Ic を高精度で検出できる。2段目のトラン
ジスタTr2の飽和電圧は1段目のトランジスタTr1
を接続することによっては上昇しない。
r1にゲート電圧VG が入力されると、ゲート電圧V
G に応じたメインソース電流及びセンスソース電流が
一定比の電流として流れる。2段目のトランジスタTr
2のメインベースには前記メインソース電流がメインベ
ース電流IB として、センスベースには前記センスソ
ース電流がセンスベース電流IBsとして一定比の定電
流で振り込まれる。そして、2段目のトランジスタTr
2がオンとなり、コレクタ電流Ic が流れる。2段目
のトランジスタTr2は二つに分かれた各ベースに一定
比の定電流がベース電流として振り込まれた場合、コレ
クタ電流Ic はその電流値や周囲温度の変化の影響を
受けずに、2段目のトランジスタTr2のメインエミッ
タEを流れるエミッタ電流IE と、センスエミッタE
s を流れるセンス電流IEsとに一定比で分流される
。従って、センス電流IEsを検出することによりコレ
クタ電流Ic を高精度で検出できる。2段目のトラン
ジスタTr2の飽和電圧は1段目のトランジスタTr1
を接続することによっては上昇しない。
【0011】制御回路15はセンス抵抗Rs に流れる
センス電流IEsに基づいてセンス抵抗Rs の端子間
電圧(センス電圧)Vs を検出し、センス電圧Vs
に基づいてコレクタ電流Ic を検出する。そして、制
御回路15はセンス電圧Vs をモニターすることによ
り間接的にコレクタ電流Ic をモニターし、負荷13
に過電流が流れないように駆動回路14を制御する。
センス電流IEsに基づいてセンス抵抗Rs の端子間
電圧(センス電圧)Vs を検出し、センス電圧Vs
に基づいてコレクタ電流Ic を検出する。そして、制
御回路15はセンス電圧Vs をモニターすることによ
り間接的にコレクタ電流Ic をモニターし、負荷13
に過電流が流れないように駆動回路14を制御する。
【0012】前記のように2段目のトランジスタTr2
のメインベース及びセンスベースには、1段目のトラン
ジスタTr1のゲートGに印加されたゲート電圧VG
に対応した一定比の定電流が振り込まれる。すなわち、
駆動回路14は所定の電圧を出力すればよく、一定比の
定電流の出力を必要とする従来の駆動回路に比較して回
路構成が簡単となる。又、定電圧駆動となるため駆動回
路14の電力損失が少なくなる。
のメインベース及びセンスベースには、1段目のトラン
ジスタTr1のゲートGに印加されたゲート電圧VG
に対応した一定比の定電流が振り込まれる。すなわち、
駆動回路14は所定の電圧を出力すればよく、一定比の
定電流の出力を必要とする従来の駆動回路に比較して回
路構成が簡単となる。又、定電圧駆動となるため駆動回
路14の電力損失が少なくなる。
【0013】又、前記半導体装置1を製造する場合、1
段目のトランジスタTr1は2段目のトランジスタTr
2であるマルチベース・マルチエミッタトランジスタの
製造プロセスで同時に形成できる。すなわち、N型のシ
リコン基板1a上の所定箇所にP型不純物を拡散するこ
とによりPウェル領域3、メインベース領域8及びセン
スベース領域9が同時に形成される。又、ドレイン領域
4、メインソース領域5、センスソース領域6、メイン
エミッタ領域10及びセンスエミッタ領域11は前記P
ウェル領域3、メインベース領域8及びセンスベース領
域9の所定箇所にN型の不純物を拡散することにより同
時に形成される。
段目のトランジスタTr1は2段目のトランジスタTr
2であるマルチベース・マルチエミッタトランジスタの
製造プロセスで同時に形成できる。すなわち、N型のシ
リコン基板1a上の所定箇所にP型不純物を拡散するこ
とによりPウェル領域3、メインベース領域8及びセン
スベース領域9が同時に形成される。又、ドレイン領域
4、メインソース領域5、センスソース領域6、メイン
エミッタ領域10及びセンスエミッタ領域11は前記P
ウェル領域3、メインベース領域8及びセンスベース領
域9の所定箇所にN型の不純物を拡散することにより同
時に形成される。
【0014】なお、本発明は前記実施例に限定されるも
のではなく、例えば、図4,図5に示すようにセンス抵
抗Rs を2段目のトランジスタTr2のセンスエミッ
タEs とメインエミッタE間に内蔵するとともに、ケ
ルビン端子Ks を設けてもよい。センス抵抗Rs は
酸化膜上に多結晶シリコンなどで構成することにより、
簡単に内蔵できる。又、前記実施例において2段目のト
ランジスタTr2としてNPN型トランジスタに代えて
、例えば特開平1−270276号公報に開示されてい
る形式のN型SIT(静電誘導トランジスタ)を採用し
てもよい。この場合NPN型トランジスタのベースがN
型SITのゲートに、エミッタがソースに、コレクタが
ドレインにそれぞれ対応する状態で前記実施例と同様に
接続される。 さらには、1段目及び2段目のトランジスタをN型では
なくP型で構成してもよい。
のではなく、例えば、図4,図5に示すようにセンス抵
抗Rs を2段目のトランジスタTr2のセンスエミッ
タEs とメインエミッタE間に内蔵するとともに、ケ
ルビン端子Ks を設けてもよい。センス抵抗Rs は
酸化膜上に多結晶シリコンなどで構成することにより、
簡単に内蔵できる。又、前記実施例において2段目のト
ランジスタTr2としてNPN型トランジスタに代えて
、例えば特開平1−270276号公報に開示されてい
る形式のN型SIT(静電誘導トランジスタ)を採用し
てもよい。この場合NPN型トランジスタのベースがN
型SITのゲートに、エミッタがソースに、コレクタが
ドレインにそれぞれ対応する状態で前記実施例と同様に
接続される。 さらには、1段目及び2段目のトランジスタをN型では
なくP型で構成してもよい。
【0015】
【発明の効果】以上詳述したように本発明によれば、負
荷に流れる電流値や周囲の温度に左右されず精度の良い
電流検出が可能となり、1段目のMOSトランジスタの
ゲート電圧に対応して2段目のトランジスタのメインベ
ース又はメインゲートとセンスベース又はセンスゲート
に一定比の定電流が振り込まれるので、半導体装置を駆
動する駆動回路の構成が簡単になるとともに、定電圧駆
動のため駆動回路の電力損失が少なくなる。又、1段目
のトランジスタが2段目のトランジスタの製造プロセス
で同時に形成でき、製造工程が複雑になることはない。
荷に流れる電流値や周囲の温度に左右されず精度の良い
電流検出が可能となり、1段目のMOSトランジスタの
ゲート電圧に対応して2段目のトランジスタのメインベ
ース又はメインゲートとセンスベース又はセンスゲート
に一定比の定電流が振り込まれるので、半導体装置を駆
動する駆動回路の構成が簡単になるとともに、定電圧駆
動のため駆動回路の電力損失が少なくなる。又、1段目
のトランジスタが2段目のトランジスタの製造プロセス
で同時に形成でき、製造工程が複雑になることはない。
【図1】第1実施例の半導体装置の等価回路図である。
【図2】同じく半導体装置の構造を示す図である。
【図3】半導体装置を使用する場合の回路図である。
【図4】変更例の半導体装置の構造を示す図である。
【図5】変更例の回路図である。
【図6】従来例を示す回路図である。
1…半導体装置、1a…基板、13…負荷、14…駆動
回路、15…制御回路、Tr1…1段目のトランジスタ
、Tr2…2段目のトランジスタ、C…コレクタ、D…
ドレイン、G…ゲート、E…メインエミッタ、Es …
センスエミッタ、IB…メインベース電流、IBS…セ
ンスベース電流、IE …エミッタ電流、IES…セン
スエミッタ電流、Rs …センス抵抗。
回路、15…制御回路、Tr1…1段目のトランジスタ
、Tr2…2段目のトランジスタ、C…コレクタ、D…
ドレイン、G…ゲート、E…メインエミッタ、Es …
センスエミッタ、IB…メインベース電流、IBS…セ
ンスベース電流、IE …エミッタ電流、IES…セン
スエミッタ電流、Rs …センス抵抗。
Claims (1)
- 【請求項1】 1個の基板上に1段目のトランジスタ
と2段目のトランジスタとを設け、1段目のトランジス
タをマルチソースのMOSトランジスタとし、2段目の
トランジスタをマルチベース・マルチエミッタ又はマル
チゲート・マルチソースとし、1段目のMOSトランジ
スタのメインソースを2段目のトランジスタのメインベ
ース又はメインゲートに、1段目のMOSトランジスタ
のセンスソースを2段目のトランジスタのセンスベース
又はセンスゲートにそれぞれ接続し、1段目のMOSト
ランジスタのドレインと2段目のトランジスタのコレク
タ又はドレインとを独立した状態に形成した半導体装置
。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3092427A JPH04323863A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置 |
US07/868,732 US5262665A (en) | 1991-04-23 | 1992-04-14 | Semiconductor device with current sensing function |
DE4213412A DE4213412C2 (de) | 1991-04-23 | 1992-04-23 | Integrierte Transistorschaltung mit Strommeßfunktion sowie Verfahren zu ihrer Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3092427A JPH04323863A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04323863A true JPH04323863A (ja) | 1992-11-13 |
Family
ID=14054139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3092427A Pending JPH04323863A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5262665A (ja) |
JP (1) | JPH04323863A (ja) |
DE (1) | DE4213412C2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269353A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | 交流用スイッチ素子及び交流スイッチ回路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2291743B (en) * | 1993-09-14 | 1996-08-28 | Int Rectifier Corp | Power MOS-gated device with overcurrent and over-temperature protection |
DE10057486A1 (de) * | 2000-06-15 | 2016-10-13 | Continental Teves Ag & Co. Ohg | Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaftelementen und dessen/deren Verwendung in Kraftfahrzeugen, insbesondere Bremskraft- und Fahrdynamikreglern |
JP4219567B2 (ja) * | 2001-04-03 | 2009-02-04 | 三菱電機株式会社 | 半導体装置 |
DE10154763A1 (de) * | 2001-11-09 | 2003-05-22 | Continental Teves Ag & Co Ohg | Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaltelementen und deren Verwendung in elektronischen Bremskraft- und Fahrdynamikreglern |
JP3703435B2 (ja) * | 2002-02-05 | 2005-10-05 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3553541A (en) * | 1969-04-17 | 1971-01-05 | Bell Telephone Labor Inc | Bilateral switch using combination of field effect transistors and bipolar transistors |
JP2538984B2 (ja) * | 1988-04-20 | 1996-10-02 | 株式会社豊田自動織機製作所 | 静電誘導形半導体装置 |
JPH0266975A (ja) * | 1988-09-01 | 1990-03-07 | Fuji Electric Co Ltd | 半導体装置 |
US5061863A (en) * | 1989-05-16 | 1991-10-29 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Transistor provided with a current detecting function |
US5023693A (en) * | 1989-06-06 | 1991-06-11 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Transistor with current sensing function |
JP2833012B2 (ja) * | 1989-06-06 | 1998-12-09 | 株式会社豊田自動織機製作所 | 電流検出機能付トランジスタ |
US4961006A (en) * | 1989-06-22 | 1990-10-02 | Motorola, Inc. | Inductively loaded switching transistor circuit |
-
1991
- 1991-04-23 JP JP3092427A patent/JPH04323863A/ja active Pending
-
1992
- 1992-04-14 US US07/868,732 patent/US5262665A/en not_active Expired - Fee Related
- 1992-04-23 DE DE4213412A patent/DE4213412C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269353A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | 交流用スイッチ素子及び交流スイッチ回路 |
Also Published As
Publication number | Publication date |
---|---|
DE4213412A1 (de) | 1992-10-29 |
US5262665A (en) | 1993-11-16 |
DE4213412C2 (de) | 1994-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6316967B1 (en) | Current detector | |
JPH1051246A (ja) | 低電圧演算増幅器とその方法 | |
JPH09229778A (ja) | Ic化温度センサ | |
US5223728A (en) | Optical switch integrated circuit | |
JPH04323863A (ja) | 半導体装置 | |
US4158782A (en) | I2 L interface with external inputs and method thereof | |
US4954766A (en) | Power supply circuit and semiconductor integrated circuit device using it | |
JPH0529911A (ja) | Ecl範囲外の信号検知用bicmos入力回路 | |
JPH08139200A (ja) | トランジスタ・ゲート駆動電圧発生回路及びそのトランジスタの製造方法 | |
JPH0350762A (ja) | 電流検出回路 | |
JPH04253417A (ja) | レベルシフト回路 | |
JP2833012B2 (ja) | 電流検出機能付トランジスタ | |
US5401995A (en) | Circuit with diode-protected emitter resistors | |
JP3094564B2 (ja) | 半導体装置 | |
JPH0535624Y2 (ja) | ||
JP2596151B2 (ja) | 電圧比較器 | |
JP2513313B2 (ja) | 半導体発光素子の駆動回路 | |
JPH0993101A (ja) | コイル駆動回路 | |
JPS5924195Y2 (ja) | トランジスタ回路 | |
JPH04330773A (ja) | 半導体装置 | |
JPH033358A (ja) | シフトレジスタ | |
JP2671304B2 (ja) | 論理回路 | |
JPS59157728A (ja) | 電流反転回路 | |
JPH0358394A (ja) | バイポーラ・mos電流検出回路 | |
JPH04364773A (ja) | 半導体装置 |