JPH0831524B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0831524B2 JPH0831524B2 JP61171544A JP17154486A JPH0831524B2 JP H0831524 B2 JPH0831524 B2 JP H0831524B2 JP 61171544 A JP61171544 A JP 61171544A JP 17154486 A JP17154486 A JP 17154486A JP H0831524 B2 JPH0831524 B2 JP H0831524B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- supply voltage
- voltage wiring
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 description 44
- 230000008569 process Effects 0.000 description 15
- 230000003014 reinforcing effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、マスタ
スライス方式を採用する半導体集積回路装置に適用して
有効な技術に関するものである。
スライス方式を採用する半導体集積回路装置に適用して
有効な技術に関するものである。
マスタスライス方式を採用する半導体集積回路装置
は、マスタウエーハに施す配線パターン（配線形成工程
のマスクパターン）の変更により、多くの記憶機能、論
理機能を形成することができる。マスタウエーハは、一
つ又は複数の半導体素子によって形成された基本セル
を、第１方向に複数配置して基本セル列を構成してい
る。基本セルは、例えば、ｐチャネルMISFETとｎチャネ
ルMISFETとからなる相補型MISFETで構成される。基本セ
ル列は、配線領域を介在させ、第２方向に所定の間隔で
複数配置され構成されている。この種のマスタスライス
方式を採用する半導体集積回路装置は、ユーザからの依
頼に対し短時間で製品を完成させることができる特徴が
ある。
は、マスタウエーハに施す配線パターン（配線形成工程
のマスクパターン）の変更により、多くの記憶機能、論
理機能を形成することができる。マスタウエーハは、一
つ又は複数の半導体素子によって形成された基本セル
を、第１方向に複数配置して基本セル列を構成してい
る。基本セルは、例えば、ｐチャネルMISFETとｎチャネ
ルMISFETとからなる相補型MISFETで構成される。基本セ
ル列は、配線領域を介在させ、第２方向に所定の間隔で
複数配置され構成されている。この種のマスタスライス
方式を採用する半導体集積回路装置は、ユーザからの依
頼に対し短時間で製品を完成させることができる特徴が
ある。
半導体集積回路装置の周辺部（チップ周辺部）、具体
的には入出力バッファ回路上部には、電源電圧用配線及
び基準電圧用配線が延在している。電源電圧用配線及び
基準電圧用配線は、入出力バッファ回路への電源の供
給、所定の内部回路への電源の供給がし易いように、又
信号配線のレイアウトを制限しないように構成されてい
る。電源電圧用配線及び基準電圧用配線は、電位変動を
低減するため、入出力バッファ回路を実質的に覆う程度
の大きな配線幅で構成されている。電源電圧用配線に
は、例えば回路の動作電圧５［Ｖ］が印加される。基準
電圧用配線には、例えば回路の接地電圧０［Ｖ］が印加
され、電源電圧用配線よりも外周部に構成される。
的には入出力バッファ回路上部には、電源電圧用配線及
び基準電圧用配線が延在している。電源電圧用配線及び
基準電圧用配線は、入出力バッファ回路への電源の供
給、所定の内部回路への電源の供給がし易いように、又
信号配線のレイアウトを制限しないように構成されてい
る。電源電圧用配線及び基準電圧用配線は、電位変動を
低減するため、入出力バッファ回路を実質的に覆う程度
の大きな配線幅で構成されている。電源電圧用配線に
は、例えば回路の動作電圧５［Ｖ］が印加される。基準
電圧用配線には、例えば回路の接地電圧０［Ｖ］が印加
され、電源電圧用配線よりも外周部に構成される。
半導体集積回路装置は、通常、２層の配線形成工程
（例えば、アルミニウム配線）で所定の回路を構成して
いる。前記電源電圧用配線及び基準電圧用配線は、基本
セル間若しくは基本セルで形成される論理回路や記憶回
路間を接続する配線と同様に、第２層目の配線形成工程
で形成される。第１層目の配線形成工程は、例えば、基
本セル内の配線、基本セル列上を延在する電源電圧用配
線及び基準電圧用配線を形成する。
（例えば、アルミニウム配線）で所定の回路を構成して
いる。前記電源電圧用配線及び基準電圧用配線は、基本
セル間若しくは基本セルで形成される論理回路や記憶回
路間を接続する配線と同様に、第２層目の配線形成工程
で形成される。第１層目の配線形成工程は、例えば、基
本セル内の配線、基本セル列上を延在する電源電圧用配
線及び基準電圧用配線を形成する。
なお、マスタスライス方式を採用する半導体集積回路
装置については、例えば、特願昭59−121758号に記載さ
れている。
装置については、例えば、特願昭59−121758号に記載さ
れている。
本発明者は、かかる技術における検討の結果、次の問
題点が生じることを見出した。
題点が生じることを見出した。
前述の半導体集積回路装置では、電源電圧用配線及び
基準電圧用配線が入出力バッファ回路の上部を延在し、
第２層目の配線形成工程で形成されている。入出力バッ
ファ回路内の配線は、第１層目の配線形成工程で形成さ
れている。このため、入出力バッファ回路上を延在する
電源電圧用配線、基準電圧用配線の夫々と、基本セル列
上を延在する電源電圧用配線、基準電圧用配線の夫々と
の接続が非常に難しくなる。つまり、入出力バッファ回
路内の配線との接触を避けるために、入出力バッファ回
路領域において、前記両者を簡単に接続できず、設計時
間が増大する問題を生じる。また、両者を簡単に接続し
ようとすると、基本セル列を延在する電源電圧用配線及
び基準電圧用配線を、入出力バッファ回路部分を迂回す
るように引き回す必要が生じる。このため、配線の占有
面積が増大するので、半導体集積回路装置の集積度が著
しく低下する問題を生じる。
基準電圧用配線が入出力バッファ回路の上部を延在し、
第２層目の配線形成工程で形成されている。入出力バッ
ファ回路内の配線は、第１層目の配線形成工程で形成さ
れている。このため、入出力バッファ回路上を延在する
電源電圧用配線、基準電圧用配線の夫々と、基本セル列
上を延在する電源電圧用配線、基準電圧用配線の夫々と
の接続が非常に難しくなる。つまり、入出力バッファ回
路内の配線との接触を避けるために、入出力バッファ回
路領域において、前記両者を簡単に接続できず、設計時
間が増大する問題を生じる。また、両者を簡単に接続し
ようとすると、基本セル列を延在する電源電圧用配線及
び基準電圧用配線を、入出力バッファ回路部分を迂回す
るように引き回す必要が生じる。このため、配線の占有
面積が増大するので、半導体集積回路装置の集積度が著
しく低下する問題を生じる。
特に、基本セルを予じめ全面に敷き詰め、必要に応じ
て基本セル若しくは基本セル列を配線領域として使用す
る敷詰方式（埋込方式）では、上述の問題が著しい。つ
まり、どの基本セル列で論理回路や記憶回路（アクティ
ブな領域）を形成し、どの基本セル列上を電源電圧用配
線及び基準電圧用配線を延在させるか不明であるため、
前記両者の接続部を特定できないからである。
て基本セル若しくは基本セル列を配線領域として使用す
る敷詰方式（埋込方式）では、上述の問題が著しい。つ
まり、どの基本セル列で論理回路や記憶回路（アクティ
ブな領域）を形成し、どの基本セル列上を電源電圧用配
線及び基準電圧用配線を延在させるか不明であるため、
前記両者の接続部を特定できないからである。
本発明の目的は、マスタスライス方式を採用する半導
体集積回路装置において、設計時間を短縮し、かつ高集
積化を図ることが可能な技術を提供することにある。
体集積回路装置において、設計時間を短縮し、かつ高集
積化を図ることが可能な技術を提供することにある。
本発明の他の目的は、半導体集積回路装置の周辺部を
延在する電源電圧用配線と内部回路を延在する電源電圧
用配線とを簡単に接続することが可能な技術を提供する
ことにある。
延在する電源電圧用配線と内部回路を延在する電源電圧
用配線とを簡単に接続することが可能な技術を提供する
ことにある。
本発明の他の目的は、半導体集積回路装置の周辺部を
延在する電源電圧用配線、内部回路を延在する電源電圧
用配線の夫々の占有面積を縮小することが可能な技術を
提供することにある。
延在する電源電圧用配線、内部回路を延在する電源電圧
用配線の夫々の占有面積を縮小することが可能な技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本願において開示される発明のうち、代表的なものの
概要を説明すれば、次のとおりである。
概要を説明すれば、次のとおりである。
マスタスライス方式を採用する半導体集積回路装置に
おいて、入出力バッファ回路上を延在する第１電源電圧
用配線の他に、この第１電源電圧用配線と同一方向に入
出力バッファ回路の近傍を延在し、第１電源電圧用配線
と所定部で電気的に接続される第２電源電圧用配線を設
け、この第２電源電圧用配線と、異なる導電層で形成さ
れ、かつ内部回路を延在する第３電源電圧用配線とを電
気的に接続する。
おいて、入出力バッファ回路上を延在する第１電源電圧
用配線の他に、この第１電源電圧用配線と同一方向に入
出力バッファ回路の近傍を延在し、第１電源電圧用配線
と所定部で電気的に接続される第２電源電圧用配線を設
け、この第２電源電圧用配線と、異なる導電層で形成さ
れ、かつ内部回路を延在する第３電源電圧用配線とを電
気的に接続する。
上記した手段によれば、第１電源電圧用配線に接続さ
れた第２電源電圧用配線と第３電源電圧用配線とを、入
出力バッファ回路内の配線に接触することなく接続する
ことができるので、両者を簡単に接続しかつ配線の引き
回しをなくすことができ、設計時間の短縮及び集積度の
向上を図ることができる。
れた第２電源電圧用配線と第３電源電圧用配線とを、入
出力バッファ回路内の配線に接触することなく接続する
ことができるので、両者を簡単に接続しかつ配線の引き
回しをなくすことができ、設計時間の短縮及び集積度の
向上を図ることができる。
以下、本発明の構成について、本発明を、敷詰方式を
採用する、マスタスライス方式を採用する半導体集積回
路装置に適用した一実施例と共に説明する。
採用する、マスタスライス方式を採用する半導体集積回
路装置に適用した一実施例と共に説明する。
なお、全図において、同一の機能を有するものは同一
の符号を付け、その繰り返しの説明は省略する。
の符号を付け、その繰り返しの説明は省略する。
本発明の実施例Ｉであるマスタスライス方式を採用す
る半導体集積回路装置を第１図（概略構成図）で示す。
る半導体集積回路装置を第１図（概略構成図）で示す。
第１図に示すように、マスタスライス方式を採用する
半導体集積回路装置１は、周辺部に外部端子（ボンディ
ングパッド）２及び入出力バッファ回路３が複数配置さ
れている。
半導体集積回路装置１は、周辺部に外部端子（ボンディ
ングパッド）２及び入出力バッファ回路３が複数配置さ
れている。
また、半導体集積回路装置１の周辺部であって、入出
力バッファ回路３の上部には、入出力バッファ回路３を
実質的に覆うように電源電圧用配線４が延在している。
電源電圧用配線４は、電源電圧用配線（Vcc）4Aと、そ
れよりも外周を延在する基準電圧用配線（Vss）4Bとで
構成されている。電源電圧用配線4Aには、例えば回路の
動作電圧５［Ｖ］が印加されている。基準電圧用配線4B
には、例えば回路の接地電位０［Ｖ］が印加されてい
る。前記入出力バッファ回路３は、MISFET,相補型MISFE
T,バイポーラトランジスタ等で構成されている。
力バッファ回路３の上部には、入出力バッファ回路３を
実質的に覆うように電源電圧用配線４が延在している。
電源電圧用配線４は、電源電圧用配線（Vcc）4Aと、そ
れよりも外周を延在する基準電圧用配線（Vss）4Bとで
構成されている。電源電圧用配線4Aには、例えば回路の
動作電圧５［Ｖ］が印加されている。基準電圧用配線4B
には、例えば回路の接地電位０［Ｖ］が印加されてい
る。前記入出力バッファ回路３は、MISFET,相補型MISFE
T,バイポーラトランジスタ等で構成されている。
電源電圧用配線４よりも内側の部分であって、入出力
バッファ回路３の近傍（入出力バッファ回路以外の部分
でその近傍）には、電源電圧用配線４と同一方向に延在
する補助用の電源電圧用配線５が設けられている。電源
電圧用配線５は、電源電圧用配線（Vcc）5Aと、それよ
りも外周を延在する基準電圧用配線（Vss）5Bとで構成
されている。後述するが、電源電圧用配線4Aと電源電圧
用配線5A、基準電圧用配線4Bと基準電圧用配線5Bの夫々
は、所定部において、電気的に接続されている。
バッファ回路３の近傍（入出力バッファ回路以外の部分
でその近傍）には、電源電圧用配線４と同一方向に延在
する補助用の電源電圧用配線５が設けられている。電源
電圧用配線５は、電源電圧用配線（Vcc）5Aと、それよ
りも外周を延在する基準電圧用配線（Vss）5Bとで構成
されている。後述するが、電源電圧用配線4Aと電源電圧
用配線5A、基準電圧用配線4Bと基準電圧用配線5Bの夫々
は、所定部において、電気的に接続されている。
半導体集積回路装置１の中央部には、列方向に所定の
間隔で配置され、行方向に延在する複数の電源補強用配
線６が設けられている。電源補強用配線６は、電源電圧
補強用配線（Vcc）6Aと基準電圧補強用配線（Vss）6Bと
を一組として構成している。
間隔で配置され、行方向に延在する複数の電源補強用配
線６が設けられている。電源補強用配線６は、電源電圧
補強用配線（Vcc）6Aと基準電圧補強用配線（Vss）6Bと
を一組として構成している。
半導体集積回路装置１の中央部には、基本セル７が複
数配置されている。基本セル７は、列方向に複数配置さ
れて基本セル列８を構成する。この基本セル列８は、前
記電源補強用配線６間に規定されるように配置されてい
る。基本セル列８は、行方向に複数配置されている。
数配置されている。基本セル７は、列方向に複数配置さ
れて基本セル列８を構成する。この基本セル列８は、前
記電源補強用配線６間に規定されるように配置されてい
る。基本セル列８は、行方向に複数配置されている。
このように構成されるマスタスライス方式を採用する
半導体集積回路装置１は、基本セル７を列方向及び行方
向に複数敷き詰めた、所謂、敷詰方式（又は埋込方式）
で構成される。基本セル７若しくは基本セル列８は、論
理回路Logic、記憶回路ROM,RAM等をブロック的に構成す
ることができる。基本セル７若しくは基本セル列８は、
必要に応じて配線領域として使用される。配線領域は、
基本セル間７若しくは論理回路や記憶回路間を接続する
配線を通すように構成される。敷詰方式の半導体集積回
路装置１は、論理回路Logic、記憶回路ROM,RAM等のブロ
ック的に凝縮し構成することができる。また、論理回路
Logic、記憶回路ROM,RAM等は、基本セル７内に施す配線
だけで回路間を充分に接続することができる。つまり、
敷詰方式を採用する半導体集積回路装置１は、配線長を
短縮し、極めて高い面積の使用効率を得ることができ
る。
半導体集積回路装置１は、基本セル７を列方向及び行方
向に複数敷き詰めた、所謂、敷詰方式（又は埋込方式）
で構成される。基本セル７若しくは基本セル列８は、論
理回路Logic、記憶回路ROM,RAM等をブロック的に構成す
ることができる。基本セル７若しくは基本セル列８は、
必要に応じて配線領域として使用される。配線領域は、
基本セル間７若しくは論理回路や記憶回路間を接続する
配線を通すように構成される。敷詰方式の半導体集積回
路装置１は、論理回路Logic、記憶回路ROM,RAM等のブロ
ック的に凝縮し構成することができる。また、論理回路
Logic、記憶回路ROM,RAM等は、基本セル７内に施す配線
だけで回路間を充分に接続することができる。つまり、
敷詰方式を採用する半導体集積回路装置１は、配線長を
短縮し、極めて高い面積の使用効率を得ることができ
る。
前記基本セル７内に施される配線、後述するが、基本
セル列８上を延在する電源電圧用配線（15）の夫々は、
第１層目の配線形成工程で形成される。第１層目の配線
形成工程は、例えば、アルミニウム配線を使用する。前
記電源電圧用配線４、５、電源電圧補強用配線６は、第
２層目の配線形成工程で形成される。また、基本セル７
間若しくは基本セル７で形成される回路間を接続する配
線の夫々は、第１層及び第２層目の配線形成工程で形成
される。第２層目の配線形成工程は、第１層目の配線形
成工程と同様に、例えばアルミニウム配線を使用する。
また、第１若しくは第２層目の配線形成工程で形成され
る配線は、所定の添加物（Cu,Si）を含有したアルミニ
ウム膜で構成してもよい。
セル列８上を延在する電源電圧用配線（15）の夫々は、
第１層目の配線形成工程で形成される。第１層目の配線
形成工程は、例えば、アルミニウム配線を使用する。前
記電源電圧用配線４、５、電源電圧補強用配線６は、第
２層目の配線形成工程で形成される。また、基本セル７
間若しくは基本セル７で形成される回路間を接続する配
線の夫々は、第１層及び第２層目の配線形成工程で形成
される。第２層目の配線形成工程は、第１層目の配線形
成工程と同様に、例えばアルミニウム配線を使用する。
また、第１若しくは第２層目の配線形成工程で形成され
る配線は、所定の添加物（Cu,Si）を含有したアルミニ
ウム膜で構成してもよい。
前記基本セル７は、第２図（要部平面図）に示すよう
に構成されている。基本セル７は、４つのｐチャネルMI
SFETQp1〜Cp4と、４つのｎチャネルMISFETQn1〜Qn4とか
らなる相補型MISFETで構成されている。
に構成されている。基本セル７は、４つのｐチャネルMI
SFETQp1〜Cp4と、４つのｎチャネルMISFETQn1〜Qn4とか
らなる相補型MISFETで構成されている。
MISFETQpは、フィールド絶縁膜11で囲まれた領域内
に、n-型の半導体基板９主面部に設けられたｎ型ウエル
領域10に形成され、ゲート絶縁膜、ゲート電極12、p+型
のソース領域及びドレイン領域13で構成されている。MI
SFETQpのソース領域又はドレイン領域13は、隣接する他
のMISFETQpソース領域又はドレイン領域13（若しくは、
ドレイン領域又はソース領域13）と一体に構成されてい
る。
に、n-型の半導体基板９主面部に設けられたｎ型ウエル
領域10に形成され、ゲート絶縁膜、ゲート電極12、p+型
のソース領域及びドレイン領域13で構成されている。MI
SFETQpのソース領域又はドレイン領域13は、隣接する他
のMISFETQpソース領域又はドレイン領域13（若しくは、
ドレイン領域又はソース領域13）と一体に構成されてい
る。
MISFETQnは、フィールド絶縁膜11で囲まれた領域内
に、半導体基板９主面部に設けられたｐ型ウエル領域10
Aに形成され、ゲート絶縁膜、ゲート電極12、n+型のソ
ース領域及びドレイン領域14で構成されている。MISFET
Qnのソース領域又はドレイン領域14は、隣接する他のMI
SFETQnのソース領域又はドレイン領域14（若しくは、ド
レイン領域又はソース領域14）と一体に構成されてい
る。つまり、基本セル７は、４入力NANDゲート回路を構
成できるようになっている。
に、半導体基板９主面部に設けられたｐ型ウエル領域10
Aに形成され、ゲート絶縁膜、ゲート電極12、n+型のソ
ース領域及びドレイン領域14で構成されている。MISFET
Qnのソース領域又はドレイン領域14は、隣接する他のMI
SFETQnのソース領域又はドレイン領域14（若しくは、ド
レイン領域又はソース領域14）と一体に構成されてい
る。つまり、基本セル７は、４入力NANDゲート回路を構
成できるようになっている。
なお、本発明は、基本セル７を、２入力NANDゲート回
路、３入力NANDゲート回路等を構成できるようにしても
よい。
路、３入力NANDゲート回路等を構成できるようにしても
よい。
基本セル列８上には、第２図に点線で示すように、電
源電圧用配線15が延在している。電源電圧用配線15は、
前記MISFETQp上に列方向に延在する電源電圧用配線（Vc
c）15Aと、MISFETQn上に列方向に延在する基準電圧用配
線（Vss）15Bとで構成される。電源電圧用配線15は前述
したように第１層目の配線形成工程で形成される。
源電圧用配線15が延在している。電源電圧用配線15は、
前記MISFETQp上に列方向に延在する電源電圧用配線（Vc
c）15Aと、MISFETQn上に列方向に延在する基準電圧用配
線（Vss）15Bとで構成される。電源電圧用配線15は前述
したように第１層目の配線形成工程で形成される。
前記電源電圧用配線４、電源電圧用配線５、電源電圧
用配線15の夫々は、具体的には、第３図（部分模写図）
に示すように構成されている。
用配線15の夫々は、具体的には、第３図（部分模写図）
に示すように構成されている。
前述のように、電源電圧用配線４（4A及び4B）は、入
出力バッファ回路３の上部を延在して構成されている。
出力バッファ回路３の上部を延在して構成されている。
電源電圧用配線５は、電源電圧用配線４の延在する方
向と同一方向に入出力バッファ回路３の近傍に延在して
構成されている。電源電圧用配線５は、占有面積をでき
る限り低減するため、電源電圧用配線４に比べてかなり
小さな配線幅で構成されている。電源電圧用配線4Aと電
源電圧用配線5Aは、第１層目の配線形成工程で形成され
る配線16Aで電気的に接続されている。基準電圧用配線4
Bと基準電圧用配線5Bは、同様に、第１層目の配線形成
工程で形成される配線16Bで電気的に接続されている。
配線16A、16Bの夫々は、所定部、具体的には、入出力バ
ッファ回路３間毎、若しくは所定数の入出力バッファ回
路３間毎において、はしご状に接続されている。この両
者の接続数を多くすると、マイグレーションによる断線
の低減、電位変動の低減等を図ることができるので、電
源電圧用配線５をより小さな配線幅で構成することがで
きる。配線16A、16Bの夫々は、入出力バッファ回路３内
の配線（第１層目の配線形成工程で形成される配線）に
接触しないように構成されている。
向と同一方向に入出力バッファ回路３の近傍に延在して
構成されている。電源電圧用配線５は、占有面積をでき
る限り低減するため、電源電圧用配線４に比べてかなり
小さな配線幅で構成されている。電源電圧用配線4Aと電
源電圧用配線5Aは、第１層目の配線形成工程で形成され
る配線16Aで電気的に接続されている。基準電圧用配線4
Bと基準電圧用配線5Bは、同様に、第１層目の配線形成
工程で形成される配線16Bで電気的に接続されている。
配線16A、16Bの夫々は、所定部、具体的には、入出力バ
ッファ回路３間毎、若しくは所定数の入出力バッファ回
路３間毎において、はしご状に接続されている。この両
者の接続数を多くすると、マイグレーションによる断線
の低減、電位変動の低減等を図ることができるので、電
源電圧用配線５をより小さな配線幅で構成することがで
きる。配線16A、16Bの夫々は、入出力バッファ回路３内
の配線（第１層目の配線形成工程で形成される配線）に
接触しないように構成されている。
また、配線16A、16Bの夫々は、入出力バッファ回路３
内の配線に接触しない範囲において、入出力バッファ回
路３内の所定領域に設けてもよい。
内の配線に接触しない範囲において、入出力バッファ回
路３内の所定領域に設けてもよい。
電源電圧用配線５（5A、5B）には、基本セル列８上に
延在する電源電圧用配線15（15A、15B）が、直接、実質
的に直線的に接続されている。つまり、電源電圧用配線
５は、入出力バッファ回路３と基本セル列８間の少ない
領域（電源電圧用配線５の下部）において、電源電圧用
配線15と接続されている。つまり、両者の接続は、入出
力バッファ回路３内の配線と接触しない位置で行われて
いる。
延在する電源電圧用配線15（15A、15B）が、直接、実質
的に直線的に接続されている。つまり、電源電圧用配線
５は、入出力バッファ回路３と基本セル列８間の少ない
領域（電源電圧用配線５の下部）において、電源電圧用
配線15と接続されている。つまり、両者の接続は、入出
力バッファ回路３内の配線と接触しない位置で行われて
いる。
このように、入出力バッファ回路３の上部に延在する
電源電圧用配線４とは別に、電源電圧用配線４と同一方
向に入出力バッファ回路３の近傍を延在し、電源電圧用
配線４と所定部で電気的に接続される補助用の電源電圧
用配線５を設け、この電源電圧用配線５と、基本セル列
８（内部回路）上を延在する電源電圧用配線15とを電気
的に接続することにより、入出力バッファ回路３内の配
線に接触（影響）することなく、直接、直線的に、電源
電圧用配線５と15間を接続することができるので、両者
を簡単に接続することができる。つまり、人為的な配線
レイアウトの設計は勿論のこと、コンピュータによる自
動的な配線レイアウトの設計（DA）を簡単に行うことが
できるので、設計時間を短縮するこができる。また、前
記両者の接続は、入出力バッファ回路３内の配線に接触
することがなく、直接、直線的に行い、電源電圧用配線
15の迂回によるその引き回しをなくすことができるの
で、配線の占有面積を縮小し、半導体集積回路装置の集
積度を向上することができる。
電源電圧用配線４とは別に、電源電圧用配線４と同一方
向に入出力バッファ回路３の近傍を延在し、電源電圧用
配線４と所定部で電気的に接続される補助用の電源電圧
用配線５を設け、この電源電圧用配線５と、基本セル列
８（内部回路）上を延在する電源電圧用配線15とを電気
的に接続することにより、入出力バッファ回路３内の配
線に接触（影響）することなく、直接、直線的に、電源
電圧用配線５と15間を接続することができるので、両者
を簡単に接続することができる。つまり、人為的な配線
レイアウトの設計は勿論のこと、コンピュータによる自
動的な配線レイアウトの設計（DA）を簡単に行うことが
できるので、設計時間を短縮するこができる。また、前
記両者の接続は、入出力バッファ回路３内の配線に接触
することがなく、直接、直線的に行い、電源電圧用配線
15の迂回によるその引き回しをなくすことができるの
で、配線の占有面積を縮小し、半導体集積回路装置の集
積度を向上することができる。
第３図に示す基本セル列8A（点線で示す部分）は、基
本セル列８を配線領域として形成した部分である。この
基本セル列（配線領域）8Aには、第１層目の配線形成工
程（若しくは第２層目の配線形成工程）で形成された配
線16Cが延在するように構成されている。
本セル列８を配線領域として形成した部分である。この
基本セル列（配線領域）8Aには、第１層目の配線形成工
程（若しくは第２層目の配線形成工程）で形成された配
線16Cが延在するように構成されている。
なお、本発明は、基準電圧用配線5Bと、その外周部に
延在させた電源電圧用配線5Aとで前記補助用の電源電圧
用配線５を構成してもよい。
延在させた電源電圧用配線5Aとで前記補助用の電源電圧
用配線５を構成してもよい。
また、本発明は、基準電圧用配線4Bと、その外周部に
延在させた電源電圧用配線4Aとで前記入出力バッファ回
路３上を延在する電源電圧用配線４を構成してもよい。
延在させた電源電圧用配線4Aとで前記入出力バッファ回
路３上を延在する電源電圧用配線４を構成してもよい。
本実施例IIは、前記実施例Ｉの電源電圧用配線４及び
５に要する面積を縮小した、本発明の他の実施例であ
る。
５に要する面積を縮小した、本発明の他の実施例であ
る。
本発明の実施例IIであるマスタスライス方式を採用す
る半導体集積回路装置を第４図（部分模写図）で示す。
る半導体集積回路装置を第４図（部分模写図）で示す。
本実施例IIの半導体集積回路装置１は、第４図に示す
ように構成されている。つまり、入出力バッファ回路３
の上部を延在する電源電圧用配線４の内側の電源電圧用
配線4Aと、入出力バッファ回路３の近傍を延在する電源
電圧用配線５の電源電圧用配線5Aとを一体的に構成して
いる。換言すれば、電源電圧用配線4Aは、一部（電源電
圧用配線5A部分）を入出力バッファ回路３の外部まで延
在するように構成されている。
ように構成されている。つまり、入出力バッファ回路３
の上部を延在する電源電圧用配線４の内側の電源電圧用
配線4Aと、入出力バッファ回路３の近傍を延在する電源
電圧用配線５の電源電圧用配線5Aとを一体的に構成して
いる。換言すれば、電源電圧用配線4Aは、一部（電源電
圧用配線5A部分）を入出力バッファ回路３の外部まで延
在するように構成されている。
このように構成されるマスタスライス方式を採用する
半導体集積回路装置１は、前記実施例Ｉと略同様の効果
を得ることができる。また、電源電圧用配線4Aと電源電
圧用配線5Aとを一体的に構成することにより、両者の離
隔寸法を必要としなくなるので、電源電圧用配線４及び
５の占有面積を縮小し、半導体集積回路装置１の集積度
をより向上することができる。
半導体集積回路装置１は、前記実施例Ｉと略同様の効果
を得ることができる。また、電源電圧用配線4Aと電源電
圧用配線5Aとを一体的に構成することにより、両者の離
隔寸法を必要としなくなるので、電源電圧用配線４及び
５の占有面積を縮小し、半導体集積回路装置１の集積度
をより向上することができる。
以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて、種々変形し得ることは勿論である。
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて、種々変形し得ることは勿論である。
例えば、本発明は、敷詰方式を採用する、マスタスラ
イス方式を採用する半導体集積回路装置に限定されず、
基本セル列間に配線領域を設けた、マスタスライス方式
を採用する半導体集積回路装置に適用することができ
る。
イス方式を採用する半導体集積回路装置に限定されず、
基本セル列間に配線領域を設けた、マスタスライス方式
を採用する半導体集積回路装置に適用することができ
る。
本願において開示される発明のうち、代表的なものに
よって得ることができる効果を簡単に説明すれば、次の
とおりである。
よって得ることができる効果を簡単に説明すれば、次の
とおりである。
マスタスライス方式を採用する半導体集積回路装置に
おいて、第１電源電圧用配線に接続された第２電源電圧
用配線と第３電源電圧用配線とを、入出力バッファ回路
内の配線に接触することなく接続することができるの
で、両者を簡単に接続しかつ配線の引き回しをなくすこ
とができ、設計時間の短縮及び集積度の向上を図ること
ができる。
おいて、第１電源電圧用配線に接続された第２電源電圧
用配線と第３電源電圧用配線とを、入出力バッファ回路
内の配線に接触することなく接続することができるの
で、両者を簡単に接続しかつ配線の引き回しをなくすこ
とができ、設計時間の短縮及び集積度の向上を図ること
ができる。
第１図は、本発明の実施例Ｉであるマスタスライス方式
を採用する半導体集積回路装置の概略構成図、 第２図は、第１図に示す基本セルの要部平面図、 第３図は、第１図に示す半導体集積回路装置の部分模写
図、 第４図は、本発明の実施例IIであるマスタスライス方式
を採用する半導体集積回路装置の部分模写図である。 図中、１……半導体集積回路装置、３……入出力バッフ
ァ回路、4,4A,5,5A,15,15A……電源電圧用配線、4B,5B,
15B……基準電圧用配線、６……電源電圧補強用配線、
７……基本セル、８……基本セル列、16A〜16C……配線
である。
を採用する半導体集積回路装置の概略構成図、 第２図は、第１図に示す基本セルの要部平面図、 第３図は、第１図に示す半導体集積回路装置の部分模写
図、 第４図は、本発明の実施例IIであるマスタスライス方式
を採用する半導体集積回路装置の部分模写図である。 図中、１……半導体集積回路装置、３……入出力バッフ
ァ回路、4,4A,5,5A,15,15A……電源電圧用配線、4B,5B,
15B……基準電圧用配線、６……電源電圧補強用配線、
７……基本セル、８……基本セル列、16A〜16C……配線
である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 27/092 Ｈ０１Ｌ 27/04 Ｄ 27/08 ３２１ Ｊ
Claims (4)
- 【請求項１】周辺部に複数配置される入出力バッファ回
路の上部に延在する第１電源電圧用配線と、該第１電源
電圧用配線と同一の導電層で形成されるとともに前記入
出力バッファ回路の近傍を同一方向に延在しかつその一
部が前記第１電源電圧用配線と一体的に形成されてなる
第２電源電圧用配線と、該第２電源電圧用配線と異なる
導電層で形成されるとともに内部回路内に延在するもの
であって前記第２電源電圧用配線と電気的に接続される
第３電源電圧用配線とを有することを特徴とする半導体
集積回路装置。 - 【請求項２】前記第２電源電圧用配線は、前記第１電源
電圧用配線に比べて小さな配線幅で構成されていること
を特徴とする特許請求の範囲第１項に記載の半導体集積
回路装置。 - 【請求項３】前記第１電源電圧用配線と第２電源電圧用
配線とは、前記第３電源電圧用配線と同一導電層で形成
される配線で電気的に接続されていることを特徴とする
特許請求の範囲第１項に記載の半導体集積回路装置。 - 【請求項４】前記第３電源電圧用配線は、基本セルを所
定の方向に複数配置して形成される基本セル列上に延在
するように構成されていることを特徴とする特許請求の
範囲第１項に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171544A JPH0831524B2 (ja) | 1986-07-23 | 1986-07-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171544A JPH0831524B2 (ja) | 1986-07-23 | 1986-07-23 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6329544A JPS6329544A (ja) | 1988-02-08 |
| JPH0831524B2 true JPH0831524B2 (ja) | 1996-03-27 |
Family
ID=15925092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61171544A Expired - Lifetime JPH0831524B2 (ja) | 1986-07-23 | 1986-07-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831524B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2901313B2 (ja) * | 1990-05-30 | 1999-06-07 | 日本電気アイシーマイコンシステム株式会社 | 大規模集積回路装置 |
| JP3185271B2 (ja) * | 1991-09-13 | 2001-07-09 | 日本電気株式会社 | 半導体集積回路 |
-
1986
- 1986-07-23 JP JP61171544A patent/JPH0831524B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6329544A (ja) | 1988-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733288A (en) | Gate-array chip | |
| JP2580301B2 (ja) | 半導体集積回路装置 | |
| EP0125504A1 (en) | Bipolar transistor MOS transistor hybrid semiconductor integrated circuit device | |
| EP0127100B1 (en) | Semiconductor integrated circuit device | |
| JPH0434309B2 (ja) | ||
| JP3962441B2 (ja) | 半導体装置 | |
| US5434436A (en) | Master-slice type semiconductor integrated circuit device having multi-power supply voltage | |
| EP0119059B1 (en) | Semiconductor integrated circuit with gate-array arrangement | |
| US5206529A (en) | Semiconductor integrated circuit device | |
| JP3644138B2 (ja) | 半導体集積回路及びその配置配線方法 | |
| JPH0831524B2 (ja) | 半導体集積回路装置 | |
| JP2676801B2 (ja) | 出力バッファ回路を備えた半導体集積回路装置 | |
| JP2000223575A (ja) | 半導体装置の設計方法、半導体装置および半導体装置の製造方法 | |
| JPS6329545A (ja) | 半導体集積回路装置 | |
| JPH0562469B2 (ja) | ||
| JPH073863B2 (ja) | 半導体集積回路 | |
| JPH07153926A (ja) | 半導体集積回路装置 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPH0230163A (ja) | マスタスライス型半導体集積回路装置およびその製造方法 | |
| JPH0316790B2 (ja) | ||
| JPH053252A (ja) | 半導体集積回路装置 | |
| JP2752262B2 (ja) | １チップｌｓｉの製造方法 | |
| JP2679034B2 (ja) | 半導体集積装置 | |
| JPS6329543A (ja) | 半導体集積回路装置 | |
| JPS6316636A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |