JPH04252073A - マスタースライス方式半導体集積回路 - Google Patents

マスタースライス方式半導体集積回路

Info

Publication number
JPH04252073A
JPH04252073A JP3001359A JP135991A JPH04252073A JP H04252073 A JPH04252073 A JP H04252073A JP 3001359 A JP3001359 A JP 3001359A JP 135991 A JP135991 A JP 135991A JP H04252073 A JPH04252073 A JP H04252073A
Authority
JP
Japan
Prior art keywords
power supply
pads
pad
external
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3001359A
Other languages
English (en)
Inventor
Tomohiro Makiguchi
巻口　朋宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP3001359A priority Critical patent/JPH04252073A/ja
Publication of JPH04252073A publication Critical patent/JPH04252073A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマスタースライス方式半
導体集積回路に関し、特に電源供給パッドの配置位置に
関する。
【０００２】
【従来の技術】従来、マスタースライス方式半導体集積
回路の電源供給パッドは、図４に示すように配置位置や
配置数が固定であった。また電源供給パッドを増す場合
には信号パッドを使用していた。
【０００３】ワイヤーボンディングを行うに必要なパッ
ドの間隔は図４に示すようにパッドを一列に配置してい
たため少なくとも２００μｍ程度が必要である。また、
外部セルの設計可能なセル幅は１５０〜２５０μｍであ
る。又、近年のワイヤーボンディング技術の向上、例え
ばワイヤーの小径化などによりワイヤーボンディングに
必要なパッド間隔は１５０〜１８０μｍが可能となって
きている。
【０００４】
【発明が解決しようとする課題】上述した従来のマスタ
ースライス方式半導体集積回路の電源供給パッドは、チ
ップ規模より必要な電源を供給出来るようにあらかじめ
固定の専用電源配線領域を設け電源配線幅，電源供給パ
ッド位置，配置数を決定しているためチップ内のセル使
用率，配置位置，使用方法によって電源供給位置配置数
を変更出来ないという欠点があった。
【０００５】また電源供給量を増すためには、外部セル
領域に電源供給配線を配置しなければならず信号パッド
数を減らさなけらばならないという欠点があった。
【０００６】
【課題を解決するための手段】本発明のマスタースライ
ス方式半導体集積回路は、信号パッドと電源供給パッド
とセルアレイ構造を有する外部セル領域とから成り、前
記信号パッドと前記電源供給パッドとは交互に配列され
て構成されている。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例でチップ内，外部セル
領域の一部分の平面図ある。
【０００８】外部セル領域７に対応する信号パッド４と
外部セル境界に対応して電源を供給する電源供給パッド
５とが交互に配列してある。
【０００９】ここで、信号パッド４と電源供給パッド５
とを千鳥の位置関係となる様に配列してあり、斜めの方
向にパッドの配置間隔を確保することによりワイヤーボ
ンディングに必要なパッド間隔を得ている。
【００１０】例えば、２００μｍ間隔で配列した外部セ
ル９に対して信号パッド列４を及び電源供給パッド列５
をそれぞれ２００μｍ間隔での配置が可能となっている
。
【００１１】これにより、例えば図面の斜線部外部セル
９に電源供給配線１の電源を供給する場合図４に示した
従来の技術例では、固定の電源配線領域８より電源を供
給するので配線抵抗による電源電位降下があったが、本
実施例によれば電源供給配線１の電源を必要とする任意
外部セルのセル境界に対応した電源供給パッドより電源
供給ができ配線抵抗による電位降下を小さくできる。こ
の時、電源供給配線１〜３を２層，３層で構成し外部セ
ル内配線領域は、１層と電源配線領域以外の２層配線で
確保している。
【００１２】又、第１の実施例では信号パッド４を外周
に、電源供給パッド５を内周に示したが、図２に示す本
発明の第２の実施例の部分平面図の様に信号パッド４を
内周に、電源供給パッド５を外周にしても同様の効果が
得られる。尚、今後ワイヤーボンディング技術の向上が
図られ、ボンディング可能なパッド間隔が更に縮小され
れば、図３に示す第３の実施例の如く信号パッドと電源
供給パッドを同一の列に配置することも可能となる。
【００１３】
【発明の効果】以上説明した様に本発明は、外部セルに
対応する信号パッド間に電源供給パッドを配置すること
によって、固定の電源配線領域を有することなくチップ
内のセル使用数，使用位置等により任意の電源供給パッ
ドから電源を供給できる効果がある。それにより配線抵
抗を小さくすることもできるし、電位降下を小さくでき
ることから、外部セル上の電源供給配線を細くでき電源
配線幅が外部セルの大きさを制限しないのでチップサイ
ズを小さくできる効果もある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の部分平面図である。
【図２】本発明の第２の実施例の部分平面図である。
【図３】本発明の第３の実施例の部分平面図である。
【図４】従来のマスタースライス方式半導体集積回路の
部分平面図である。
【符号の説明】
１〜３　　　　電源供給配線 ４　　　　信号パッド ５　　　　電源供給パッド ６　　　　電源供給用未使用パッド ７　　　　チップ内外部セル領域 ８　　　　固定電源配線領域 ９　　　　外部セル

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　信号パッドと電源供給パッドとセルア
    レイ構造を有する外部セル領域とから成り、前記信号パ
    ッドと前記電源供給パッドとは交互に配列されているこ
    とを特徴とするマスタースライス方式半導体集積回路。
JP3001359A 1991-01-10 1991-01-10 マスタースライス方式半導体集積回路 Pending JPH04252073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3001359A JPH04252073A (ja) 1991-01-10 1991-01-10 マスタースライス方式半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3001359A JPH04252073A (ja) 1991-01-10 1991-01-10 マスタースライス方式半導体集積回路

Publications (1)

Publication Number Publication Date
JPH04252073A true JPH04252073A (ja) 1992-09-08

Family

ID=11499304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3001359A Pending JPH04252073A (ja) 1991-01-10 1991-01-10 マスタースライス方式半導体集積回路

Country Status (1)

Country Link
JP (1) JPH04252073A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277392A (ja) * 2004-02-24 2005-10-06 Canon Inc 半導体集積回路装置
JP2007335486A (ja) * 2006-06-13 2007-12-27 Sharp Corp 半導体集積回路
JP2016021522A (ja) * 2014-07-15 2016-02-04 ラピスセミコンダクタ株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277392A (ja) * 2004-02-24 2005-10-06 Canon Inc 半導体集積回路装置
JP4533173B2 (ja) * 2004-02-24 2010-09-01 キヤノン株式会社 半導体集積回路装置
US7902658B2 (en) 2004-02-24 2011-03-08 Canon Kabushiki Kaisha Integrated circuit having wide power lines
JP2007335486A (ja) * 2006-06-13 2007-12-27 Sharp Corp 半導体集積回路
JP2016021522A (ja) * 2014-07-15 2016-02-04 ラピスセミコンダクタ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2580301B2 (ja) 半導体集積回路装置
JPH0529456A (ja) 半導体集積回路装置
KR100282973B1 (ko) 반도체장치
JPS6361778B2 (ja)
US6091089A (en) Semiconductor integrated circuit device
JP2005093575A (ja) 半導体集積回路装置と配線レイアウト方法
JPH04252073A (ja) マスタースライス方式半導体集積回路
JP2685037B2 (ja) セラミックケース
JP3182762B2 (ja) 半導体集積回路装置
JPS5851538A (ja) 半導体集積回路装置
JPH04246851A (ja) マスタースライス型半導体集積回路装置
JP3025357B2 (ja) 半導体装置
JP3353397B2 (ja) 半導体集積回路
JP2830781B2 (ja) マスタスライス型ゲートアレイ
JPH05152302A (ja) 半導体集積回路装置
JP2551499B2 (ja) 半導体集積回路装置
EP0136888A1 (en) Large scale integration circuitry
JPH09172105A (ja) 集積回路装置
JPS61225845A (ja) 半導体装置
JP2569477B2 (ja) ゲ−トアレイ
JP2901313B2 (ja) 大規模集積回路装置
JPH0677445A (ja) マスタスライス方式集積回路
JPH0645566A (ja) 半導体集積回路装置
JPS63275138A (ja) 集積回路
JPH05259379A (ja) 半導体集積回路