DE69034088T2

DE69034088T2 - Halbleiteranordnung

Info

Publication number: DE69034088T2
Application number: DE69034088T
Authority: DE
Inventors: Takashi Suwa-shi Sakuda; Kazuhiko Suwa-shi Ohkawa; Yasuhiro Suwa-shi Oguchi; Yasuhisa Suwa-shi Hirabayashi
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-04-19
Filing date: 1990-04-18
Publication date: 2004-02-05
Anticipated expiration: 2010-04-19
Also published as: DE69031609D1; EP0393620A2; EP0712164B1; EP0393620B1; DE69034088D1; US5136356A; SG67297A1; EP0712164A2; EP0393620A3; DE69031609T2; EP0712164A3

Description

BEREICH DER ERFINDUNG
Die vorliegende Erfindung betrifft Halbleitervorrichtungen, insbesondere solche Halbleitervorrichtungen, die eng beabstandete Gate-Arrays mit einer Vielzahl von Einheitshalbleitervorrichtungen aus Isolierschicht-Feldeffekttransistoren mit getrennten Gates aufweisen, deren Gates einen verbesserten Aufbau aufweisen.
Beschreibung des Standes der Technik
Herkömmliche Halbleiterchipprodukte mit kanallosem Gate-Array weisen ein in 8 gezeigtes Innenlayout auf, bei dem eine Matrix aus einer Vielzahl von Einheitshalbleitervorrichtungen 2 auf einem Siliziumchipsubstrat 1 mit einer Vielzahl von Eingabe/Ausgabe-Pufferabschnitten B im Umfangsbereich des Chipsubstrats derart angeordnet ist, daß sie die Matrix der Einheitsvorrichtungen umgeben. 9 stellt einen Abschnitt der Matrix in vergrößertem Maßstab dar. Bei dieser Art von Gate-Array sind Isolierschicht-Feldeffekttransistoren in den gleichen Einheitsvorrichtungen, und/oder jene, die zu unterschiedlichen Einheitsvorrichtungen gehören, sind mittels einer ersten und/oder einer zweiten Schicht aus auf dem Gate-Array abgeschiedenem Aluminiumdraht miteinander verbunden, so daß eine gewünschte hochintegrierte logische Schaltung erhalten werden kann.
10 ist ein Blockschaltbild der Einheitsvorrichtung mit getrennten Gates. Die Einheitsvorrichtung 2 ist aus zwei Paaren von komplementären Isolierschicht-Feldeffekttransistoren 2a und 2b mit getrennten Gates (nachstehend als "CMOSFET" bezeichnet) aufgebaut. Die Gates G der CMOSFETs sind unabhängig voneinander, während die FETs vom gleichen Leitfähigkeitstyp einen gemeinsamen Drain D oder eine gemeinsame Source S besitzen. 11 stellt eine herkömmliche Struktur der Einheitsvorrichtung 2 mit getrennten Gates dar. Wie in dieser Figur gezeigt, ist ein N-Substrat mit einem rechteckförmigen Bereich einer P-Wanne 3 gebildet, die durch Diffundieren von P-Dotierstoffen in das Substrat gebildet ist. Polysilizium-Gates 4N, 5N sind unter Zwischenlage eines Gate-Oxidfilms auf der P-Wanne 3 so gebildet, daß sie sich quer über die P-Wanne erstrecken und symmetrisch zueinander sind. Neben der P-Wanne 3 ist ein weiteres Paar von Polysilizium-Gates 4P und 5P an Positionen gebildet, die bezüglich der entsprechenden Gates 4N und 5N in Richtung der Kanalbreite parallel versetzt sind. Ein stark dotierter N-Diffusionsbereich 6 ist in selbstjustierter Weise durch lonenimplantation von N-Dotierstoffen in die P-Wanne unter Verwendung des Paares der Polysilizium-Gates 4N und 5N gebildet. In gleicher Weise ist ein stark dotierter P-Diffusionsbereich 7 in selbstjustierter Weise durch lonenimplantation von P-Dotierstoffen in das N-Substrat unter Verwendung des Paares der Polysilizium-Gates 4P und 5P gebildet. Außerdem ist durch Diffusion neben dem Bereich 6 ein stark dotierter P-Stopper 8 geschaffen, um eine Spannung V_DD an das N-Substrat anzulegen, und ein stark dotierter N-Stopper 9 ist neben dem Bereich 7 angeordnet, wobei der Stopper 9 für das Anlegen einer Spannung V_SS an die P-Wanne vorgesehen ist.
Jedes der Polysilizium-Gates 4N, 5N, 4P und 5P weist einen U-förmigen Aufbau mit einem Gate-Elektroden-Abschnitt g kleiner Breite und rechteckigen Gate-Ausgangsanschlußabschnitten T1 und T2 auf, die sich von den beiden Enden des Gate-Elektroden-Abschnitts g aus erstrecken. Die Bereiche genau unterhalb der jeweiligen Gate-Elektroden-Abschnitte g dienen als Kanäle. Der Bereich, der im stark dotierten N-Diffusionsbereich 6 zwischen den parallel angeordneten Gate-Elektroden-Abschnitten g gelegen ist, dient als gemeinsamer Drain- oder Source-Bereich für die zwei N-Kanal-MOSFETs. Der gemeinsame Drain- oder Source-Bereich für die zwei P-Kanal-MOSFETs ist ebenso zwischen den parallel angeordneten Gate-Elektroden-Abschnitten in dem stark dotierten P-Diffusionsbereich 7 gelegen.
Bei dem Gate-Array der vorgenannten Einheitsvorrichtungen 2 mit getrennten Gates sind, wie in 12 gezeigt, die benachbarten CMOSFETs der gleichen Einheitsvorrichtung zwischen ihren einander gegenüberliegend angeordneten Gates verdrahtet, so daß ihre Gate-Ausgangsanschlußabschnitte T1 und T2 über den Aluminiumdraht I1 (als durchgezogene Linie dargestellt) einer ersten Schicht durch Kontaktlöcher (mit "X" in der Zeichnung bezeichnet) verbunden sind, wobei die erste Schicht auf den Gates liegt, wodurch die kürzeste Drahtverbindung zwischen den benachbarten CMOSFETs erzielt werden kann. Die diagonale Drahtverbindung zwischen Anschlußabschnitten T1 und T2 in der gleichen Einheitsvorrichtung kann wie in 13 gezeigt erzielt werden, bei der ein Paar diagonal positionierter Anschlußabschnitte T1 und T2 mittels des Aluminiumdrahts I11 einer ersten Schicht durch Kontaktlöcher verbunden ist. Das andere Paar der diagonal positionierten Anschlußabschnitte T1 und T2 ist mittels Aluminiumdrähten I12 und I13 der ersten Schicht und des Aluminiumdrahts I2 (durch eine doppelte durchgezogene Linie dargestellt) einer auf der ersten Schicht liegenden zweiten Schicht durch Kontaktlöcher und mit "O" bezeichneten Verbindungsabschnitten verbunden. Die Einheitsvorrichtung vom getrennten Typ hat den Vorteil, daß sie durch eine in 12 gezeigte Verdrahtung leicht zu einer Einheitsvorrichtung mit gemeinsamem Gate modifiziert werden kann und daß sie mit der in 13 gezeigten Diagonalverdrahtung versehen werden kann, die bei einer Einheitsvorrichtung mit gemeinsamem Gate nicht einsetzbar ist. Insbesondere die Möglichkeit des Einsatzes der Diagonalverdrahtung ist nützlich für den Aufbau funktioneller Vorrichtungen wie beispielsweise Transmissionsgatter und dergleichen.
Die Diagonalverdrahtung erfordert jedoch einen Aluminiumdraht in einer zweiten Schicht oder mehrere Aluminiumdrähte in weiteren Schichten in dem Fall, daß die Drahtlänge so kurz wie möglich gehalten werden soll. Wenn die Aluminiumdrähte I2 der zweiten Schicht für die Verbindung zwischen den Elementen innerhalb der Einheitsvorrichtungen angeordnet werden, können die durch diese Drähte der zweiten Schicht belegten Bereiche nicht dazu verwendet werden, andere Drähte für die Verbindung zwischen den entfernt positionierten funktionellen Einheitsvorrichtungen sowie zwischen den funktionellen Einheitsvorrichtungen und den EingabelAusgabe-Puffern anzubringen, weshalb jene Bereiche als "für Draht verbotene Bahn" bezeichnet werden. Deshalb verschlechtert sich die äußere Verdrahtbarkeit (definiert als Einfachheit der Verdrahtung zwischen den entfernt positionierten funktionellen Einheitsvorrichtungen sowie zwischen den funktionellen Einheitsvorrichtungen und den EingabelAusgabe-Puffern), wenn die Anzahl oder die Fläche der inneren Drähte der zweiten oder mehrerer Schichten ansteigt. Ein in 14 gezeigtes D-Flipflop beispielsweise kann aus zwei Einheitsvorrichtungen 2 aufgebaut sein. In diesem Fall sind aufgrund der Diagonalverdrahtung zwischen den inneren Elementen "für Draht verbotene Bahnen" auf der zweiten Schicht aus Aluminium vorhanden, wie in 15 gezeigt ist, so daß die äußere Verdrahtbarkeit verschlechtert wird.
Es ist natürlich möglich, daß die zwei Einheitsvorrichtungen ohne Verwendung von Aluminiumdrähten in einer zweiten Schicht verbunden werden können. In diesem Fall müssen jedoch die jeweiligen Aluminiumdrähte der ersten Schicht so angeordnet sein, daß sie einander nicht kreuzen, was bedeutet, daß die Gesamtdrahtlänge größer wird, weshalb die für jene langen Drähte belegten Bereiche größer werden. Dies verschlechtert die innere Verdrahtbarkeit (definiert als Einfachheit der Verdrahtung zwischen den Elementen in jeder der Einheitsvorrichtungen und zwischen den benachbarten Einheitsvorrichtungen). Wenn die Drähte der ersten Schicht kompliziert und lang werden, nehmen der Drahtwiderstand und die Drahtkapazität aufgrund der vergrößerten verdrahteten Fläche zu, weshalb die Verdrahtungszeitkonstante größer wird. Dies verursacht ein beträchtliches Maß an Verzögerung beim Betrieb der Vorrichtung.
Das Dokument Patent Abstracts of Japan, Band 10, Nr. 192 (E-417) [2248], Juli 1986 & JP-A-61 35535 offenbart eine Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1. Bei diesem Stand der Technik hat jeder der ersten und der dritten Gate-Anschlußabschnitte erste und zweite Drahtverbindungsabschnitte, die einstückig miteinander verbunden sind. Einer der Source- und Drainbereiche des ersten Transistors, der erste Gate-Anschlußabschnitt und einer der Source- und Drainbereiche des zweiten Transistors sind auf einer ersten geraden Linie angeordnet. Der andere der Source- und Drainbereiche des ersten Transistors, der dritte und der vierte Gate-Anschlußabschnitt und der andere der Source- und Drainbereiche des zweiten Transistors sind auf einer zweiten geraden Linie parallel zu der ersten Linie angeordnet. Der erste Drahtverbindungsabschnitt des ersten Transistors und der zweite Drahtverbindungsabschnitt des zweiten Transistors sind auf einer dritten geraden Linie senkrecht zu den ersten und zweiten Linien angeordnet. Der zweite Drahtverbindungsabschnitt des ersten Transistors und der erste Drahtverbindungsabschnitt des zweiten Transistors sind auf einer vierten geraden Linie parallel zu der dritten Linie angeordnet. Jede Halbleitervorrichtungseinheit umfaßt zwei Paare von solchen ersten und zweiten Transistoren, wobei die zwei Paare axial symmetrisch im Hinblick auf eine Achse parallel zu den ersten und zweiten geraden Linien sind.
Das Dokument The Proceedings of the lst International Conference on Semi-Custom IC's, London, Nov. 1981, Seiten 65–74 offenbart eine andere Halbleitervorrichtung gemäß dem Oberbegriff des Patentanspruchs 1. Bei diesem Stand der Technik weist der dritte Gate-Anschlußabschnitt erste, zweite und dritte Drahtverbindungsabschnitte auf, die einstückig miteinander verbunden sind. Der erste Gate-Anschlußabschnitt und ein erster Drahtverbindungsabschnitt des dritten Gate-Anschlußabschnitts sind auf einer ersten geraden Linie angeordnet. Die zweiten und dritten Drahtverbindungsabschnitte des dritten Gate-Anschlußabschnitts sind auf einer zweiten geraden Linie parallel zu der ersten Linie angeordnet. Der erste Gate-Anschlußabschnitt und der dritte Drahtverbindungsabschnitt des dritten Gate-Anschlußabschnitts sind auf einer dritten geraden Linie senkrecht zu den ersten und zweiten Linien angeordnet. Die ersten und zweiten Drahtverbindungsabschnitte des dritten Gate-Anschlußabschnitts sind auf einer vierten geraden Linie parallel zu der dritten Linie angeordnet.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist demzufolge eine Aufgabe der vorliegenden Erfindung, eine Einheitshalbleitervorrichtung mit getrennten Gates zu schaffen, deren Gates so ausgebildet sind, daß sie ein verbessertes Profil besitzen, wodurch benachbarte Gates in der Einheitsvorrichtung unter Verwendung lediglich von Drähten einer ersten Schicht ohne Vergrößerung der Drahtlänge diagonal verbunden werden können.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, die ein Gate-Array aus einer Vielzahl von Einheitshalbleitervorrichtungen aufweist, die Gates mit einem verbesserten Profil enthalten, um dadurch sowohl ihre innere als auch ihre äußere Verdrahtbarkeit zu verbessern.
Diese Aufgaben werden durch eine Halbleitervorrichtung gemäß Anspruch 1 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Die jeweiligen Gate-Elektroden werden gewöhnlich unter Berücksichtigung einer selbstjustierten Bildung ihrer Source- oder Drain-Bereiche aus Polysilizium hergestellt. Der verbleibende Bereich des Halbleitersubstrats, der im wesentlichen nicht zur Bildung einer invertierten Kanalschicht beiträgt, wird als die Stelle verwendet, auf der Gate-Anschlußabschnitte der Gate-Elektroden angeordnet werden. Die Gate-Anschlußabschnitte können eine auf der Schicht der Gate-Elektroden abgeschiedene Schicht sein, was jedoch einen weiteren Verfahrensschritt zusätzlich zum Schritt der Bildung der Gate-Elektrode erfordert. Somit ist es empfehlenswert, die Gate-Anschlußabschnitte in der gleichen Schicht wie die Gate-Elektroden und gleichzeitig mit der Bildung der Gate-Elektroden herzustellen.
Typische Halbleitervorrichtungen mit einem Layout eines Master-Slice- bzw. Zellen-Bausteins sind mit Gate-Elektroden versehen, die so ausgelegt sind, daß sie ein Profil mit geringer Kanallänge und großer Kanalbreite aufweisen, um den Wert des Durchlaßwiderstands zu senken. Andererseits wird gewöhnlich ein automatisches Verdrahtungsverfahren verwendet, um die Elemente in den Einheitsvorrichtungen untereinander und die Einheitsvorrichtungen miteinander zu verbinden, wobei Drähte in den Längsund Querrichtungen der Gitterfelder angeordnet werden, weshalb die ersten und zweiten Isolierschicht-Feldeffekttransistoren so angeordnet werden müssen, daß die Kanalbereiche (die Gate-Elektroden) der jeweiligen Transistoren in der gleichen Richtung, entweder in der Längsrichtung oder in der Querrichtung der Gitterfelder, orientiert sind. Die Kanalbereiche der jeweiligen Transistoren können zwischen der gleichen Längs- oder der gleichen Querlinie der Gitterfelder angeordnet werden, oder sie können sich jeweils auf den benachbarten, parallelen Gitterlinien befinden.
Wie vorstehend ausgeführt, sind die Gate-Anschlußabschnitte auf Bereichen ausgebildet, die nicht diejenigen für Source oder Drain sind, und die Form der Gate-Elektroden weist gewöhnlich eine kleine Breite auf. Die an beiden Enden der Gate-Elektrode ausgebildeten Gate-Anschlußabschnitte sind im Vergleich mit der Gate-Elektrode in Richtung der Kanallänge breit. In diesem Fall sind die Gate-Anschlußabschnitte im allgemeinen so ausgelegt, daß sie eine Mindestfläche von einem Gitterfeld besitzen.
Der erste Feldeffekttransistor vom Isoliergate-Typ ist mit Gate-Anschlußabschnitten in gekröpfter Form ausgebildet, wobei jeder der Gate-Abschlußabschnitte einen ersten Drahtverbindungsabschnitt aufweist, der benachbart zu der Gate-Elektrode positioniert ist, und einen zweiten Drahtverbindungsabschnitt, der sich von dem ersten Drahtverbindungsabschnitt in der Art erstreckt, daß er eine gekröpfte Form bildet. Zusätzlich hat der gekröpfte Anschlußabschnitt zwischen dem ersten und dem zweiten Drahtverbindungsabschnitt einen Verbindungsabschnitt, und der dritte Abschnitt kann bedarfsweise ein anderer Drahtverbindungsabschnitt sein.
Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung sind die Gate-Anschlußabschnitte des ersten Feldeffekttransistors vom Isoliergate-Typ so gebildet, daß sie in rechtwinkliger Form sind, wobei ein erster Anschlußabschnitt benachbart zu einem Ende der Gate-Elektrode positioniert ist und ein zweiter Anschlußabschnitt gebildet ist, der sich von der äußeren Kante des ersten Anschlußabschnitts erstreckt. Der Gate-Anschlußabschnitt dieser Form. füllt wenigstens einen Bereich von zwei Gitterfeldern aus.
Bei diesem Typ eines Gate-Anschlußabschnitts wird der erste Drahtverbindungsabschnitt benutzt, um mit Drähten verbunden zu werden, die entlang Längs- bzw. Quergitterlinien angeordnet sind. Der zweite Anschlußabschnitt wird auch dazu verwendet, um mit Längs- und Querdrähten verbunden zu werden, die jeweils die gleichen sind wie die Drähte, die mit dem ersten Anschlußabschnitt verbunden werden können. Hingegen sind im Fall des oben genannten Anschlußabschnitts in gekröpfter Form die mit dem ersten Anschlußabschnitt verbindbaren Drähte verschieden von denen die mit dem zweiten Anschlußabschnitt verbunden werden können.
Es ist klar, daß die innere und die äußere Verdrahtbarkeit hinsichtlich der Anzahl an Drähten verbessert werden, die mit den Gate-Anschlußabschnitten verbunden werden können. Die Erhöhung der Anzahl an Drähten bedeutet jedoch, daß die Gate-Anschlußabschnitte eine größere Fläche einnehmen, was eine Verschlechterung der Element-Integrität von Halbleitervorrichtungen bewirkt. Bei der automatischen Verdrahtung der Gate-Anschlußabschnitte werden Drähte in den Längs- und Quergitterfeldlinien angeordnet. Deshalb sind die Gate-Anschlußabschnitte vorzugsweise so ausgelegt, daß sie mit Drähten verschiedener Gitterfeldlinien verbunden werden können. Somit wird bei einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung geschaffen, bei der Gate-Elektroden von Einheitshalbleitervorrichtungen an einem Ende mit einem Gate-Anschlußabschnitt rechteckiger Form gebildet sind, die dadurch gekennzeichnet ist, daß Drahtanschlußabschnitte in den von vier Gate-Anschlußabschnitten umgebenen Bereichen vorgesehen sind, wobei jeder der Drahtanschlußabschnitte eine Fläche von mindestens drei Gitterfeldern besitzt. Die Drahtanschlußabschnitte sind vorzugsweise in der gleichen Schicht wie die Gate-Elektroden aus Polysilizium oder dergleichen gebildet.
Gemäß der vorliegenden Erfindung umfaßt jeder der Gate-Anschlußabschnitte den zweiten Drahtverbindungsabschnitt sowie den ersten Drahtverbindungsabschnitt. Die zweiten Verbindungsabschnitte können beispielsweise dazu verwendet werden, Drähte der ersten Schicht durch Kontaktlöcher zu Urbinden, wodurch die Drahtlänge im Vergleich zur Verwendung nur der ersten Verbindungsabschnitte zur Verdrahtung reduziert werden kann. Somit können die Einheitsvorrichtungen wie vorstehend beschrieben diagonal verbunden werden, indem nur Drähte der ersten Schicht in einer solchen Weise verwendet werden, daß die Drahtlänge nicht vergrößert wird. Durch diese kurze Verdrahtung wird die durch die Verdrahtung verursachte Verzögerungszeit reduziert, und die innere Verdrahtbarkeit wird verrbessert. Außerdem wird, da die zweiten Verbindungsabschnitte für die Passage von Drähten der ersten Schicht verwendet werden können, eine geringere Anzahl an Drähten der zweiten Schicht benötigt, und die Anzahl der für Draht verbotenen Bahnen wird reduziert, wodurch die äußere ferdrahtbarkeit verbessert werden kann.
Wenn die Gate-Anschlußabschnitte eine gekröpfte Form aufweisen, kann die Diagonalverdrahtung wischen den Gate-Anschlußabschnitten dadurch erfolgen, daß nur Drähte der ersten Schicht verwendet werden, die innerhalb der Flächen der benachbarten Gate-Anschlußabschnitte angeordnet und.
Wenn die Gate-Anschlußabschnitte jedoch die rechteckige Form besitzen und die Drahtanschlußabchnitte vorgesehen sind, wird die Diagonalverdrahtung zwischen den Gates durch Anschließen von Drähten der ersten Schicht an die beiden Enden der Drahtanschlußabschnitte über Kontaktlöcher ausgeführt, während andere Drähte der ersten Schicht so angeordnet werden können, daß sie auf der Mitte der Drahtanschlußabschnitte verlaufen. Gemäß der Anordnung ragen für die Diagonalverdrahtung erforderliche Drähte der ersten Schicht nicht über die Source- oder Drainbereiche. Außerdem ist es dort, wo die benachbarten Gate-Anschlußabschnitte verbunden sind, möglich, Platz zwischen den die Gate-Anschlußabschnitte verbindenden Drähten zu schaffen. Der Platz kann dazu verwendet werden, andere Drähte der ersten Schicht anzuordnen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obigen und weitere Aufgaben und Vorteile der vorliegenden Erfindung gehen aus der folgenden ausführlichen Beschreibung unter Bezug auf die Zeichnungen hervor, in denen:
1 ein Diagramm ist, das ein Feld von Einheitsvorrichtungen mit getrennten Gates einer ersten Ausführungsform der Erfindung zeigt;
2 eine Draufsicht der Einheitsvorrichtung von 1 in vergrößertem Maßstab ist;
3A eine Querschnittsansicht der Einheitsvorrichtung längs der Linie A-A in 2 ist;
3B eine Querschnittsansicht der Einheitsvorrichtung längs der Linie B-B in 2 ist;
4 ein Layout der Einheitsvorrichtung mit getrennten Gates von 2 ist;
5 eine Art der Verdrahtung zwischen in der Querrichtung nebeneinander liegenden Gates bei der Einheitsvorrichtung mit getrennten Gates von 2 zeigt;
6 eine Diagonalverdrahtung zwischen benachbarten Gates in der Einheitsvorrichtung mit getrennten Gates in 2 zeigt;
7 eine Draufsicht eines aus zwei Einheitsvorrichtungen gebildeten D-Flipflops der ersten Ausführungsform der Erfindung ist;
8 eine schematische Draufsicht ist, die eine innere Struktur eines Halbleiterchips eine herkömmlichen kanallosen Gate-Arrays zeigt;
9 ein Feld einer Einheitsvorrichtung mit getrennten Gates von 8 zeigt;
10 ein Schaltbild der Einheitsvorrichtung von 8 ist;
11 eine vergrößerte Draufsicht der Einheitsvorrichtung von 8;
12 ein Beispiel der Verdrahtung zwischen den in der Querrichtung nebeneinander liegenden Gates der Einheitsvorrichtung von 8 zeigt;
13 ein Beispiel der Verdrahtung zwischen den diagonal positionierten Gates bei der Einheitsvorrichtung von 8 zeigt;
14 ein Schaltbild eines aus MOSFETs aufgebauten D-Flipflops ist; und
15 ein Beispiel der Verdrahtung zwischen zwei Einheitsvorrichtungen von 8 zum Aufbau eines D-Flipflops zeigt.
Die 1 bis 4 zeigen eine erste Ausführungsform der vorliegenden Erfindung. Wie in den Zeichnungen gezeigt, ist eine Vielzahl von Einheitshalbleitervorrichtungen 12 in gleichen Abständen in den Längs- und Querrichtungen angeordnet, um eine Matrix der Einheitsvorrichtungen zu bilden. Jede der Einheitsvorrichtungen 12 weist eine ebene Struktur mit einem Paar parallel zueinander angeordneter N-Kanal-MOSFETs (F_N1, F_N2) und einem Paar parallel zueinander angeordneter und neben den jeweiligen N-Kanal-MOSFETs angeordneter P-Kanal-MOSFETs (F_P1, F_P2) auf. Der Bereich, in dem die N-Kanal-MOSFETs gebildet sind, ist durch Diffundieren von P-Dotierstoff in ein N-leitendes Siliziumsubstrat 20 niedriger Dotierstoffkonzentration mit einem quadratischen Bereich einer P-Wanne 3 versehen. Ein Paar Polysilizium-Gates 14N und 15N ist unter Zwischenlage eines Gate-Oxidfilms 13 ausgebildet, wobei die Gates parallel zueinander auf der P-Wanne 3 ausgebildet sind. Ein N-leitender Diffusionsbereich 6 hoher Konzentration ist in selbstjustierter Weise durch lonenimplantation von Nleitendem Dotierstoff unter Verwendung der Polysilizium-Gates 14N und 15N als Masken ausgebildet, wobei dieser Bereich 6 der Source- oder Drain-Bereich ist. Neben diesem Difusionsbereich hoher Konzentration ist durch Diffusion ein P-leitender Stopper 8 hoher Konzentration gebildet, der zum Anlegen einer Spannung V_SS an die P-Wanne 3 verwendet wird. Außerdem sind Oxidfilme 10 dick und auf einem Teil der P-Wanne 3 abgeschieden. In gleicher Weise ist der Bereich, in dem die P-Kanal-MOSFETs (F_P1, F_P2) gebildet sind, mit einem Paar parallel zueinander angeordneter Polysilizium-Gates14P und 15P über dem Gate-Oxidfilm 13 auf dem Substrat neben der P-Wanne 3 versehen. Ein Pleitender Diffusionsbereich 7 hoher Konzentration ist in selbstjustierter Weise durch lonenimplantation von P-leitendem Dotierstoff unter Verwendung der Polysilizium-Gates 14P und 15P als Masken gebildet, wobei dieser Bereich 7 ein Source- oder Drain-Bereich ist. Neben dem Diffusionsbereich hoher Konzentration ist ein P-leitender Stopper 9 hoher Konzentration durch Diffusion gebildet, der zum Anlegen einer Spannung V_DD an das N-Substrat 20 verwendet wird. Außerdem sind Oxidfilme 10 dick und auf einem Teil der P-Wanne 3 abgeschieden.
Die Polysilizium-Gates 14P und 15P sind in Form eines im wesentlichen flachen U ausgebildet und symmetrisch angeordnet. Wie in 4 gezeigt, umfaßt jedes der Polysilizium-Gates 14P und 15P eine Gate-Elektrode g geringer Breite mit vier Gitterfeldern Länge sowie Gate-Anschlußabschnitte T1 und T2, die mit beiden Enden der Gate-Elektrode g einstückig verbunden sind und eine rechteckige Form mit einer Fläche von einem Gitterfeld aufweisen. Die Gate-Anschlußabschnitte T1 und T2 weisen eine Fläche auf, die für eine einzige Drahtverbindung ausreicht, das heißt für die Verdrahtung über ein einzelnes Kontaktloch, um einen Ohm'schen Kontakt herzustellen. Die Bereiche genau unterhalb der Gate-Elektroden g, g, die um ein Gitterfeld voneinander beabstandet sind, sind für Kanalbereiche mit vier Gitterteldern Länge vorgesehen. Von jenen wird der Bereich zwischen den Gate-Elektroden g, g im N-leitenden Diffusionsbereich 7 hoher Konzentration als gemeinsamer Source- oder Drain-Bereich für die zwei P-Kanal-MOSFETs verwendet. Diese Drain- oder Source-Bereiche für die P-Kanal-MOSFETs weisen vier in der Richtung der Kanalbreite angeordnete Drahtverbindungsabschnitte auf, und der Stopper 9 weist zwei in der gleichen Richtung angeordnete Drahtverbindungsabschnitte auf.
Die Polysilizium-Gates 14N und 15N sind an den seitlich um eine vorbestimmte Entfernung versetzten Positionen der Polysilizium-Gates 14P und 15P gebildet. Die Gates 14N und 15N weisen eine andere Form auf als die Gates 14P und 15P, das heißt, das Gate 14N weist einen Abschnitt gleicher Gestalt wie das Gate 14P und einen Abschnitt auf, der in 4 schraffiert ist und ersterem einstückig verbunden hinzugefügt ist. Das Gate 14N umfaßt mit anderen Worten einen schmalen Gate-Elektroden-Abschnitt g mit ca. 4 Gitterfeldern Länge sowie gekröpfte Gate-Anschlußabschnitte T1' und T2', die mit dem jeweiligen der beiden Enden des Gate-Elektroden-Abschnitts g einstückig verbunden sind. Der Anschlußabschnitt T1' neben dem Gate 14P umfaßt eine erste Drahtverbindungsposition t1 mit einer Fläche von einem Gitterfeld entsprechend dem Anschlußabschnitt T1 des Gates 14P, eine sich von der ersten Anschlußposition t1 in Richtung der Kanallänge erstreckende zweite Drahtverbindungsposition t2 mit einer Fläche von einem Gitterfeld und eine dritte Drahtverbindungsposition t3 mit einer Fläche von einem Gitterfeld, die sich von der Position t2 aus in Richtung der Kanalbreite auf das Gate 14P hin erstreckt und neben dem Anschlußabschnitt T1 des Gates 14P gelegen ist. Der dem Anschlußabschnitt T1' entgegengesetzte Anschlußabschnitt T2' umfaßt eine erste Drahtverbindungsposition t1 mit einer Fläche von einem Gitterfeld entsprechend dem. Anschlußabschnitt T2 des Gates 14P, eine sich von der ersten Anschlußposition t1 in Richtung der Kanallänge aus erstreckende zweite Drahtverbindungsposition t2 mit einer Fläche von einem Gitterfeld sowie eine dritte Drahtverbindungsposition t3 mit einer Fläche von einem Gitterfeld, die sich von der Position t2 aus in Richtung der Kanalbreite nach außen erstreckt. Die zweite und die dritte Drahtverbindungsposition t2 und t3, die in 4 schraffiert sind, sind auf der gleichen Gitterlinie gelegen, auf der die Stopper 8 und 9 gelegen sind. Das Gate 14N selbst ist symmetrisch bezüglich der durch sein Zentrum in Richtung der Kanalbreite verlaufenden Linie ausgebildet.
Das Gate 15N ist mit einem Anschlußabschnitt T1'' neben dem Gate 15P versehen, wobei der Anschlußabschnitt T1'' eine erste Drahtverbindungsposition t1 mit einer Fläche von einem Gitterfeld entsprechend dem Anschlußabschnitt T1 des Gates 15P, eine sich von der ersten Anschlußposition t1 in Richtung der Kanallänge erstreckende zweite Drahtverbindungsposition t2' mit einer Fläche von einem Gitterfeld, sowie eine dritte Drahtverbindungsposition t3' mit einer Fläche von einem Gitterfeld umfaßt, die sich von der Position t2' aus in Richtung der Kanalbreite zum Gate 14P hin erstreckt und zwischen den Anschlußabschnitten T2 der Gates 14P bzw. 15P gelegen ist. Der dem Anschlußabschnitt T1'' entgegengesetzte Anschlußabschnitt T2" umfaßt eine erste Drahtverbindungsposition t1 mit einer Fläche von einem Gitterfeld entsprechend dem Anschlußabschnitt T2 des Gates 15P, eine sich von der ersten Anschlußposition t1 in Richtung der Kanallänge erstreckende zweite Drahtverbindungsposition t2' mit einer Fläche von einem Gitterfeld sowie eine dritte Drahtverbindungsposition t3' mit einer Fläche von einem Gitterfeld, die sich von der Position t2' aus in Richtung der Kanalbreite nach außen erstreckt. Die zweite und die dritte Drahtverbindungsposition t2' und t3', die in 4 schraffiert sind, sind auf der Gitterlinie zwischen den parallelen Gates g, g gelegen. Das Gate 15N selbst ist symmetrisch bezüglich der durch sein Zentrum in Richtung der Kanalbreite verlaufenden Linie ausgebildet. Außerdem sind die Drahtverbindungspositionen t2' und t3' des Gates 15N so ausgebildet, daß sie die Form der Drahtverbindungspositionen t2 und t3, jedoch abgeschrägt, aufweisen.
Die Anschlußabschnitte T2 und T2 der Gates 14P und 15P können auf die folgenden zwei in 5 gezeigten Weisen mit den Anschlußabschnitten T1' und T1" verbunden werden. Eine erste Verdrahtungsweise besteht darin, daß die Anschlußabschnitte T2 und T2 über Kontaktlöcher (durch X' gezeigt) mittels eines in Y-Gitterrichtung angeordneten Aluminiumdrahts I_iY der ersten Schicht mit den Anschlußabschnitten T1' und T'' verbunden werden. Die andere Verdrahtungsweise besteht darin, daß die Anschlußabschnitte T2 und T2 über Kontaktlöcher (durch 'X' gezeigt) mittels eines in zur Y-Gitterrichtung senkrechten X-Gitterrichtung angeordneten Aluminiumdrahts I_1X der ersten Schicht mit den Anschlußabschnitten T1' und T1'' an ihren dritten Verbindungspositionen t3 verbunden sind. Wo ein Paar benachbarter CMOSFETs mit getrennten Gates in der gleichen Einheitsvorrichtung zur Bildung eines gemeinsamen Gates verbunden ist, können somit zwei Wege der kürzesten Verdrahtung unter Verwendung nur der Drähte der ersten Schicht mit einem Gitterfeld Länge realisiert werden. Dies bedeutet, daß die Verdrahtbarkeit im Vergleich zu herkömmlichen Vorrichtungen extrem verbessert wird. Der von der Einheitsvorrichtung 12 der vorliegenden Ausführungsform belegte Platz ist vier Gitterfelder in X-Richtung lang mal zwölf Gitterfelder in Y-Richtung breit und ist somit gleich wie bei den Einheitsvorrichtungen nach dem Stand der Technik von 11. Die Einheitsvorrichtungen der vorliegenden Ausführungsform sind dadurch gekennzeichnet, daß den Gates 14N und 15N die in 4 schraffierten zweiten und dritten Drahtverbindungspositionen t2, t3, t2' und t3' hinzugefügt werden, die in nicht benutzten Bereichen der Gitterfeldlinie, in denen die Stopper 8 und 9 liegen, und der Gitterfeldlinie, in denen der gemeinsame Bereich der Source oder des Drains liegen, gelegen sind. Deshalb kann bei der vorliegenden Ausführungsform eine Vergrößerung der Fläche der Einheitsvorrichtungen vermieden werden.
Danach kann die Diagonalverdrahtung der Gates in der Einheitsvorrichtung 12 ausgeführt werden, wie in 6 gezeigt ist, wobei der Anschlußabschnitt T2 des Gates 14P mit dem Anschlußabschnitt T1'' und der Abschnitt T2 des Gates 15P mit dem Abschnitt T1' des Gates 14N verbunden wird. Bei der dargestellten Diagonalverdrahtung ist der Anschlußabschnitt T2 mit dem benachbarten Anschluß T1'' des Gates 15N an seiner dritten Drahtverbindungsposition t3' mittels eines in der Gitterlängsrichtung (X-Gitterrichtung) angeordneten Aluminiumdrahts I_1X der ersten Schicht verbunden, während der Anschlußabschnitt T2 des Gates 15P mit dem Anschlußabschnitt T1' des Gates 14N an seiner ersten Drahtverbindungsposition t1 mittels eines Aluminiumdrahts I_1XY der ersten Schicht verbunden ist, welcher derart angeordnet ist, daß er auf der ersten und der zweiten Verdrahtungsposition t1 und t2' des Anschlußabschnitts T1'' in dieser Reihenfolge verläuft. Bei der vorliegenden Ausführungsform wird eine Fläche von drei Gitterfeldern Länge in X-Richtung mal zwei Gitterfeldern Breite in Y-Richtung durch die Anschlußabschnitte T2 der jeweiligen Gates 14P und 15P, den Anschlußabschnitt T1" des Gates 15N und die ersten Drahtverbindungsabschnitte t1 der Anschlußabschnitte T1'' und T1' der jeweiligen Gates 15N und 14N definiert, wobei auf dieser Fläche die Diagonalverdrahtung zwischen den Gates durch die Aluminiumdrähte der ersten Schicht ohne Verwendung von Aluminiumdrähten der auf der ersten Aluminiumschicht abgeschiedenen zweiten Schicht ausgeführt werden kann. Die aus der Verwendung nur der ersten Aluminiumschicht folgenden Vorteile bestehen darin, daß aufgrund der Verwendung einer zweiten Aluminiumschicht auftretende für Draht verbotene Bahnen vermieden werden können, was zur Verbesserung der äußeren Verdrahtbarkeit beiträgt. Wie in 13 gezeigt, ist es beim Stand der Technik unvermeidlich, die Aluminiumdrähte I₁₃ und I₂ der ersten und der zweiten Schicht übereinander in entgegengesetzten Richtungen anzuordnen und Drähte wie den Aluminiumdraht I₁₂ quer über den Gate-Elektroden g anzuordnen, weshalb die Drähte nicht innerhalb der Fläche von drei Gitterfeldern Länge mal zwei Gitterfeldern Breite angeordnet werden können. Im Gegensatz dazu kann bei der vorliegenden Ausführungsform die Länge der Verdrahtung reduziert werden, da Aluminiumdrähte der zweiten Schicht nicht verwendet werden müssen und Drähte niemals über die Gate-Elektroden g gehen. Deshalb können die Kapazität und der Widerstand, die durch die Verdrahtung hervorgerufen werden, gleichzeitig reduziert werden, und die innere Verdrahtbarkeit kann verbessert sowie die durch die Verdrahtung verursachte Verzögerungszeit reduziert werden.
7 stellt ein aus zwei Einheitshalbleitervorrichtungen der vorliegenden Ausführungsform aufgebautes D-Flipflop dar, wobei das Flipflop das gleiche wie in 15 ist. Es ist darauf hinzuweisen, daß die Länge der Verdrahtung in 7 extrem reduziert ist und daß keine verbotenen Bahnen der zweiten Drähte auftreten. Die Anschlußabschnitte T1', T2', T1'' und T2'' des jeweiligen Gates 14N und 15N sind alle mit der zweiten und der dritten Drahtverbindungsposition versehen. Alternativ können, wie aus der in 6 dargestellten Verdrahtung hervorgeht, Einheitsvorrichtungen ohne Anschlußabschnitte T1', T2' und T2'' der jeweiligen Gates 14N und 15N verwendet werden, um die innere und die äußere Verdrahtbarkeit im Vergleich zu den Einheitsvorrichtungen nach dem Stand der Technik zu verbessern.

Claims

Halbleiterbauelement mit einer Mehrzahl von Halbleiterbauelementeinheiten (12), von denen jede einen ersten Feldeffekttransistor (F_P2) mit isoliertem Gate eines ersten Leitfähigkeitstyps und einen zweiten Feldeffekttransistor (F_N2) mit isoliertem Gate eines zweiten Leitfähigkeitstyps aufweist und die Halbleiterbauelementeinheiten und Transistoren selektiv mit Drähten zur Bildung einer gewünschten logischen Schaltung miteinander verbunden sind, wobei der erste und der zweite Transistor nebeneinander angeordnet sind, der erste Transistor eine erste Gateelektrode (15P) mit einem ersten Gateanschlußabschnitt (T₂) auf der dem zweiten Transistor zugewandten Seite und einem zweiten Gateanschlußabschnitt (T₁) auf der von dem zweiten Transistor abgewandten Seite aufweist, der zweite Transistor eine zweite Gateelektrode (15N) mit einem dritten Gateanschlußabschnitt (T₁'') neben dem ersten Gateanschlußabschnitt und einem vierten Gateanschlußabschnitt (T₂'') auf der von dem ersten Transistor abgewandten Seite aufweist, wobei der erste und der vierte Gateanschlußabschnitt jeweils einen ersten (t₁), einen zweiten (t₂') und einen dritten (t₃') Drahtverbindungsabschnitt aufweisen, die einstöckig miteinander verbunden sind, der zweite Gateanschlußabschnitt (T₁), eine von Source- und Drainzonen des ersten Transistors, der erste Gateanschlußabschnitt (T₂), ein erster Drahtverbindungsabschnitt (t₁) des dritten Gateanschlußabschnitts (T₁''), eine von Source- und Drainzonen des zweiten Transistors und ein erster Drahtverbindungsabschnitt (t₁) des vierten Gateanschlußabschnitts (T₁'') auf einer ersten geraden Linie angeordnet sind, die andere von Source- und Drainzonen des ersten Transistors, der zweite und der dritte Drahtverbindungsabschnitt (t₂', t₃') des dritten und des vierten Gateanschlußabschnitts (T₁'', T₂'') und die andere von Source- und Drainzonen des zweiten Transistors auf einer zweiten geraden Linie parallel zur ersten Linie angeordnet sind, der erste Gateanschlußabschnitt (T₂) und der dritte Drahtverbindungsabschnitt (t₃) des dritten Gateanschlußabschnitts auf einer dritten geraden Linie senkrecht zur ersten und zur zweiten Linie angeordnet sind, der erste und der zweite Drahtverbindungsabschnitt (t₁, t₂') des dritten Gateanschlußabschnitts auf einer vierten geraden Linie parallel zur dritten Linie angeordnet sind, der erste und der zweite Drahtverbindungsabschnitt (t₁, t₂') des vierten Gateanschlußabschnitts auf einer fünften geraden Linie parallel zur vierten Linie angeordnet sind, und der dritte Drahtverbindungsabschnitt (t₃') des vierten Gateanschlußabschnitts auf einer geraden Linie parallel zur fünften geraden Linie auf deren von der dritten und der vierten geraden Linie abgewandten Seite angeordnet ist.
Bauelement nach Anspruch 1, bei dem jede Halbleiterbauelementeinheit (12) ferner umfaßt einen dritten Feldeffekttransistor (F_P1) mit isoliertem Gate des ersten Leitfähigkeitstyps und einen vierten Feldeffekttransistor (F_N1) mit isoliertem Gate des zweiten Leitfähigkeitstyps, wobei der dritte Transistor (F_P1) neben dem ersten Transistor (F_P2) angeordnet ist und der vierte Transistor (F_N1) neben dem zweiten Transistor (F_N2) in Richtung der dritten und der vierten Linie angeordnet ist, der dritte Transistor eine dritte Gateelektrode (14P) besitzt, die parallel zur ersten Gateelektrode (15P) angeordnet ist und einen fünften Gateanschlußabschnitt (T₂) auf der dem vierten Transistor zugewandten Seite aufweist, der vierte Transistor eine vierte Gateelektrode (14N) besitzt, die parallel zur zweiten Gateelektrode (15N) angeordnet ist und einen sechsten Gateanschlußabschnitt (T₁') neben dem fünften Gateanschlußabschnitt aufweist, und der fünfte Gateanschlußabschnitt (T₂) auf der dritten geraden Linie auf der von dem ersten Gateanschlußabschnitt (T₂) abgewandten Seite des dritten Drahtverbindungsabschnitts (t₃') angeordnet ist.
Bauelement nach Anspruch 2, bei dem der erste und der dritte Transistor (F_P2, F_P1) eine gemeinsame Source- oder Drainzone besitzen und der zweite und der vierte Transistor (F_N2, F_N1) eine gemeinsame Source- oder Drainzone besitzen.
Bauelement nach einem der Ansprüche 1 bis 3, bei dem die Gateanschlußabschnitte einstückig mit den jeweiligen Gateelektroden verbunden und in derselben Ebene wie diese angeordnet sind.
Bauelement nach Anspruch 4, bei dem die Gateanschlußabschnitte in anderen Zonen als den Source- oder Drainzonen der Transistoren angeordnet und breiter als die Gateelektroden sind.