KR101913839B1 - 표시 장치 및 그것의 테스트 방법 - Google Patents

표시 장치 및 그것의 테스트 방법 Download PDF

Info

Publication number
KR101913839B1
KR101913839B1 KR1020120037506A KR20120037506A KR101913839B1 KR 101913839 B1 KR101913839 B1 KR 101913839B1 KR 1020120037506 A KR1020120037506 A KR 1020120037506A KR 20120037506 A KR20120037506 A KR 20120037506A KR 101913839 B1 KR101913839 B1 KR 101913839B1
Authority
KR
South Korea
Prior art keywords
pads
lines
pad
display panel
test
Prior art date
Application number
KR1020120037506A
Other languages
English (en)
Other versions
KR20130114997A (ko
Inventor
김은주
구본용
이동윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120037506A priority Critical patent/KR101913839B1/ko
Priority to US13/608,223 priority patent/US8975905B2/en
Publication of KR20130114997A publication Critical patent/KR20130114997A/ko
Application granted granted Critical
Publication of KR101913839B1 publication Critical patent/KR101913839B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Abstract

본 발명의 표시 장치는, 복수의 제1 라인들과 복수의 제2 라인들의 교차 영역에 각각 배치된 복수의 픽셀들을 포함하는 어레이 기판과, 상기 제1 라인들에 각각 전기적으로 연결된 복수의 제1 패드들과, 제2 내지 제5 패드들과, 상기 제1 패드들 중 일군의 제1 패드들과 제1 테스트 라인들을 통해 연결되고, 상기 제2 및 제4 패드들 사이에 연결된 제1 쇼팅바, 그리고 상기 제1 패드들 중 타군의 제1 패드들과 제2 테스트 라인들을 통해 연결되고, 상기 제3 및 제 5 패드들 사이에 연결된 제2 쇼팅바를 포함한다.

Description

표시 장치 및 그것의 테스트 방법{DISPLAY DEVICE AND TEST METHOD THEREOF}
본 발명은 표시 장치 및 그것의 테스트 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 크게 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기전계발광 표시장치(Organic electroluminescence Display device) 등이 있다.
이와 같은 평판 표시장치들은 TV, 컴퓨터 모니터 등의 영상표시기기에 구비되어 동영상을 비롯하여 각종 영상 및 문자를 디스플레이하는 역할을 한다. 특히, 박막 트랜지스터(TFT: thin film transistor)를 이용하여 액정 셀을 구동하는 액티브 매트릭스 타입의 액정 표시 장치는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.
액티브 매트릭스 타입의 액정 표시 장치를 제조하기 위한 제조 공정은 기판 세정, 기판 패터닝 공정, 배향막 형성/러빙 공정, 기판합착/액정주입 공정, 검사 공정, 리페어 공정, 실장 공정 등으로 나뉘어진다.
액정 표시 장치에 대한 검사 공정 중 어레이 테스트 공정은 액정 표시 패널의 게이트 라인 또는 데이터 라인이 정상적으로 구동되는 지를 검사한다. 액정 표시 패널의 제작 중 메탈 공정에 의해 생성된 게이트 라인 또는 데이터 라인은 하위 층의 단차나 노광시 파티클(particle) 등으로 인해 개방(open)되거나 단락(short)되는 불량이 발생할 수 있다.
이러한 어레이 테스트 공정은 액정 표시 장치의 제조 공정 중 꼭 필요하나 게이트 라인 또는 데이터 라인의 불량 검사를 위한 별도의 테스트용 라인들을 요구한다. 테스트용 라인들은 액정 표시 장치의 내로우 배젤(narrow bazel) 구현을 어렵게 한다.
따라서 본 발명의 목적은 테스트용 라인을 별도로 구비하지 않고도 어레이 테스트가 가능한 액정 표시 장치 및 그것의 테스트 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 표시 장치는: 복수의 제1 라인들과 복수의 제2 라인들의 교차 영역에 각각 배치된 복수의 픽셀들을 포함하는 어레이 기판과, 상기 제1 라인들에 각각 전기적으로 연결된 복수의 제1 패드들과, 제2 내지 제5 패드들과, 상기 제1 패드들 중 일군의 제1 패드들과 제1 테스트 라인들을 통해 연결되고, 상기 제2 및 제4 패드들 사이에 연결된 제1 쇼팅바, 그리고 상기 제1 패드들 중 타군의 제1 패드들과 제2 테스트 라인들을 통해 연결되고, 상기 제3 및 제 5 패드들 사이에 연결된 제2 쇼팅바를 포함한다.
이 실시예에 있어서, 상기 어레이 기판은 상기 복수의 픽셀들이 배열된 표시 영역 및 비표시 영역을 포함한다.
이 실시예에 있어서, 상기 제1 패드들, 상기 제1 및 제2 쇼팅바 그리고 상기 제2 내지 제5 패드들은 상기 어레이 기판의 상기 비표시 영역에 배열된다.
이 실시예에 있어서, 상기 제4 패드와 전기적으로 연결되고, 제1 테스트 신호를 수신하는 제1 프로브 패드, 및 상기 제5 패드와 전기적으로 연결되고, 제2 테스트 신호를 수신하는 제2 프로브 패드를 더 포함한다.
이 실시예에 있어서, 상기 제1 내지 제5 패드들은 상기 복수의 제1 라인들을 구동하기 위한 드라이브 IC(Integrated circuit)의 칩 패드들과 각각 연결된다.
이 실시예에 있어서, 상기 제1 및 제2 쇼팅바는 상기 드라이브 IC가 실장되는 드라이브 IC 영역 내에 배열된다.
이 실시예에 있어서, 상기 제1 라인들에 대한 테스트가 완료된 후 상기 제2 및 제4 패드들은 상기 제1 쇼팅바와 분리되고, 상기 제3 및 제5 패드들은 상기 제2 쇼팅바와 분리된다.
이 실시예에 있어서, 상기 복수의 제1 라인들은 게이트 라인들이고, 상기 복수의 제2 라인들은 데이터 라인들이다.
이 실시예에 있어서, 상기 제2 및 제4 패드는 수직 동기 시작 신호의 입/출력을 위한 패드이고, 상기 제3 및 제5 패드는 클럭 신호의 입/출력을 위한 패드이다.
본 발명의 다른 특징에 따른 복수의 게이트 라인들과 복수의 데이터 라인들의 교차 영역에 각각 배치된 복수의 픽셀들을 포함하는 어레이 기판을 테스트하는 방법은: 제1 패드들 중 일군의 제1 패드들을 통해 상기 게이트 라인들 중 일군의 게이트 라인들과 연결되며, 제2 패드와 제4 패드 사이에 형성된 제1 쇼팅바로 제1 테스트 신호를 인가하는 단계와, 상기 제1 패드들 중 타군의 제1 패드들을 통해 게이트 라인들 중 타군의 게이트 라인들과 연결되며, 제3 패드와 제5 패드 사이에 형성된 제2 쇼팅바로 제2 테스트 신호를 인가하는 단계와, 상기 제4 패드와 전기적으로 연결 제1 프로브 패드 및 상기 제5 패드와 전기적으로 연결된 상기 제2 프로브 패드를 통하여 상기 게이트 라인들의 불량을 판정하는 단계, 그리고 상기 제1 및 제2 쇼팅바를 상기 제1 내지 제5 패드들과 전기적으로 분리하는 단계를 포함한다.
이 실시예에 있어서, 상기 제1 내지 제5 패드들은 상기 복수의 게이트 라인들을 구동하기 위한 게이트 드라이브 IC(Integrated circuit)의 칩 패드들과 각각 연결될 패드들이다.
이 실시예에 있어서, 상기 제2 및 제4 패드는 수직 동기 시작 신호의 입/출력을 위한 패드이고, 상기 제3 및 제5 패드는 클럭 신호의 입/출력을 위한 패드이다.
이와 같은 본 발명에 의하면, 어레이 테스트를 위한 배선을 최소화할 수 있으므로, 표시 패널의 주변 영역의 폭을 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 평면도이다.
도 2는 도 1에 도시된 표시 패널의 일부 확대해서 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 표시 장치의 테스트 방법을 보여주는 플로우차트이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 평면도이다.
도 1을 참조하면, 표시장치(100)는 표시 패널(110), 인쇄 회로 기판(120), 타이밍 컨트롤러(130), 데이터 드라이브 IC들(140, 142, 144), 게이트 드라이브 IC들(150, 152) 그리고 프로브 패드들(161, 162)를 포함한다.
표시 패널(110)은 영상을 표시한다. 표시 패널(110)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기 전계 발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 일렉트로웨팅 표시 패널(electrowetting display panel) 등이 채용될 수 있다.
본 실시예에서 표시 패널(110)이 액정 표시 패널인 것을 예로써 설명한다. 도 1에 도시되지 않았지만, 표시 장치는 표시 패널(110)에 인접하게 배치되어 표시 패널(110)로 광을 공급하는 백라이트 유닛을 더 포함할 수 있다. 백라이트 유닛은 가시광선 영역의 광을 방출하는 복수의 가시광선 광원 및 적외선 영역의 광을 방출하는 복수의 적외선 광원을 포함할 수 있다.
표시 패널(110)은 다수의 화소(PX)가 구비된 표시 영역(DA)과 표시 영역(DA)과 인접한 주변 영역(PA)으로 구분된다. 표시 영역(DA)은 영상이 표시되는 영역이고, 주변 영역(PA)은 영상이 표시되지 않는 영역이다.
표시 패널(110)에는 제1 방향(D1)으로 연장된 다수의 게이트 라인(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 절연되게 교차하고 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL1~DLm)이 구비된다. 게이트 라인들(GL1~GLn)은 게이트 드라이브 IC들(150, 152)에 연결되고, 데이터 라인들(DL1~DLm)은 데이터 드라이브 IC들(140, 142, 144)에 연결된다.
각 서브 픽셀(Px)은 도면에 도시되지 않았으나, 대응하는 데이터 라인 및 게이트 라인에 연결된 스위칭 트랜지스터와 이에 연결된 액정 커패시터(crystal capacitor) 및 스토리지 커패시터(storage capacitor)를 포함한다.
데이터 드라이브 IC들(140, 142, 144)은 플렉시블 인쇄 회로 기판(141, 143, 145) 상에 각각 실장된다. 플렉시블 인쇄 회로 기판(141, 143, 145)은 탭(TAP, tape automated bonding) 방식으로 표시 패널(110)의 주변 영역(PA)의 일측 및 인쇄 회로 기판(120)에 연결된다. 게이트 드라이브 IC들(150, 152)은 표시 패널(110)의 주변 영역(PA)의 다른 일측에 칩-온-글래스(Chip-On-Glass) 방식으로 부착된다. 도 1에는 3 개의 데이터 드라이브 IC들(140, 142, 144)과 2 개의 게이트 드라이브 IC들(150, 152)이 도시되어 있으나, 데이터 드라이브 IC들 및 게이트 드라이브 IC들의 수는 다양하게 변경될 수 있다.
인쇄 회로 기판(120)에는 타이밍 컨트롤러(130)가 실장된다. 타이밍 컨트롤러(130)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 수신한다. 타이밍 컨트롤러(130)는 데이터 드라이브 IC들(140, 142, 144)과의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하고, 변환된 영상 신호를 데이터 드라이브 IC들(140, 142, 144)로 제공할 수 있다. 또한, 타이밍 컨트롤러(130)는 데이터 제어 신호(예를 들어, 출력개시신호(TP), 수평개시신호(STH) 및 극성반전신호(POL) 등)를 데이터 드라이브 IC들(140, 142, 144)로 제공할 수 있다. 데이터 드라이브 IC들(140, 142, 144)은 데이터 제어 신호에 응답해서 영상신호를 데이터 전압들로 변환하여 데이터 라인들(DL1~DLm)에 출력한다.
타이밍 컨트롤러(130)는 수직 동기 시작 신호(STV) 및 클럭 신호(CPV)를 게이트 드라이브 IC(150)로 제공한다. 타이밍 컨트롤러(130)로부터 게이트 드라이브 IC(150)로 제공하는 수직 동기 시작 신호(STV) 및 클럭 신호(CPV)는 플렉시블 인쇄 회로 기판(145)을 통해 게이트 드라이브 IC들(150, 152)로 제공될 수 있다. 게이트 드라이브 IC들(150, 152)은 타이밍 컨트롤러(130)로부터의 수직 동기 시작 신호(STV) 및 클럭 신호(CPV)에 응답해서 게이트 라인들(GL1~GLn)을 순차적으로 구동한다. 프로브 패드들(161, 162)에 대해서는 추후 상세히 설명된다.
도 2는 도 1에 도시된 표시 패널의 일부 확대해서 보여주는 도면이다.
도 2에 도시된 표시 패널(110)은 게이트 드라이브 IC들(150, 152)이 실장되기 전의 상태이다. 게이트 IC 영역(150a)은 게이트 드라이브 IC(150)가 COG 방식으로 실장될 영역을 나타내고, 게이트 IC 영역(152a)은 게이트 드라이브 IC(152)가 COG 방식으로 실장될 영역을 나타낸다.
표시 패널(110) 상에는 도 1에 도시된 게이트 드라이브 IC(150)와 연결될 제1 내지 제5 패드들(P1-P5)이 구비되고, 게이트 드라이브 IC(152)와 연결된 제6 내지 제10 패드들(P6-P10)이 구비된다.
제1 패드들(P1)은 도 1에 도시된 게이트 드라이브 IC(150)와 표시 패널(110)에 배열된 게이트 라인들(GL1-GLk)을 전기적으로 연결하기 위한 패드(또는 범프(bump))이다. 제2 및 제3 패드들(P2, P3)은 타이밍 컨트롤러(130)로부터의 수직 동기 시작 신호(STV) 및 클럭 신호(CPV)를 게이트 드라이브 IC(150)로 전달하기 위한 패드들이다. 제2 패드(P2)는 도 1의 타이밍 컨트롤러(130)로부터의 수직 동기 시작 신호(STV)가 전달되는 제1 라인(L1)과 연결된다. 제3 패드(P3)는 도 1의 타이밍 컨트롤러(130)로부터의 클럭 신호(CPV)가 전달되는 제2 라인(L2)과 연결된다. 제4 및 제5 패드들(P4, P5)은 게이트 드라이브 IC(150)로부터의 출력 신호들을 게이트 드라이브 IC(152)로 전달하기 위한 패드들이다. 또한 제2 패드(P2)는 제3 라인(L3)을 통해 제4 패드(P4)와 연결되고, 제3 패드(P3)는 제4 라인(L4)을 통해 제5 패드(P5)와 연결된다. 어레이 테스트 공정이 끝난 후, 제1 내지 제5 패드들(P1-P5)은 도 1에 도시된 게이트 드라이브 IC(150)에 구비된 칩 패드(미 도시됨)와 연결될 것이다.
제6 패드들(P6)은 도 1에 도시된 게이트 드라이브 IC(152)와 표시 패널(110)에 배열된 게이트 라인들(GLk+1-GLn)을 전기적으로 연결하기 위한 패드들이다. 제7 및 제8 패드들(P7, P8)은 제4 및 제5 패드들(P4, P5)로부터의 신호들을 게이트 드라이브 IC(152)로 전달하기 위한 패드들이다. 제9 및 제10 패드들(P9, P10)은 게이트 드라이브 IC(152)로부터의 신호들을 출력하는 패드들이다. 또한 제7 패드(P7)는 제7 라인(L7)을 통해 제9 패드(P9)와 연결되고, 제8 패드(P8)는 제8 라인(L8)을 통해 제10 패드(P10)와 연결된다. 프로브 패드(161)는 제9 라인(L9)을 통해 제9 패드(P9)와 연결되고, 프로브 패드(162)는 제10 라인(L10)을 통해 제10 패드(P10)와 연결된다. 만일 표시 패널(110) 상에 1개의 게이트 드라이브 IC(150) 만 실장되는 경우, 프로브 패드(161)는 제5 라인(L5)을 통해 제4 패드(P4)와 연결되고, 프로브 패드(162)는 제6 라인(L6)을 통해 제5 패드(P5)와 연결될 것이다. 만일 표시 패널(110) 상에 3개 이상의 게이트 드라이브 IC들이 실장되는 경우, 게이트 드라이브 IC들은 도 2에 도시된 방식으로 직렬 연결될 것이다. 어레이 테스트 공정이 끝난 후, 제6 내지 제10 패드들(P6-P10)은 도 1에 도시된 게이트 드라이브 IC(152)에 구비된 칩 패드(미 도시됨)와 연결될 것이다.
COG(chip on glass) 기술을 적용한 액정 표시 장치는 COF(chip on film) 또는 FPC(flexible printed circuit film) 기술을 적용한 액정 표시 장치와 달리 제1 및 제6 패드들(P1, P6)의 크기가 불량 검사 장비인 프로브 핀보다 작게 형성되기 때문에 프로브 핀을 통해 직접 검사를 할 수 없다. 그러므로 게이트 라인들(GL1-GLn)을 을 홀수 번째와 짝수 번째 라인으로 나누어 결선하고, 검사용 패드들(161, 162)을 형성하여 액정 표시 패널(110)의 불량을 검출할 수 있다.
다른 실시예에서, 별도로 검사용 패드들(161, 162)을 구비하지 않고, 게이트 라인들과 연결된 제1 내지 제10 패드들(P1-P10)에 직접 프로브를 접속하여 테스트 신호를 인가할 수도 있다.
제1 패드들(P1) 중 일군의 제1 패드들(P1O)은 홀수 번째 게이트 라인들(GL1, GL3, ..., GLk-1)과 연결되고, 타군의 제1 패드들(P1E)은 짝수 번째 게이트 라인들(GL2, GL4, ..., GLk)과 연결된다. 일군의 제1 패드들(P1O)은 제1 테스트 라인들(TL1, TL3, ..., TLk-1)을 통해 제4 라인(L4)과 연결되고, 타군의 제1 패드들(P1E)은 제2 테스트 라인들(TL2, TL4, ..., TLk)을 통해 제3 라인(L3)과 연결된다.
제3 라인(L3)과 제4 라인(L4)은 어레이 테스트(array test)를 위하여 표시 패널(110) 상에 형성된 게이트 라인들(GL1-GLk)과 연결된 쇼팅바(shorting bar)이다. 제3 라인(L3)과 제4 라인(L4)은 일정한 간격을 두고 서로 평행하게 배열된다.
어레이 테스트 후에 표시 패널(110)의 정상적인 구동을 위하여, 제1 및 제2 테스트 라인들(TL1-TLk)과 쇼팅바 즉, 제3 라인(L3)과 제4 라인(L4)은 레이저 트리밍(laser trimming) 공정 등을 통해 단선된다. 도 2에 도시된 예에서 제1 및 제2 테스트 라인들(TL1-TLk) 그리고 제3 라인(L3)과 제4 라인(L4)은 제2 방향(D2)으로 신장된 절단선(CUT1)을 따라 단선된다. 그러므로 짝수 번째 게이트 라인들(GL2, GL4, ..., GLk)은 각각 전기적으로 분리되고, 홀수 번째 게이트 라인들(GL1, GL3, ..., GLk-1)은 각각 전기적으로 분리된다. 또한 제2 패드(P2)와 제4 패드(P4)는 전기적으로 분리되고, 제3 패드(P3)와 제5 패드(P5)도 전기적으로 분리된다.
마찬가지로, 제7 라인(L7)과 제8 라인(L8)은 어레이 테스트를 위하여 표시 패널(110) 상에 형성된 게이트 라인들(GLk+1-GLn)과 연결된 쇼팅바이다. 어레이 테스트 후에 게이트 라인들(GLk+1-GLn)과 연결된 쇼팅바 즉, 제3 라인(L3)과 제4 라인(L4)은 레이저 트리밍 공정 등을 통해 단선된다. 도 2에 도시된 예에서 테스트 라인들(TLk+1-TLn) 그리고 제7 라인(L7)과 제8 라인(L8)은 제2 방향(D2)으로 신장된 절단선(CUT2)을 따라 단선된다. 그러므로 홀수 번째 게이트 라인들(GLk+1, GLk+3, ..., GLn-1)은 각각 전기적으로 분리되고, 짝수 번째 게이트 라인들(GLk+2, GLk+4, ..., GLn)은 각각 전기적으로 분리된다. 또한 제7패드(P7)와 제9 패드(P9)는 전기적으로 분리되고, 제8 패드(P8)와 제10 패드(P10)도 전기적으로 분리된다.
특히, 쇼팅바인 제3 라인(L3)과 제4 라인(L4)은 게이트 드라이브 IC(150)가 놓여지는 게이트 IC 영역(150a)에 배열되고, 제7 라인(L7)과 제8 라인(L8)은 게이트 드라이브 IC(152)가 놓여지는 게이트 IC 영역(152a)에 배열된다. 그러므로 게이트 드라이브 IC(150)가 놓여지는 게이트 IC 영역(150a)의 밖으로 테스트용 라인이 구비되지 않아도 되므로 표시 패널(110)의 주변 영역(PA)의 폭을 최소화할 수 있다.
도 3은 본 발명의 실시예에 따른 표시 장치의 테스트 방법을 보여주는 플로우차트이다.
도 3을 참조하면, 도 1에 도시된 픽셀(PX)과 게이트 라인들(GL1-GLn) 및 데이터 라인들(DL1-DLm)이 형성된 표시 패널(110)을 테스트 장치(미 도시됨)에 로딩한다. 이때, 표시 패널(110)의 비표시 영역(PA)에는, 도 2에 도시된 바와 같이, 제1 내지 제10 패드들(P1-P10), 프로브 패드들(161-162), 제1 및 제2 테스트 라인들(TL1-TLn), 그리고 제1 내지 제10 라인들(L1-L10)이 형성된 상태이다.
테스트 장치는 프로브 패드들(161, 162)에 테스트 신호를 인가한다(S210). 소정 시간이 경과한 후 테스트 장치는 프로브 패드들(161, 162)의 전류를 측정한다(S220), 테스트 장치는 측정된 전류값에 따라서 표시 패널(110)의 불량을 판정한다(S230). 표시 패널(110)의 불량이 감지되지 않으면 레이저 트리밍 등의 공정에 의해 제1 및 제2 테스트 라인들(TL1-TLn)과 제3, 제4, 제7 및 제8 라인(L3, L4, L7, L8)을 절단선(CUT1, CUT2)을 따라 단선한다.
이와 같은 테스트 방법은 게이트 라인들(GL1-GLn)의 테스트를 위한 라인을 최소로 요구하므로 표시 장치의 생산 비용을 절감할 수 있다.
100: 표시 장치 110: 표시 패널
120: 인쇄 회로 기판 130: 타이밍 컨트롤러
140, 142, 144: 데이터 드라이브 IC
141, 143, 145: 플렉시블 인쇄 회로 기판
150, 152: 게이트 드라이브 IC
161, 162: 프로브 패드

Claims (12)

  1. 복수의 제1 라인들과 복수의 제2 라인들의 교차 영역에 각각 배치된 복수의 픽셀들을 포함하는 표시 패널과;
    상기 제1 라인들에 각각 전기적으로 연결된 복수의 제1 패드들과;
    제2 내지 제5 패드들과;
    상기 제1 패드들 중 일군의 제1 패드들과 제1 테스트 라인들을 통해 연결되고, 상기 제2 및 제4 패드들 사이에 연결된 제1 쇼팅바; 그리고
    상기 제1 패드들 중 타군의 제1 패드들과 제2 테스트 라인들을 통해 연결되고, 상기 제3 및 제5 패드들 사이에 연결된 제2 쇼팅바를 포함하며,
    상기 제1 및 제2 쇼팅바는 상기 표시 패널의 드라이브 IC(Integrated circuit)가 실장되는 드라이브 IC 영역 내에 배열되는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 표시 패널은 상기 복수의 픽셀들이 배열된 표시 영역 및 비표시 영역을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 제1 패드들, 상기 제1 및 제2 쇼팅바 그리고 상기 제2 내지 제5 패드들은 상기 표시 패널의 상기 비표시 영역에 배열되는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제4 패드와 전기적으로 연결되고, 제1 테스트 신호를 수신하는 제1 프로브 패드; 및
    상기 제5 패드와 전기적으로 연결되고, 제2 테스트 신호를 수신하는 제2 프로브 패드를 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 제1 내지 제5 패드들은 상기 복수의 제1 라인들을 구동하기 위한 상기 드라이브 IC의 칩 패드들과 각각 연결되는 것을 특징으로 하는 표시 장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제1 라인들에 대한 테스트가 완료된 후 상기 제2 및 제4 패드들은 상기 제1 쇼팅바와 분리되고, 상기 제3 및 제5 패드들은 상기 제2 쇼팅바와 분리되는 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 복수의 제1 라인들은 게이트 라인들이고, 상기 복수의 제2 라인들은 데이터 라인들인 것을 특징으로 하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 제2 및 제4 패드들은 수직 동기 시작 신호의 입/출력을 위한 패드이고, 상기 제3 및 제5 패드들은 클럭 신호의 입/출력을 위한 패드인 것을 특징으로 하는 표시 장치.
  10. 복수의 게이트 라인들과 복수의 데이터 라인들의 교차 영역에 각각 배치된 복수의 픽셀들을 포함하는 표시 패널을 테스트하는 방법에 있어서:
    제1 패드들 중 일군의 제1 패드들을 통해 상기 게이트 라인들 중 일군의 게이트 라인들과 연결되며, 제2 패드와 제4 패드 사이에 형성된 제1 쇼팅바로 제1 테스트 신호를 인가하는 단계와;
    상기 제1 패드들 중 타군의 제1 패드들을 통해 게이트 라인들 중 타군의 게이트 라인들과 연결되며, 제3 패드와 제5 패드 사이에 형성된 제2 쇼팅바로 제2 테스트 신호를 인가하는 단계와;
    상기 제4 패드와 전기적으로 연결 제1 프로브 패드 및 상기 제5 패드와 전기적으로 연결된 제2 프로브 패드를 통하여 상기 게이트 라인들의 불량을 판정하는 단계; 그리고
    상기 제1 및 제2 쇼팅바를 상기 제1 내지 제5 패드들과 전기적으로 분리하는 단계를 포함하며,
    상기 제1 및 제2 쇼팅바는 상기 표시 패널의 드라이브 IC(Integrated circuit)가 실장되는 드라이브 IC 영역 내에 배열되는 것을 특징으로 하는 표시 장치의 테스트 방법.
  11. 제 10 항에 있어서,
    상기 제1 내지 제5 패드들은 상기 복수의 게이트 라인들을 구동하기 위한 상기 드라이브 IC의 칩 패드들과 각각 연결될 패드들인 것을 특징으로 하는 표시 장치의 테스트 방법.
  12. 제 11 항에 있어서,
    상기 제2 및 제4 패드는 수직 동기 시작 신호의 입/출력을 위한 패드이고, 상기 제3 및 제5 패드는 클럭 신호의 입/출력을 위한 패드인 것을 특징으로 하는 표시 장치의 테스트 방법.

KR1020120037506A 2012-04-10 2012-04-10 표시 장치 및 그것의 테스트 방법 KR101913839B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120037506A KR101913839B1 (ko) 2012-04-10 2012-04-10 표시 장치 및 그것의 테스트 방법
US13/608,223 US8975905B2 (en) 2012-04-10 2012-09-10 Display apparatus with reduced number of test lines for array test process and method of testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120037506A KR101913839B1 (ko) 2012-04-10 2012-04-10 표시 장치 및 그것의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20130114997A KR20130114997A (ko) 2013-10-21
KR101913839B1 true KR101913839B1 (ko) 2018-12-31

Family

ID=49291808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037506A KR101913839B1 (ko) 2012-04-10 2012-04-10 표시 장치 및 그것의 테스트 방법

Country Status (2)

Country Link
US (1) US8975905B2 (ko)
KR (1) KR101913839B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000797B2 (en) * 2012-09-12 2015-04-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT-LCD array substrate having a connecting device for testing twice and test method for the same
KR102272789B1 (ko) * 2014-01-15 2021-07-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102203281B1 (ko) * 2014-08-29 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치와 이의 제조방법
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102191648B1 (ko) * 2014-11-14 2020-12-16 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN104407456A (zh) * 2014-12-18 2015-03-11 深圳市华星光电技术有限公司 阵列基板及显示装置
KR102411705B1 (ko) 2015-04-10 2022-06-23 삼성디스플레이 주식회사 표시장치
CN104764959A (zh) * 2015-04-15 2015-07-08 京东方科技集团股份有限公司 点灯治具
KR102418492B1 (ko) * 2015-06-30 2022-07-06 엘지디스플레이 주식회사 플렉서블 유기발광표시패널
KR102387788B1 (ko) * 2015-08-26 2022-04-18 엘지디스플레이 주식회사 표시장치
KR20180024081A (ko) * 2016-08-25 2018-03-08 엘지디스플레이 주식회사 표시패널 및 표시장치
CN106652929B (zh) * 2016-10-18 2019-11-05 武汉华星光电技术有限公司 显示模组及液晶显示屏
CN106526918B (zh) * 2016-12-16 2019-05-28 惠科股份有限公司 一种显示基板及其测试方法
CN107015387A (zh) * 2017-05-19 2017-08-04 深圳市华星光电技术有限公司 一种用于阵列基板的测试线路
KR102550732B1 (ko) 2017-12-13 2023-07-03 삼성디스플레이 주식회사 표시장치
WO2021000235A1 (zh) 2019-07-01 2021-01-07 京东方科技集团股份有限公司 显示面板、显示装置及驱动方法
WO2021000233A1 (zh) * 2019-07-01 2021-01-07 京东方科技集团股份有限公司 显示面板及显示装置
US11636790B2 (en) 2019-07-01 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display drive method thereof, and display device
RU2756896C1 (ru) 2019-07-01 2021-10-06 Боэ Текнолоджи Груп Ко., Лтд. Панель дисплея, устройство отображения и способ управления
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119925A1 (en) * 2002-08-23 2004-06-24 Sung-Jae Moon Liquid crystal display, testing method thereof and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180460A (ja) 1992-12-15 1994-06-28 Seiko Epson Corp 半導体チップ接続用基板構造
KR100737896B1 (ko) 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP2002289658A (ja) 2001-03-27 2002-10-04 Rohm Co Ltd 半導体装置
JP3737405B2 (ja) 2001-09-13 2006-01-18 Ｎｅｃマイクロシステム株式会社 チップ製造方法およびシステム、回路基板、回路チップ
KR100911467B1 (ko) 2002-12-31 2009-08-11 삼성전자주식회사 액정표시장치의 검사 장치
JP4299760B2 (ja) 2004-10-21 2009-07-22 エルピーダメモリ株式会社 半導体装置のテスト方法
KR100692691B1 (ko) 2004-10-26 2007-03-14 비오이 하이디스 테크놀로지 주식회사 액정표시장치
TWI312087B (en) * 2005-08-26 2009-07-11 Au Optronics Corporatio Test circuit for flat panel display device
KR101163603B1 (ko) 2005-08-30 2012-07-06 엘지디스플레이 주식회사 액정표시장치용 박막 트랜지스터 기판 및 이를 구비하는액정표시장치
KR20070071341A (ko) 2005-12-30 2007-07-04 삼성전자주식회사 액정표시장치 및 이의 테스트 방법
KR20090126052A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
US7944225B2 (en) 2008-09-26 2011-05-17 Formfactor, Inc. Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
JP5176867B2 (ja) 2008-10-24 2013-04-03 セイコーエプソン株式会社 電子部品の押圧装置及びｉｃハンドラ
TWM357609U (en) * 2008-12-08 2009-05-21 Chunghwa Picture Tubes Ltd LCD panels capable of testing cell defects, line defects and layout defects
TWM396960U (en) * 2010-07-29 2011-01-21 Chunghwa Picture Tubes Ltd Display device having repair and detect structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119925A1 (en) * 2002-08-23 2004-06-24 Sung-Jae Moon Liquid crystal display, testing method thereof and manufacturing method thereof

Also Published As

Publication number Publication date
US8975905B2 (en) 2015-03-10
KR20130114997A (ko) 2013-10-21
US20130265072A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
KR101913839B1 (ko) 표시 장치 및 그것의 테스트 방법
KR102316101B1 (ko) 표시장치와 그 검사 방법
KR100951357B1 (ko) 액정 표시 장치
TWI410700B (zh) 顯示裝置及用於測試其之方法
KR101403127B1 (ko) 디스플레이패널 및 디스플레이패널 검사방법
JP2004310024A (ja) 液晶表示装置及びその検査方法
KR101992910B1 (ko) 액정 표시패널 및 그 검사 시스템
US10043478B2 (en) Display device
US10437386B2 (en) Display panel having touch sensor and inspection method
JP2016218243A (ja) 表示装置
KR101992892B1 (ko) 평판 표시 장치 및 그의 구동 방법
TW202030708A (zh) 多工器驅動方法以及顯示裝置
KR20070093540A (ko) 표시 장치
KR20120041043A (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
KR102296768B1 (ko) 표시패널 및 표시패널의 검사 방법
KR102296073B1 (ko) 액정 표시 장치
KR101649220B1 (ko) 액정표시장치의 검사장치
KR20150077778A (ko) 디스플레이 장치의 검사 방법
KR20080022354A (ko) 액정표시장치
KR102056276B1 (ko) 점등 검사 장치 및 방법
KR20130054678A (ko) 표시장치
US9159259B2 (en) Testing circuits of liquid crystal display and the testing method thereof
KR20170051791A (ko) 표시패널과 이를 이용한 표시장치
KR101192050B1 (ko) 평판표시장치의 검사방법 및 장치
KR20150078440A (ko) 디스플레이 장치의 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant