CN101398861B - 电子元件焊接区域布局检测方法 - Google Patents

Abstract

本发明公开了一种电子元件焊接区布局检测方法，应用于通过数据处理装置执行的印刷电路板的布线软件中，本发明主要是先行选取该印刷电路板的焊接区，以撷取该焊接区中所有焊垫的网络属性信息及布局方式；其次，依据所撷取的各该焊垫的布局方式，将该焊接区分成四个区块；再次，依据所撷取的网络属性信息，获取并累加各该区块中的各该焊垫的连线宽度信息，以分别得到各该区块的连线宽度总和；然后，将各该区块中处于对角的两组区块的走线连接宽度总和两两比对；最后，判断各该比对结果是否在一预定范围内，若否，则提供一提示作业，以供后续调整该不符合该预定范围的比对结果对应的二区块的连线宽度，从而解决现有技术的种种缺陷。

Description

电子元件焊接区域布局检测方法

技术领域

本发明涉及一种印刷电路板焊接区布局检测技术，更详而言之，涉及一种应用于通过数据处理装置执行的印刷电路板的布线软件中的电子元件焊接区布局检测方法。

背景技术

随着通讯、网络及电脑等各式可携式(Portable)产品的大幅成长，印刷电路板上多数布设有具有不同功能、高密度与多接脚化特性的电子元件，例如球栅阵列式(Ball Grid Array；BGA)元件、覆晶式(Flip Chip；FC)元件、芯片尺寸封装(Chip Size Package；CSP)元件及多芯片模块(Multi Chip Module；MGM)元件等，且各该电子元件是利用现有的表面黏接技术(Surface-Mounting Technology；SMT)并通过焊黏剂(Solder paste)固接至该印刷电路板预设焊接区的多个焊垫(Pad)上，藉以电性连接至该印刷电路板。

请参阅图1A及图1B，分别显示一电子元件2的布局结构示意图、以及印刷电路板1中对应该电子元件2的焊接区10的布局结构示意图。如图所示，该印刷电路板1的预设焊接区10提供多个焊垫100a、100b等，以供对应接置该电子元件2的各该接脚20a、20b等，为使该焊接的电子元件2的某些接脚20a可电性连接于印刷电路板1的例如电源层、接地或其它线路的线路层，亦或其它电子元件，于该焊接区10中的某些焊垫100a周围布设有例如为通孔的电性连接端103，并通过导电线路101以电性连接至该焊垫100a，然，由于同一电子元件的各该接脚电性连接至该印刷电路板1的对象(电源层、接地或其它线路的线路层，亦或其它电子元件)可能不尽相同，而不同的连接对象对导电线路允许的走线宽度亦有所不同，导致该焊接区10的各该焊垫100a所电性连接的导电线路101的宽度亦可能有所不同；此外，出于例如信号完整性、或印刷电路板布局工艺等因素的考虑，可能对该焊接区10某些焊垫100b区域实施铺铜作业，则使得各该焊垫100b与大片铜层(shape)102(如图1B的横向条纹区域所示)连接。

但是，上述焊接区布局结构中，该焊接区10中布设的导电线路101及铜层102的宽度分布不均匀，造成该焊接区10铜箔(导电线路101或铜层102)分布不均匀，当以回焊(Reflow-Soldering)制程将该电子元件2的各该接脚20a、20b焊接至该预设焊接区10的对应各该焊垫100a、100b上时，该焊接区10中具有较宽铜箔的区域会因其铜箔宽度较大而可能有偷锡作用，而将焊黏剂自与其连接的焊垫吸引到对应铜箔上，并引发该焊接区10各区块的焊黏剂因剂量及熔化状态不一致，致使该电子元件2的各该接脚端受到焊黏剂的拉力不一致，其中粗铜箔相比于细铜箔，具有较大的拉应力，故而容易使该电子元件2的某些接脚产生翘起的现象，严重者甚至使该电子元件2翘起的接脚无法电性连接至该焊垫，造成该电子元件2焊接不良的弊端，严重影响该电子元件2的电性连接质量；另外，该铜箔101或102具有近似于散热片的散热作用，于回焊期间可将热量自焊垫带走，而该宽铜箔相比于细铜箔的散热更快，如此，造成该焊接区10的各该焊垫冷却速度不一，亦容易造成该焊接区10整体散热不平衡，一端的焊锡表面能量大于另一端，表面能量的不平衡引起一端的扭矩更大，造成该电子元件2移位或焊接不良等缺陷。

此处需予以说明的是，上述焊接区10的各该焊垫100a、100b周围是否需布设铜箔、布设何种铜箔(是导电线路101还是铜层102)、以及布设的铜箔的宽度尺寸大小为何均是于印刷电路板设计阶段通过例如Allegro、Protel等现有各类布线软件程序予以设计，而于设计作业完成后，并未配置有检测该印刷电路板的各该焊接区所布设的铜箔是否合理以及修正的工序，即交付板厂进行印刷电路板制造作业，如此，即可能于后续焊接电子元件于该印刷电路板成品上时，出现如上所述的种种缺陷；此外，当出现上述问题时，只能废弃该印刷电路板，重新设计该印刷电路板以及重新交付板厂进行印刷电路板制造作业，如此，无疑大大增加了设计制造成本。

因此，如何提出一种于印刷电路板通过布线软件设计完成后并于投入印刷电路板制造前进行电子元件焊接区布局检测技术，以避免现有技术中的种种缺陷，实为目前亟欲解决的技术问题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于提供一种电子元件焊接区布局检测方法，以使该电子元件于焊接时避免产生移位或焊接不良的弊端。

本发明的另一目的在于提供一种电子元件焊接区布局检测方法，以提高电子元件的电性连接质量。

本发明的再一目的在于提供一种电子元件焊接区布局检测方法，以降低设计制造成本。

为达到上述目的及其它目的，本发明提供一种应用于通过数据处理装置执行的印刷电路板的布线软件中的电子元件焊接区布局检测方法。其中，该印刷电路板布设有至少一个焊接区，该焊接区用以供对应接置电子元件，而该电子元件具有多个接脚，且该焊接区具有多个对应该电子元件各该接脚的焊垫，该电子元件焊接区布局检测方法包括：(1)选取该印刷电路板的待测焊接区，以撷取该待测焊接区中的所有焊垫的网络属性信息以及布局方式；(2)依据所撷取的该待测焊接区中的各该焊垫的布局方式，将该待测焊接区分成四个区块；(3)依据所撷取的网络属性信息，获取并累加各该区块中的各该焊垫的连线宽度信息，以分别得到各该区块的连线宽度总和；(4)依据累加得到的各该区块的连线宽度总和，将各该区块中处于对角的两组区块的走线连接宽度总和两两比对，以得到两组比对结果；(5)判断各该比对结果是否在一预定范围内，若否，则进至步骤(6)，若是，则结束该检测方法；以及(6)提供一提示作业，以供后续调整该不符合该预定范围的比对结果对应的二区块的连线宽度。

于本发明的电子元件焊接区布局检测方法中，该网络属性信息是由该焊垫的电性连接状态予以确定的，而该电性连接状态包括已电性连接、或未电性连接，较佳地，该网络属性信息对应该焊垫处于已电性连接的状态时为该焊垫的出线宽度参数值及该焊垫的周长参数值的其中一者，该网络属性信息对应该焊垫处于未电性连接的状态时为参数值0。相应地，该连线宽度信息对应该网络属性信息为该焊垫出线宽度参数值、该焊垫的周长参数值、或参数值0。

于一较佳实施例中，上述待测焊接区的四个区块划分步骤(2)复包括：(2-1)依据所撷取的该待测焊接区中的各该焊垫的布局方式，计算该焊接区的各该焊垫于二维坐标上的排列数量；以及(2-2)依据所计算的排列数量以及预设的运算规则，计算得到一分界区域，以通过该分界区域将该焊接区分成四个区块。更详而言之，该二维坐标上的排列数量为该待测焊接区的焊垫于纵轴坐标上排列的列数及横轴坐标上排列的行数，而该运算规则为分别将所计算的行数及列数除以2取模的方式，以得到该分界区域。

于另一实施例中，上述待测焊接区的四个区块划分步骤(2)复包括：依据所撷取的该待测焊接区中的各该焊垫的布局方式，得到该焊接区的二对角线区域，以通过各该对角线区域将该焊接区分成四个区块。

此外，于本发明的电子元件焊接区布局检测方法中，上述提示作业步骤(6)复包括：若该比对结果为小于该预定范围的下限值，则提供与该比对结果中作为分子的连线宽度总和对应的区块执行增加该区块走线宽度、以及与该比对结果中作为分母的连线宽度总和对应的区块执行减少该区块走线宽度的提示作业；若该比对结果大于该预定范围的上限值，则提供与该比对结果中作为分子的连线宽度总和对应的区块执行减少该区块走线宽度、以及与该比对结果中作为分母的连线宽度总和对应的区块执行增加该区块走线宽度的提示作业

相比于现有技术，本发明的电子元件焊接区布局检测方法首先将待测焊接区分成四个区块，然后，依据各该区块的焊垫的网络属性信息，获取并累加各该区块中的各该焊垫的连线宽度信息，以分别得到各该区块的连线宽度总和，接着，将各该区块中处于对角的两组区块的走线连接宽度总和两两比对，最后，判断各该比对结果是否在一预定范围内，并于上述比对结果不在该预定范围内时，提供一提示作业，以供后续调整该不符合该预定范围的比对结果对应的二区块的连线宽度。由此，以使该电子元件与该印刷电路板的焊接区焊接时避免产生移位或焊接不良的弊端，进而提高该电子元件的电性连接质量。此外，应用本发明的电子元件焊接区布局检测方法可于印刷电路板软件设计阶段提供一该焊接区铜箔宽度布设不合理的提示作业，从而供软件设计阶段修正该布设缺陷，以避免如现有技术中需待实际将该电子元件焊接于该印刷电路板成品的对应焊接区后才发现问题，而废弃该印刷电路板，再重新设计电路板、电路板印刷以及电子元件焊接，造成设计制造成本上的浪费的弊端。

附图说明

图1A是显示电子元件的布局结构示意图；

图1B是显示印刷电路板中对应图1A所示的电子元件的焊接区布局结构示意图；

图2是显示本发明的电子元件焊接区布局检测方法的一较佳实施例的流程示意图；以及

图3是显示应用本发明的电子元件焊接区布局检测方法的焊接区的较佳实施例示意图。

主要元件符号说明

1，3        印刷电路板

10，30      焊接区

100a，100b，100c，300a，300b焊垫

101，301    导电线路

102，302    铜层

103         电性连接端

2           电子元件

20a、20b    接脚

A、B、C、D  区块

Lc、Lr      区域

S100～S172  步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

请参阅图2，是显示本发明的电子元件焊接区布局检测方法的流程示意图。如图所示，本发明的电子元件焊接区布局检测方法是应用于通过数据处理装置执行的印刷电路板的布线软件中，该数据处理装置可例如为个人电脑、笔记型电脑、服务器或工作站等，而该布线软件则可例如为Allegro、Protel等。于本实施例中，该印刷电路板布设有至少一供对应接置具有多个接脚(pin)的电子元件的焊接区，且该焊接区具有多个对应该电子元件各该接脚的焊垫(pad)，更详而言之，该电子元件为例如球栅阵列式(Ball Grid Array；BGA)、覆晶式(FlipChip)、或芯片尺寸封装(Chip size package；CSP)等。以下将一并配合图3详细说明应用本发明的电子元件焊接区布局检测方法的焊接区的较佳实施例。

首先执行步骤S100，选取该印刷电路板3的待测焊接区30，以撷取该待测焊接区30中的所有焊垫的网络(net)属性信息以及布局方式。其中，该网络属性信息是由与该焊垫电性连接的状态进行确定的，而该焊垫的电性连接的状态包括已电性连接或未电性连接两种状态。具体而言，请同时参阅图3，该网络属性信息对应该焊垫处于已电性连接的状态时为该焊垫的出线宽度参数值、或者该焊垫的周长参数值，当该焊垫300a与导电线路301连接时，则对应该焊垫300a的网络属性信息为该焊垫的出线宽度参数值，当该焊垫300b与大片铜层(shape)302连接时，则对应该焊垫300b的网络属性信息为该焊垫的周长参数值；当该焊垫300c处于未电性连接的状态，亦即，该焊垫300c未电性连接其它任何对象(电源层、接地或其它线路的线路层，亦或其它电子元件)时，则对应该焊垫300c的网络属性信息为参数值0。接着进行步骤S110。

在步骤S110中，依据所撷取的该待测焊接区30中的各该焊垫的布局方式，计算该焊接区30的各该焊垫于二维坐标上的排列数量。其中，该二维坐标上的排列数量为该待测焊接区30的焊垫于纵轴坐标上排列的列数及横轴坐标上排列的行数。接着进行步骤S120。

在步骤S120中，依据所计算的排列数量以及预设的运算规则，计算得到一分界区域，以通过该分界区域将该焊接区30分成四个区块。其中，该运算规则为分别将所计算的行数及列数除以2取模的方式，以得到该分界区域。具体而言，是分别利用所计算的该待测焊接区30的焊垫于纵轴坐标上排列的列数(r)及横轴坐标上排列的行数(c)进行计算，以分别得出该待测焊接区30于纵轴坐标上的区域(Lr)及横轴坐标上的区域(Lc)，进而由该区域(Lr)及(Lc)构成该分界区域。其中，该区域(Lr)及(Lc)的计算方式是如等式(1)所示：

$\left\{\begin{array}{c}\left(\mathrm{Lr}\right)=\left|\frac{\left(r\right)}{2}\right|\\ \left(\mathrm{Lc}\right)=\left|\frac{\left(c\right)}{2}\right|\end{array}\right.---\left(1\right).$

举例而言，如图3所示，该待测焊接区30均匀布设有14行×14列的焊垫，则通过上述等式(1)计算得到(Lr)＝7及(Lc)＝7，即表示该区域(Lr)是位于该焊接区30纵轴坐标上的第7列间隙处(如图3所示的区域(Lr))，该区域(Lc)是位于该焊接区30横轴坐标上的第7行间隙处(如图3所示的区域(Lc))，则由该区域(Lr)与区域(Lc)构成了该分界区域，从而通过该分界区域将该焊接区10分成四个区块，如图3所示的区块A、B、C、及D。接着进行步骤S130。

在步骤S130中，依据所撷取的网络属性信息，获取并累加各该区块A、B、C、及D中的各该焊垫的连线宽度信息，以分别得到各该区块A、B、C、及D的连线宽度总和W_A、W_B、W_C、及W_D。其中，该连线宽度信息对应该网络属性信息为该焊垫的出线宽度参数值、该焊垫的周长参数值、或参数值0。接着进行步骤S140。

在步骤S140中，依据累加得到的各该区块A、B、C、及D的连线宽度总和，将各该区块A、B、C、及D中处于对角的两组区块(如图3所示，分别为区块A与D、及区块B与C两组)的走线连接宽度总和两两比对，以得到两组比对结果，于本实施例中，该两组比对结果分别为R1＝W_A/W_D、R2＝W_B/W_C。接着进行步骤S150。

在步骤S150中，判断各该比对结果(R1及R2)是否在一预定范围(θ1，θ2)内，若否，则进至步骤S160，若是，则结束该检测过程。其中，该预定范围是依据散热平衡原理而预设的。

在步骤S160中，判断该比对结果是小于该预定范围(θ1，θ2)的下限值(θ1)还是大于该预定范围的上限值(θ2)，若该比对结果小于该预定范围(θ1，θ2)的下限值(θ1)，则进至步骤S171，若该比对结果大于该预定范围(θ1，θ2)的上限值(θ2)，则进至步骤S172。

在步骤S171中，提供与该比对结果中作为分子的连线宽度总和对应的区块执行增加该区块走线宽度、以及与该比对结果中作为分母的连线宽度总和对应的区块执行减少该区块走线宽度的提示作业。于本实施例中，以上述比对结果R1小于该预定范围(θ1，θ2)的下限值(θ1)为例进行说明，此时，则给出如下提示作业：与该比对结果R1中作为分子的连线宽度总和W_A对应的区块A需执行增加该区块A走线宽度作业、以及与该比对结果R1中作为分母的连线宽度总和W_D对应的区块D需执行减少该区块D走线宽度作业，由此即可尽早发现连线宽度布设不平衡问题，以于印刷电路板软件设计阶段提供一对应该处于对角的一组区块A与D的连线宽度后续调整方向，以避免造成后续重工的弊端。

在步骤S172中，提供与该比对结果中作为分子的连线宽度总和对应的区块执行减少该区块走线宽度、以及与该比对结果中作为分母的连线宽度总和对应的区块执行增加该区块走线宽度的提示作业。于本实施例中，以上述比对结果R2大于该预定范围(θ1，θ2)的上限值(θ2)为例进行说明，此时，则给出如下提示作业：与该比对结果R2中作为分子的连线宽度总和W_B对应的区块B需执行增加该区块B走线宽度作业、以及与该比对结果R2中作为分母的连线宽度总和W_C对应的区块C需执行减少该区块C走线宽度作业，由此亦可于印刷电路板软件设计阶段提供一对应该处于对角的一组区块B与C的连线宽度后续调整方向，以避免造成后续重工的事件发生。

此处需予以说明的是，该待测焊接区30的四个区块划分方式并不以上述步骤S110及S120所述为限，于其它实施例中，亦可依据所撷取的该待测焊接区中的各该焊垫的布局方式，得到该焊接区的二对角线区域，以通过各该对角线区域将该焊接区分成四个区块。

承上所述，本发明的电子元件焊接区布局检测方法是先行将印刷电路板的待测焊接区分成四个区块，然后，依据各该区块的焊垫的网络属性信息，获取并累加各该区块中的各该焊垫的连线宽度信息，以分别得到各该区块的连线宽度总和，接着，将各该区块中处于对角的两组区块的走线连接宽度总和两两比对，最后，判断各该比对结果是否在一预定范围内，并于上述比对结果不在该预定范围内时，提供一提示作业，以供后续调整该不符合该预定范围的比对结果对应的二区块的连线宽度。如此，以避免后续将该电子元件与该印刷电路板的焊接区焊接时产生移位或焊接不良的事件发生，进而提高该电子元件的电性连接质量；再者，应用本发明的电子元件焊接区布局检测方法，可于印刷电路板设计阶段提供一该焊接区铜箔宽度布设不合理的提示作业，从而供于该印刷电路板设计阶段修正该布设缺陷，以避免现有技术中需待实际将该电子元件焊接于该印刷电路板成品的对应焊接区后才发现问题，而废弃该印刷电路板，进行重工作业，即再重新设计电路板、电路板印刷以及电子元件焊接，进而增加设计制造成本的弊端。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (10)

1.一种电子元件焊接区布局检测方法，应用于通过数据处理装置执行的印刷电路板的布线软件中，其中，该印刷电路板布设有至少一个焊接区，该焊接区用以供对应接置电子元件，而该电子元件具有多个接脚，且该焊接区具有多个对应该电子元件各该接脚的焊垫，该电子元件焊接区布局检测方法包括以下步骤：

(1)选取该印刷电路板的待测焊接区，以撷取该待测焊接区中的所有焊垫的网络属性信息以及布局方式；

(2)依据所撷取的该待测焊接区中的各该焊垫的布局方式，将该待测焊接区分成四个区块；

(3)依据所撷取的网络属性信息，获取并累加各该区块中的各该焊垫的连线宽度信息，以分别得到各该区块的连线宽度总和；

(4)依据累加得到的各该区块的连线宽度总和，将各该区块中处于对角的两组区块的走线连接宽度总和两两比对，以得到两组比对结果；

(5)判断各该比对结果是否在一预定范围内，若否，则进至步骤(6)，若是，则结束该检测方法；以及

(6)提供一提示作业，以供后续调整该不符合该预定范围的比对结果对应的二区块的连线宽度。

2.根据权利要求1所述的电子元件焊接区布局检测方法，其中，该网络属性信息是由该焊垫的电性连接状态予以确定的。

3.根据权利要求2所述的电子元件焊接区布局检测方法，其中，该电性连接状态包括已电性连接以及未电性连接的其中一者。

4.根据权利要求3所述的电子元件焊接区布局检测方法，其中，该网络属性信息对应该焊垫处于已电性连接的状态时为该焊垫的出线宽度参数值及该焊垫的周长参数值的其中一者，该网络属性信息对应该焊垫处于未电性连接的状态时为参数值0。

5.根据权利要求4所述的电子元件焊接区布局检测方法，其中，该连线宽度信息对应该网络属性信息为该焊垫出线宽度参数值、该焊垫的周长参数值、及参数值0的其中一者。

6.根据权利要求1所述的电子元件焊接区布局检测方法，其中，该待测焊接区的四个区块划分步骤(2)复包括：

(2-1)依据所撷取的该待测焊接区中的各该焊垫的布局方式，计算该焊接区的各该焊垫于二维坐标上的排列数量；以及

(2-2)依据所计算的排列数量以及预设的运算规则，计算得到一分界区域，以通过该分界区域将该焊接区分成四个区块。

7.根据权利要求6所述的电子元件焊接区布局检测方法，其中，该二维坐标上的排列数量为该待测焊接区的焊垫于纵轴坐标上排列的列数及横轴坐标上排列的行数。

8.根据权利要求7所述的电子元件焊接区布局检测方法，其中，该运算规则为分别将所计算的行数及列数除以2取模的方式，以得到该分界区域。

9.根据权利要求1所述的电子元件焊接区布局检测方法，其中，该待测焊接区的四个区块划分步骤(2)复包括：依据所撷取的该待测焊接区中的各该焊垫的布局方式，得到该焊接区的二对角线区域，以通过各该对角线区域将该焊接区分成四个区块。

10.根据权利要求1所述的电子元件焊接区布局检测方法，其中，该提示作业步骤(6)复包括：若该比对结果为小于该预定范围的下限值，则提供与该比对结果中作为分子的连线宽度总和对应的区块执行增加该区块走线宽度、以及与该比对结果中作为分母的连线宽度总和对应的区块执行减少该区块走线宽度的提示作业；若该比对结果大于该预定范围的上限值，则提供与该比对结果中作为分子的连线宽度总和对应的区块执行减少该区块走线宽度、以及与该比对结果中作为分母的连线宽度总和对应的区块执行增加该区块走线宽度的提示作业。

Images