CN107729675A - 一种含有bga芯片的单板设计方法 - Google Patents

一种含有bga芯片的单板设计方法 Download PDF

Info

Publication number
CN107729675A
CN107729675A CN201711050073.1A CN201711050073A CN107729675A CN 107729675 A CN107729675 A CN 107729675A CN 201711050073 A CN201711050073 A CN 201711050073A CN 107729675 A CN107729675 A CN 107729675A
Authority
CN
China
Prior art keywords
blank pipe
pin
single board
board design
design method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711050073.1A
Other languages
English (en)
Inventor
田民政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711050073.1A priority Critical patent/CN107729675A/zh
Publication of CN107729675A publication Critical patent/CN107729675A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请发明一种含有BGA芯片的单板设计方法，在含有BGA芯片的单板上，当外侧空管脚成为布线阻挡和瓶颈的时候，考虑利用空管脚的位置走线，直接走在空管脚上，同时以仿真信号保证信号质量的良好，以解决布线通道不足，进而导致成本增加的问题。从而解决瓶颈，避免了成本的增加。

Description

一种含有BGA芯片的单板设计方法
技术领域
本发明涉及电路设计领域领域，具体涉及一种含有BGA芯片的单板设计方法。
背景技术
电子信息技术的快速发展中，系统的集成度越来越高成为一种趋势。芯片厂家在应对系统集成度要求越来越高的情况时，经常会采取缩小封装的策略，BGA(Bal l GridArray焊球阵列封装)封装即是目前业界最常用的封装方式。
在现有的含有BGA的单板设计中，BGA区域通常为布线通道的瓶颈。在单板设计时，BGA区域通常为管脚间距、过孔间距最小，走线宽度最窄，走线层数最多的区域。即BGA区域通常为一块单板设计的瓶颈区域，BGA区域的设计结构决定了整个单板的层数、工艺等与成本息息相关的因素，所以如何能够将BGA区域科学而有效的布线显得尤为重要。
以一般BGA为例，如附图1所示，假设在一般制作工艺允许情况下，每两个过孔中间只能穿一根线。附图1左侧两排白色的管脚为空管脚，且管脚之间的网络定义不能互换。从这可以得出的结论是，框线内的管脚如果都要从左侧出线，则需要四层走线。这样的布线方式存在的问题是，如果此处BGA出线成为单板的瓶颈，那么出线层数的增加，将直接增加单板的成本。
结合附图1进行一步分析可知，由于附图1左侧白色即空管脚的存在，挡住了相应向左的通道，而空管脚一般对信号而言并没有实际意义。但是，由于空管脚可以增加器件的焊接可靠性，这些空管脚也不会从封装上直接去掉。事实上，同一芯片的空管脚在不同的场景下也是经常变化的。但由于有了这些空管脚的阻挡，BGA出线的通道就相应减少，因此增加了出线层数，最终导致产品具体实现难度和产品成本的增加。
为了解决由于外层空管脚的存在，挡住布线通道，进而最终导致成本增加的问题。本申请发明一种含有BGA芯片的单板设计方法，利用管脚的位置能够有效解决空管脚的阻挡，降低产品成本。
发明内容
本申请发明一种含有BGA芯片的单板设计方法，在含有BGA芯片的单板上，当外侧空管脚成为布线阻挡和瓶颈的时候，考虑利用空管脚的位置走线，同时以仿真信号保证信号质量的良好，以解决布线通道不足，进而导致成本增加的问题。
具体地，本申请请求保护一种含有BGA芯片的单板设计方法，其特征在于，该方法具体包括如下步骤：
获取空管脚和信号管脚的SI仿真模型；
通过SI仿真确认信号线经过原来空管脚位置，连接信号的另一端后，没有SI问题；
将原来避开空管脚的走线直接走在空管脚上。
如上所述的含有BGA芯片的单板设计方法，其特征还在于，确认信号线线经过原来空管脚位置，不会产生电平变化问题。
附图说明
图1、现有BGA的单板设计图
图2、本发明所述的单板设计方法示意图
具体实施方式
本发明所要解决的技术问题是由于存在外侧的空管脚，挡住了布线通道，增加了出线层数，最终导致产品具体实现难度和产品成本的增加。为了解决由于外层空管脚的存在，挡住布线通道，进而最终导致成本增加的问题。本发明利用管脚的位置来解决空管脚的阻挡。
本发明所述的设计方法的工作如附图2所示。
将附图2与附图1相比可以看出，本发明是将原来避开空管脚的走线直接走在了空管脚上，这种方式可以在芯片所在层多了布线通道。附图2中框线内的管脚走左侧只需要三层，对比图1方案减少了一层。
当然，如果要实施这个方案需要确认，信号线连接到原来空管脚时，不会出现SI(Signal Integrity信号完整性)等问题。
下面参照附图2，对本发明做进一步说明。
1)对含有BGA芯片的单板详细评估，确认空管脚为阻挡走线路径的关键因素；
2)通过查询资料，或者联系厂家确认空管脚的功能，获取包括空管脚和信号管脚的SI仿真模型；
3)确认信号线线经过原来空管脚位置(即与空管脚连接)，不会产生电平变化等功能问题；
4)通过SI仿真确认信号线经过原来空管脚位置，连接信号的另一端后，没有SI问题。
以上各项均确认后，此方案即可行。就可以按照此方法重新规划布线路径，以期减少布线层数，从而达到减少设计成本的目的。
显而易见地，上面附图所示的仅仅是本发明的一个具体实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据附图获得其他的技术方案，以及在本发明保护的范围内做出的等同变化均应落入本发明的保护范围内，都属于本发明保护的范围。
综上所述，根据本发明所述的方法，可以在空管脚阻挡布线通道时，考虑直接走在空管脚上，同时以仿真信号保证信号质量的良好，以解决布线通道不足，进而导致成本增加的问题。从而解决瓶颈，避免了成本的增加。

Claims (2)

1.一种含有BGA芯片的单板设计方法，其特征在于，该方法具体包括如下步骤：
获取空管脚和信号管脚的SI仿真模型；
通过SI仿真确认信号线经过原来空管脚位置，连接信号的另一端后，没有SI问题；
将原来避开空管脚的走线直接走在空管脚上。
2.如权利要求1所述的含有BGA芯片的单板设计方法，其特征还在于，确认信号线线经过原来空管脚位置，不会产生电平变化问题。
CN201711050073.1A 2017-10-31 2017-10-31 一种含有bga芯片的单板设计方法 Pending CN107729675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711050073.1A CN107729675A (zh) 2017-10-31 2017-10-31 一种含有bga芯片的单板设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711050073.1A CN107729675A (zh) 2017-10-31 2017-10-31 一种含有bga芯片的单板设计方法

Publications (1)

Publication Number Publication Date
CN107729675A true CN107729675A (zh) 2018-02-23

Family

ID=61202069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711050073.1A Pending CN107729675A (zh) 2017-10-31 2017-10-31 一种含有bga芯片的单板设计方法

Country Status (1)

Country Link
CN (1) CN107729675A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383932A (zh) * 2018-12-30 2020-07-07 浙江宇视科技有限公司 一种小间距bga自动出线方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204153A (zh) * 1997-06-13 1999-01-06 株式会社日立制作所 半导体集成电路器件
CN101883472A (zh) * 2009-12-02 2010-11-10 北京星网锐捷网络技术有限公司 表面贴片电容的pcb封装及其方法、印刷电路板和设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204153A (zh) * 1997-06-13 1999-01-06 株式会社日立制作所 半导体集成电路器件
CN101883472A (zh) * 2009-12-02 2010-11-10 北京星网锐捷网络技术有限公司 表面贴片电容的pcb封装及其方法、印刷电路板和设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383932A (zh) * 2018-12-30 2020-07-07 浙江宇视科技有限公司 一种小间距bga自动出线方法及装置
CN111383932B (zh) * 2018-12-30 2022-04-12 浙江宇视科技有限公司 一种小间距bga自动出线方法及装置

Similar Documents

Publication Publication Date Title
CN102903680B (zh) 半导体封装件及其制法
CN107431061A (zh) 用于多裸片封装中通信的方法和电路
CN102097397A (zh) 一种包括封装的装置和系统及其方法
US5805865A (en) Semiconductor device
CN204696098U (zh) 多芯片模块及半导体封装件
CN103096618B (zh) 印刷电路板以及电子设备
CN106684066A (zh) 一种封装芯片及基于封装芯片的信号传输方法
US9153530B2 (en) Thermal enhanced high density flip chip package
CN107154385A (zh) 堆叠封装结构及其制造方法
CN107729675A (zh) 一种含有bga芯片的单板设计方法
US7602056B2 (en) On-die termination method for multi-chip packages
US6026221A (en) Prototyping multichip module
CN110197823A (zh) 面板级芯片装置及其封装方法
US20170187419A1 (en) Shielded bundle interconnect
CN102479272B (zh) 设置测试点的方法
CN105990326A (zh) 半导体封装、半导体封装结构及制造半导体封装的方法
CN104765931B (zh) 一种pcb设计方法及系统
CN100361122C (zh) Ict测试用转换pcb的自动设计方法
CN106298709B (zh) 低成本扇出式封装结构
CN205723522U (zh) 一种引线框架
CN105023877A (zh) 半导体晶片、封装结构与其制作方法
CN101576936A (zh) 信号传输路径的长度监控方法
CN109273425B (zh) 一种引线框架封装结构的布线方法
CN100386873C (zh) 打线接合封装体
CN102576685B (zh) 接合和探针焊盘分布以及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180223