CN111383932A - 一种小间距bga自动出线方法及装置 - Google Patents

一种小间距bga自动出线方法及装置 Download PDF

Info

Publication number
CN111383932A
CN111383932A CN201811645888.9A CN201811645888A CN111383932A CN 111383932 A CN111383932 A CN 111383932A CN 201811645888 A CN201811645888 A CN 201811645888A CN 111383932 A CN111383932 A CN 111383932A
Authority
CN
China
Prior art keywords
outgoing
pins
lead
pin
strategy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811645888.9A
Other languages
English (en)
Other versions
CN111383932B (zh
Inventor
张立辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Uniview Technologies Co Ltd
Original Assignee
Zhejiang Uniview Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Uniview Technologies Co Ltd filed Critical Zhejiang Uniview Technologies Co Ltd
Priority to CN201811645888.9A priority Critical patent/CN111383932B/zh
Publication of CN111383932A publication Critical patent/CN111383932A/zh
Application granted granted Critical
Publication of CN111383932B publication Critical patent/CN111383932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明提供了一种小间距BGA自动出线方法及装置，涉及电子设备领域。小间距BGA自动出线方法包括：依据预先获取的针脚列表制定走线策略；依据走线策略对针脚列表中的多个针脚进行走线，其中，多个针脚成矩阵排列。本发明提供的小间距BGA自动出线方法，能够缩短设计周期，降低人力成本，提高出线效率。

Description

一种小间距BGA自动出线方法及装置
技术领域
本发明涉及电子设备领域，具体而言，涉及一种小间距BGA自动出线方法及装置。
背景技术
随着消费类产品要求的小型化的需求越来越高，板级PCB设计也带来的较大挑战，尤其作为主控芯片类BGA的设计周期变长，出线策略要求更高，当前消费产品中应用频率较高的是小间距的BGA，因pin间距变小，按照传统的四面扇出方式已无法满足正常出线需求，因此需要考虑的出线方式较复杂，也对设计者技术提出更高要求。
业界常用的BGA出线方式以器件中心为轴，四面分别向外侧扇出，外面两圈表层出线，这种出线策略在0.8mmPITCH以上BGA可以满足要求，在密间距BGA出线上存在明显不足，因此在小间距BGA出线方面都还是由设计者手动完成，设计效率较低。
发明内容
本发明的目的在于提供一种小间距BGA自动出线方法，能够缩短设计周期，降低人力成本，提高出线效率。
本发明的目的在于提供一种小间距BGA自动出线装置，能够缩短设计周期，降低人力成本，提高出线效率。
本发明提供一种技术方案：
一种小间距BGA自动出线方法包括：
依据预先获取的针脚列表制定多个引线针脚的走线策略，其中，多个所述针脚成矩阵排列；
依据所述走线策略对所述针脚列表中的多个所述针脚进行走线。
进一步地，在本发明较佳的实施例中，所述依据预先获取的针脚列表制定走线策略的步骤包括：
删除所述针脚列表中的多个电源针脚；
制定所述引线针脚的表层出线策略；
制定所述引线针脚的底层出线策略；
制定多个所述电源针脚的电源出线策略。
进一步地，在本发明较佳的实施例中，所述制定所述引线针脚的表层出线策略的步骤包括：
位于最外侧的两圈所述引线针脚直接出线；
最外侧的两圈所述引线针脚出线后，判断是否存在表层出线空间；
当存在所述表层出线空间时，与所述表层出线空间相邻的所述引线针脚直接出线。
进一步地，在本发明较佳的实施例中，所述制定所述引线针脚的底层出线策略的步骤包括：
判断三行三列的引线针脚矩阵中的每列的三个所述引线针脚中的出线数量，其中所述引线针脚矩阵由任意一个所述引线针脚和与之相邻的8个所述引线针脚组成；
依据所述出线数量制定所述底层出线策略。
进一步地，在本发明较佳的实施例中，所述依据所述出线需求制定所述底层出线策略的步骤包括：
当每行的所述出线数量均不超过2时，将三行所述引线针脚并为两行打孔出线；
当三行中至少两列的所述出线数量为3时，其中相邻的两行所述引线针脚向同一方向打孔出线，另一行所述引线针脚向相反方向打孔出线。
进一步地，在本发明较佳的实施例中，所述制定所述引线针脚的底层出线策略的步骤还包括：
依次检测每个所述引线针脚是否出线；
当存在一个所述引线针脚无法打孔出线时，依次旋转以该所述引线针脚为中心组成的所述引线针脚矩阵中的8个所述引线针脚的出线方向，直至该引线针脚出线。
进一步地，在本发明较佳的实施例中，所述制定多个所述电源针脚的电源出线策略的步骤包括：
判断所述电源针脚周围是否存在电源出线空间；
当存在所述电源出线空间时，所述电源针脚打孔出线；
当不存在所述电源出线空间时，将所述电源针脚并入之间相邻的所述电源针脚。
一种小间距BGA自动出线装置包括：
策略模块，用于依据预先获取的针脚列表制定多个引线针脚的走线策略，其中，多个所述针脚成矩阵排列；
走线模块，用于依据所述走线策略对所述针脚列表中的多个所述针脚进行走线。
进一步地，在本发明较佳的实施例中，所述针脚包括引线针脚及电源针脚，所述策略模块包括：
删除模块，用于删除所述针脚列表中的多个所述电源针脚；
表层模块，用于制定所述引线针脚的表层出线策略；
底层模块，用于制定所述引线针脚的底层出线策略；
电源模块，用于制定多个所述电源针脚的电源出线策略。
进一步地，在本发明较佳的实施例中，所述底层模块包括：
数量模块，用于判断三行三列的引线针脚矩阵中的每列的三个所述引线针脚中的出线数量，其中所述引线针脚矩阵由任意一个所述引线针脚和与之相邻的8个所述引线针脚组成；
制定模块，用于依据所述出线数量制定所述底层出线策略。
本发明提供的本发明的目的在于提供一种小间距BGA自动出线方法及装置的有益效果是：小间距BGA自动出线方法包括：依据预先获取的针脚列表制定走线策略；依据走线策略对针脚列表中的多个针脚进行走线，其中，多个针脚成矩阵排列。本发明提供的小间距BGA自动出线方法，能够缩短设计周期，降低人力成本，提高出线效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例一提供的小间距BGA自动出线方法的流程图。
图2为本发明实施例一提供的小间距BGA自动出线方法的步骤S100的流程图。
图3为本发明实施例一提供的小间距BGA自动出线方法的步骤S120的流程图。
图4为本发明实施例一提供的小间距BGA自动出线方法的步骤S130的流程图。
图5为本发明实施例一提供的小间距BGA自动出线方法的步骤S134的流程图。
图6为本发明实施例一提供的小间距BGA自动出线方法的步骤S140的流程图。
图7为本发明实施例一提供的小间距BGA自动出线装置的组成框图。
图8为本发明实施例一提供的小间距BGA自动出线装置的策略模块的组成框图。
图9为本发明实施例一提供的小间距BGA自动出线装置的策略模块的表层模块的组成框图。
图10为本发明实施例一提供的小间距BGA自动出线装置的策略模块的底层模块的组成框图。
图11为本发明实施例一提供的小间距BGA自动出线装置的策略模块的底层模块的制定模块的组成框图。
图12为本发明实施例一提供的小间距BGA自动出线装置的策略模块的电源模块的组成框图。
图标：10-小间距BGA自动出线装置；100-策略模块；110-删除模块；120-表层模块；122-直接模块；124-表层判断模块；126-表层空间模块；130-底层模块；132-数量模块；134-制定模块；1342-两行模块；1344-三行模块；136-检测模块；138-旋转模块；140-电源模块；142-电源判断模块；144-引脚模块；146-相邻模块；200-走线模块。
具体实施方式
本发明提供了一种小间距BGA自动出线方法及装置，应用于电子设备。电子设备可以是电脑等。工程机械包括机体、存储器、处理器、外设接口以及小间距BGA自动出线装置，存储器和处理器均安装于机体上。
存储器和处理器各元件相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。小间距BGA自动出线装置包括至少一个可以软件或固件(firmware)的形式存储于存储器中或固化在服务器的操作系统(operating system，OS)中的软件功能模块。处理器用于执行存储器中存储的可执行模块，例如小间距BGA自动出线装置所包括的软件功能模块及计算机程序等。
其中，存储器可以是，但不限于随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。其中，存储器用于存储程序以及语音数据，处理器在接收到执行指令后，执行程序。
处理器可能是一种集成电路芯片，具有信号的处理能力。上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(NetworkProcessor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
处理器将各种输入/输入装置耦合至处理器以及存储器。在一些实施例中，处理器以及存储器可以在单个芯片中实现。在其他一些实例中，他们可以分别由独立的芯片实现。
外设接口将各种输入/输入装置耦合至处理器以及存储器。在一些实施例中，外设接口，处理器及存储器可以在单个芯片中实现。在其他一些实例中，他们可以分别由独立的芯片实现。
实施例一
请参阅图1，本实施例提供了一种小间距BGA自动出线方法，本实施例提供的小间距BGA自动出线方法能够缩短设计周期，降低人力成本，提高出线效率。
本实施例提供的小间距BGA自动出线方法主要用于0.8mm以下的BGA，能够保证小间距的BGA能够正常出线，缩短了设计周期，降低了人力成本，提高出线效率。
具体步骤如下：
请参阅图1，步骤S100，依据预先获取的针脚列表制定多个针脚的走线策略。其中，针脚包括引线针脚及电源针脚。
在本实施例中，先获取BGA的针脚列表，并根据BGA的针脚列表来制定针脚列表中的针脚的走线策略。
在本实施例中，在制定走线策略之前，可以判断BGA的正反面，同时将BGA以其中心点为基准将BGA分为四个象限，从四个方向进行扇出走线。
请参阅图2，其中，步骤S100可以包括步骤S110、步骤S120、步骤S130及步骤S140。
步骤S110，删除针脚列表中的多个电源针脚。
在本实施例中，在制定多个引线针脚的走线策略之前，先删除针脚列表中的多个电源针脚，未其他引线针脚提供的出线提供空间。
步骤S120，制定引线针脚的表层出线策略。
请参阅图3，步骤S120可以包括步骤S122、步骤S124及步骤S126。
步骤S122，位于最外侧的两圈引线针脚直接出线。
在本实施例中，位于最外侧的两圈引线针脚可以直接从表层出线，无需打孔从底层出线，能够节约出线成本。
在本实施例中，最外圈的两圈引线针脚可以根据其与外部元件之间的位置关系来判断其出现位置。
步骤S124，最外侧的两圈引线针脚出线后，判断是否存在表层出线空间。
在本实施例中，当最外侧的两圈引线针脚从表层出线后，判断导线与相邻的两个引线针脚之间的距离是否大于预设距离，当大于时，表示存在表层出线空间。
步骤S126，当存在表层出线空间时，与表层出线空间相邻的引线针脚直接出线。
在本实施例中，当存在表层出线空间时，与之距离最近的引线针脚可从该出线空间直接出线，尽可能的增多引线针脚的表层出线数量。
请继续参阅图2，步骤S130，制定引线针脚的底层出线策略。
外侧的引线针脚从表层出线后，表层无表层出线空间后，其余的引线针脚均从底层打孔出线。打孔策略如下：
计算当前引线针脚要打孔中心的X方向|next1_x-pin_x|+/-pin_x,Y方向|next1_y-pin_y|+/-pin_y，引线针脚到孔的走线以两个中心作为始点及终点，如果next1或next2中某一个或两个都不存在，过孔的中心坐标会依据起始三排引线针脚分别取差值，再平均，如(via_x1＝B1-A1，via_x2＝C1-B1，via_x3＝C1-A1/2)，取三个via_x平均值作为要打过孔的中心值，y方向也类似。
请参阅图4，其中，步骤S130可以包括步骤S132、步骤S134、步骤S136及步骤S138。
步骤S132，判断三行三列的引线针脚矩阵中的每列的三个引线针脚中的出线数量。其中引线针脚矩阵由任意一个引线针脚和与之相邻的8个引线针脚组成。
在本实施例中，在引线针脚矩阵中的9个引线针脚中，判断每行的三个引线针脚中的出线数量。
在本实施例中，为了方便描述，引线针脚矩阵的横排为行，竖排为列。
步骤S134，依据出线数量制定底层出线策略。
在本实施例中，先判断每行的引线针脚的数量是否超过2。
其中，步骤S134可以包括步骤S1342及步骤S1344。
请参阅图5，步骤S1342，当每行的出线数量均不超过2时，将三行引线针脚并为两行打孔出线。
在本实施例中，当每行的三个引线针脚中的出线数量都不超过2时，在这三行引线针脚中，打两行出线孔。例如：在三行引线针脚中，从上到下依次为第一行、第二行及第三行，当每行的出线数量都不超过2时，在第一行与第二行之间打出线孔，在第二行与第三行之间打出线孔。
步骤S1344，当三行中至少两列的出线数量为3时，其中相邻的两行引线针脚向同一方向打孔出线，另一行引线针脚向相反方向打孔出线。
在本实施例中，当三行中有两行或者三行的出线数量为3时，第一行的引线针脚在远离第二行的一侧打出线孔，第二行的引线针脚在第一行与第二行之间打出线孔，第三行在远离第二行的一侧打出线孔。将第二行与第三行之间的间隙留出来供走线使用。
请继续参阅图4，步骤S136，依次检测每个引线针脚是否出线。
步骤S138，当存在一个引线针脚无法打孔出线时，依次旋转以该引线针脚为中心组成的引线针脚矩阵中的8个引线针脚的出线方向，直至该引线针脚出线。
在本实施例中，当其中一个引线针脚无法打孔出线时，在以该引线针脚为中心形成的引线针脚矩阵中，旋转与该引线针脚相邻的8个引线针脚的出线方向，调整8个引线针脚中的其中一个引线针脚的出线方向，位于中心的引线针脚能够从调整出线方向的引线针脚的位置出线。
请继续参阅图2，步骤S140，制定多个电源针脚的电源出线策略。
当引线针脚均制定完出线策略后，制定电源针脚的电源出线策略。
请参阅图5，其中，步骤S140可以包括步骤S142、步骤S144及步骤S146。
步骤S142，判断电源针脚周围是否存在电源出线空间。
在本实施例中，判断电源出线空间的方法与上述表层出线空间的方法相同。判断导线与相邻的两个引线针脚之间的距离是否大于预设距离，当大于时，表示存在电源出线空间。
步骤S144，当存在电源出线空间时，电源针脚打孔出线。
在本实施例中，当电源针脚周围存在电源出线空间时，该电源针脚直接打孔出线。
步骤S146，当不存在电源出线空间时，将电源针脚并入之间相邻的电源针脚。
在本实施例中，该电源针脚不存在电源出线空间时，将改电源针脚并入与之相邻的电源针脚。
多个电源针脚的出线策略依次类推。
请继续参阅图1，步骤S200，依据走线策略对针脚列表中的多个引线针脚进行走线。
在本实施例中，根据上述的走线策略多个引线针脚及电源针脚进行走线。
综上所述，本实施例提供的小间距BGA自动出线方法，能够缩短设计周期，降低人力成本，提高出线效率。
实施例二
请参阅图7，本实施例提供了一种小间距BGA自动出线装置10，本实施例提供的小间距BGA自动出线装置10能够缩短设计周期，降低人力成本，提高出线效率。
为了简要描述，本实施例未提及之处可参照实施例一。
在本发明中，小间距BGA自动出线装置10包括：
策略模块100，用于依据预先获取的针脚列表制定多个针脚的走线策略。
在本发明实施例中，步骤S100可以由策略模块100执行。
走线模块200，依据所述走线策略对所述针脚列表中的多个引线针脚进行走线，其中，多个所述引线针脚成矩阵排列。
在本发明实施例中，步骤S200可以由走线模块200执行。
请参阅图8，在本实施例中，策略模块100包括：
删除模块110，用于删除所述针脚列表中的多个电源针脚。
在本发明实施例中，步骤S110可以由删除模块110执行。
表层模块120，用于制定所述引线针脚的表层出线策略。
在本发明实施例中，步骤S120可以由表层模块120执行。
底层模块130，用于制定所述引线针脚的底层出线策略；
在本发明实施例中，步骤S130可以由底层模块130执行。
电源模块140，用于制定多个所述电源针脚的电源出线策略。
在本发明实施例中，步骤S140可以由电源模块140执行。
请参阅图9，在本实施例中，表层模块120包括：
直接模块122，用于位于最外侧的两圈引线针脚直接出线。
在本发明实施例中，步骤S122可以由直接模块122执行。
表层判断模块124，用于最外侧的两圈引线针脚出线后，判断是否存在表层出线空间。
在本发明实施例中，步骤S124可以由表层判断模块124执行。
表层空间模块126，用于当存在表层出线空间时，与表层出线空间相邻的引线针脚直接出线。
在本发明实施例中，步骤S126可以由表层空间模块126执行。
请参阅图10，在本实施例中，底层模块130包括：
数量模块132，用于判断三行三列的引线针脚矩阵中的每列的三个引线针脚中的出线数量。
在本发明实施例中，步骤S132可以由数量模块132执行。
制定模块134，用于依据所述出线数量制定所述底层出线策略。
在本发明实施例中，步骤S134可以由制定模块134执行。
检测模块136，用于依次检测每个引线针脚是否出线。
在本发明实施例中，步骤S136可以由检测模块136执行。
旋转模块138，用于当存在一个引线针脚无法打孔出线时，依次旋转以该引线针脚为中心组成的引线针脚矩阵中的8个引线针脚的出线方向，直至该引线针脚出线。
在本发明实施例中，步骤S138可以由旋转模块138执行。
请参阅图11，在本实施例中，制定模块134包括：
两行模块1342，用于当每行的出线数量均不超过2时，将三行引线针脚并为两行打孔出线。
在本发明实施例中，步骤S1342可以由两行模块1342执行。
三行模块1344，用于当三行中至少两列的出线数量为3时，其中相邻的两行引线针脚向同一方向打孔出线，另一行引线针脚向相反方向打孔出线。
在本发明实施例中，步骤S1344可以由三行模块1344执行。
请参阅图12，在本实施例中，电源模块140包括：
电源判断模块142，用于判断电源针脚周围是否存在电源出线空间。
在本发明实施例中，步骤S142可以由电源判断模块142执行。
引脚模块144，用于当存在电源出线空间时，电源针脚打孔出线。
在本发明实施例中，步骤S144可以由引脚模块144执行。
相邻模块146，用于当不存在电源出线空间时，将电源针脚并入之间相邻的电源针脚。
在本发明实施例中，步骤S146可以由相邻模块146执行。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种小间距BGA自动出线方法，其特征在于，包括：
依据预先获取的针脚列表制定多个引线针脚的走线策略，其中，多个所述针脚成矩阵排列；
依据所述走线策略对所述针脚列表中的多个所述针脚进行走线。
2.根据权利要求1所述的小间距BGA自动出线方法，其特征在于，所述针脚包括引线针脚及电源针脚，所述依据预先获取的针脚列表制定多个引线针脚的走线策略的步骤包括：
删除所述针脚列表中的多个所述电源针脚；
制定所述引线针脚的表层出线策略；
制定所述引线针脚的底层出线策略；
制定多个所述电源针脚的电源出线策略。
3.根据权利要求2所述的小间距BGA自动出线方法，其特征在于，所述制定所述引线针脚的表层出线策略的步骤包括：
位于最外侧的两圈所述引线针脚直接出线；
最外侧的两圈所述引线针脚出线后，判断是否存在表层出线空间；
当存在所述表层出线空间时，与所述表层出线空间相邻的所述引线针脚直接出线。
4.根据权利要求2所述的小间距BGA自动出线方法，其特征在于，所述制定所述引线针脚的底层出线策略的步骤包括：
判断三行三列的引线针脚矩阵中的每列的三个所述引线针脚中的出线数量，其中所述引线针脚矩阵由任意一个所述引线针脚和与之相邻的8个所述引线针脚组成；
依据所述出线数量制定所述底层出线策略。
5.根据权利要求4所述的小间距BGA自动出线方法，其特征在于，所述依据所述出线数量制定所述底层出线策略的步骤包括：
当每行的所述出线数量均不超过2时，将三行所述引线针脚并为两行打孔出线；
当三行中至少两列的所述出线数量为3时，其中相邻的两行所述引线针脚向同一方向打孔出线，另一行所述引线针脚向相反方向打孔出线。
6.根据权利要求4所述的小间距BGA自动出线方法，其特征在于，所述制定所述引线针脚的底层出线策略的步骤还包括：
依次检测每个所述引线针脚是否出线；
当存在一个所述引线针脚无法打孔出线时，依次旋转以该所述引线针脚为中心组成的所述引线针脚矩阵中的8个所述引线针脚的出线方向，直至该引线针脚出线。
7.根据权利要求2所述的小间距BGA自动出线方法，其特征在于，所述制定多个所述电源针脚的电源出线策略的步骤包括：
判断所述电源针脚周围是否存在电源出线空间；
当存在所述电源出线空间时，所述电源针脚打孔出线；
当不存在所述电源出线空间时，将所述电源针脚并入之间相邻的所述电源针脚。
8.一种小间距BGA自动出线装置，其特征在于，包括：
策略模块，用于依据预先获取的针脚列表制定多个引线针脚的走线策略，其中，多个所述针脚成矩阵排列；
走线模块，用于依据所述走线策略对所述针脚列表中的多个所述针脚进行走线。
9.根据权利要求8所述的小间距BGA自动出线装置，其特征在于，所述针脚包括引线针脚及电源针脚，所述策略模块包括：
删除模块，用于删除所述针脚列表中的多个所述电源针脚；
表层模块，用于制定所述引线针脚的表层出线策略；
底层模块，用于制定所述引线针脚的底层出线策略；
电源模块，用于制定多个所述电源针脚的电源出线策略。
10.根据权利要求9所述的小间距BGA自动出线装置，其特征在于，所述底层模块包括：
数量模块，用于判断三行三列的引线针脚矩阵中的每列的三个所述引线针脚中的出线数量，其中所述引线针脚矩阵由任意一个所述引线针脚和与之相邻的8个所述引线针脚组成；
制定模块，用于依据所述出线数量制定所述底层出线策略。
CN201811645888.9A 2018-12-30 2018-12-30 一种小间距bga自动出线方法及装置 Active CN111383932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811645888.9A CN111383932B (zh) 2018-12-30 2018-12-30 一种小间距bga自动出线方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811645888.9A CN111383932B (zh) 2018-12-30 2018-12-30 一种小间距bga自动出线方法及装置

Publications (2)

Publication Number Publication Date
CN111383932A true CN111383932A (zh) 2020-07-07
CN111383932B CN111383932B (zh) 2022-04-12

Family

ID=71218293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811645888.9A Active CN111383932B (zh) 2018-12-30 2018-12-30 一种小间距bga自动出线方法及装置

Country Status (1)

Country Link
CN (1) CN111383932B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110848A1 (en) * 2004-11-19 2006-05-25 Alcatel Off-width pitch for improved circuit card routing
CN101932207A (zh) * 2010-09-06 2010-12-29 创扬通信技术（深圳）有限公司 多层印刷电路板设计方法及多层印刷电路板
CN102043872A (zh) * 2009-10-15 2011-05-04 英业达股份有限公司 电路板布线方法
CN102097333A (zh) * 2010-11-01 2011-06-15 华为终端有限公司 电路板设计方法、电路板及电子设备
CN103593527A (zh) * 2013-11-15 2014-02-19 浪潮电子信息产业股份有限公司 一种一键设置pcb板中不同类型布线规则bga的设计方法
CN105260544A (zh) * 2015-10-19 2016-01-20 中国科学院长春光学精密机械与物理研究所 电路板的简易走线方法
CN105653824A (zh) * 2016-02-01 2016-06-08 浪潮(北京)电子信息产业有限公司 一种调整芯片内部走线的方法及系统
CN107729675A (zh) * 2017-10-31 2018-02-23 郑州云海信息技术有限公司 一种含有bga芯片的单板设计方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110848A1 (en) * 2004-11-19 2006-05-25 Alcatel Off-width pitch for improved circuit card routing
CN102043872A (zh) * 2009-10-15 2011-05-04 英业达股份有限公司 电路板布线方法
CN101932207A (zh) * 2010-09-06 2010-12-29 创扬通信技术（深圳）有限公司 多层印刷电路板设计方法及多层印刷电路板
CN102097333A (zh) * 2010-11-01 2011-06-15 华为终端有限公司 电路板设计方法、电路板及电子设备
CN103593527A (zh) * 2013-11-15 2014-02-19 浪潮电子信息产业股份有限公司 一种一键设置pcb板中不同类型布线规则bga的设计方法
CN105260544A (zh) * 2015-10-19 2016-01-20 中国科学院长春光学精密机械与物理研究所 电路板的简易走线方法
CN105653824A (zh) * 2016-02-01 2016-06-08 浪潮(北京)电子信息产业有限公司 一种调整芯片内部走线的方法及系统
CN107729675A (zh) * 2017-10-31 2018-02-23 郑州云海信息技术有限公司 一种含有bga芯片的单板设计方法

Also Published As

Publication number Publication date
CN111383932B (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US8495547B2 (en) Providing secondary power pins in integrated circuit design
US10509884B2 (en) Method for routing between pins of semiconductor device and design system therewith
US7984413B2 (en) Wiring design processing method and wiring design processing apparatus
CN116011394B (zh) 一种异常检测方法、装置、设备及存储介质
CN107171954B (zh) 容错路由方法、装置及片上网络
CN111383932B (zh) 一种小间距bga自动出线方法及装置
WO2022151787A1 (zh) 解决布线通道拐角处布线拥塞问题的设计优化方法
US8930873B1 (en) Creating regional routing blockages in integrated circuit design
CN108897714B (zh) 一种区域自治的多核或众核处理器芯片
CN112131822B (zh) 一种cpu芯片及其设计方法
JP2523702B2 (ja) 半導体集積回路の自動配線方法
JP3570883B2 (ja) 半導体集積回路の配線方法
CN110391929A (zh) 一种容错控制方法、装置及容错构件
CN215073155U (zh) 一种bga芯片空管脚焊盘扇出走线的pcb结构
CN107959711A (zh) 一种实现lvs集群自动扩容的方法及系统
CN115955429B (zh) 片上网络的路由方法、装置、系统及电子设备
WO2023155239A1 (zh) 版图布局布线方法、电路版图、电子设备以及存储介质
CN116614433B (zh) 一种人工智能芯片、数据传输方法及数据传输系统
JP2885897B2 (ja) 自動配線方式
JPH0969569A (ja) 半導体集積回路の電源配線方法
CN115100319A (zh) 仿真建模防重合多连线方法、装置、设备及可读存储介质
JP2004013205A (ja) 半導体集積回路のレイアウト方法
JPH0221634A (ja) 半導体集積回路のマスクレイアウト方法
CN116702691A (zh) 半导体数据处理方法、装置、电子设备以及存储介质
CN115100318A (zh) 一种电力仿真建模连线方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant