JPH0969569A - 半導体集積回路の電源配線方法 - Google Patents
半導体集積回路の電源配線方法Info
- Publication number
- JPH0969569A JPH0969569A JP22378495A JP22378495A JPH0969569A JP H0969569 A JPH0969569 A JP H0969569A JP 22378495 A JP22378495 A JP 22378495A JP 22378495 A JP22378495 A JP 22378495A JP H0969569 A JPH0969569 A JP H0969569A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- main
- supply wiring
- local area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 単位エリアに配置される半導体回路素子の消
費電流が標準的な値よりも小さい場合には電源配線領域
が無駄となり、逆に、消費電流が標準的な値よりも大き
い場合には電源配線の電流容量は許容範囲を越えてしま
う。 【解決手段】 各メインエリア毎に電源配線の引き方を
決定するため、各電源配線の配線幅は、その電源配線が
通るローカルエリアに配置される回路素子の消費電流に
応じて決めることができ、電源配線の配線幅が大きすぎ
たり、小さすぎたりすることがなく各電源配線が回路素
子に供給する電流量に応じた最適な配線幅にすることが
できる。
費電流が標準的な値よりも小さい場合には電源配線領域
が無駄となり、逆に、消費電流が標準的な値よりも大き
い場合には電源配線の電流容量は許容範囲を越えてしま
う。 【解決手段】 各メインエリア毎に電源配線の引き方を
決定するため、各電源配線の配線幅は、その電源配線が
通るローカルエリアに配置される回路素子の消費電流に
応じて決めることができ、電源配線の配線幅が大きすぎ
たり、小さすぎたりすることがなく各電源配線が回路素
子に供給する電流量に応じた最適な配線幅にすることが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の電
源配線方法に関し、半導体集積回路の各部に電源を供給
する電源配線の配線方法に関する。
源配線方法に関し、半導体集積回路の各部に電源を供給
する電源配線の配線方法に関する。
【０００２】
【従来の技術】図８は従来の半導体集積回路の電源配線
を示す。同図中、半導体チップ１０の外周には電源端子
１１が設けられている。電源配線１２は水平方向及び垂
直方向に延在して互いに対向する電源端子１１間を接続
している。交差する電源配線１２は交差位置でスルーホ
ールにより接続されている。なお、上記電源配線１２は
例えば電圧Ｖｃｃの配線であり、この他に電圧Ｖｄｄの
配線も上記電源配線１２と同様にして設けられている。
を示す。同図中、半導体チップ１０の外周には電源端子
１１が設けられている。電源配線１２は水平方向及び垂
直方向に延在して互いに対向する電源端子１１間を接続
している。交差する電源配線１２は交差位置でスルーホ
ールにより接続されている。なお、上記電源配線１２は
例えば電圧Ｖｃｃの配線であり、この他に電圧Ｖｄｄの
配線も上記電源配線１２と同様にして設けられている。
【０００３】回路素子１４，１５夫々は隣接する電源配
線に接続されて電源を供給される。
線に接続されて電源を供給される。
【０００４】
【発明が解決しようとする課題】従来の電源配線は、破
線で区画された各単位エリアに標準的な消費電流の半導
体回路素子が標準的な個数配置されることを前提とし
て、配線幅及び配線間隔（又は本数）が決められてい
る。
線で区画された各単位エリアに標準的な消費電流の半導
体回路素子が標準的な個数配置されることを前提とし
て、配線幅及び配線間隔（又は本数）が決められてい
る。
【０００５】このため、単位エリアに配置される半導体
回路素子の消費電流が標準的な値よりも小さい場合には
電源配線は冗長となり、冗長となった分だけ電源配線領
域が無駄となっている。逆に、単位エリアに配置される
半導体回路素子の消費電流が標準的な値よりも大きい場
合には電源配線の電流容量は許容範囲を越えてしまうと
いう問題があった。
回路素子の消費電流が標準的な値よりも小さい場合には
電源配線は冗長となり、冗長となった分だけ電源配線領
域が無駄となっている。逆に、単位エリアに配置される
半導体回路素子の消費電流が標準的な値よりも大きい場
合には電源配線の電流容量は許容範囲を越えてしまうと
いう問題があった。
【０００６】本発明は上記の点に鑑みなされたもので、
配線幅が大きすぎたり小さすぎたりすることがなく、電
源配線の配線幅を回路の消費電流に合ったものとするこ
とのできる半導体集積回路の電源配線方法を提供するこ
とを目的とする。
配線幅が大きすぎたり小さすぎたりすることがなく、電
源配線の配線幅を回路の消費電流に合ったものとするこ
とのできる半導体集積回路の電源配線方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、半導体チップを機能単位で上記半導体チップの外周
に設けられた電源端子を含む複数のメインエリアに分割
する第１のステップと、各メインエリアを隣接する電源
端子の間を通り、水平方向又は垂直方向に延在する線に
よって複数のローカルエリアに分割する第２のステップ
と、各メインエリア毎に各ローカルエリアを通り、水平
方向及び垂直方向の少なくともいずれか一方に延在して
電源端子に接続する一又は複数の電源配線の引き方を決
定する第３のステップとを有する。
は、半導体チップを機能単位で上記半導体チップの外周
に設けられた電源端子を含む複数のメインエリアに分割
する第１のステップと、各メインエリアを隣接する電源
端子の間を通り、水平方向又は垂直方向に延在する線に
よって複数のローカルエリアに分割する第２のステップ
と、各メインエリア毎に各ローカルエリアを通り、水平
方向及び垂直方向の少なくともいずれか一方に延在して
電源端子に接続する一又は複数の電源配線の引き方を決
定する第３のステップとを有する。
【０００８】このように、各メインエリア毎に電源配線
の引き方を決定するため、各電源配線の配線幅は、その
電源配線が通るローカルエリアに配置される回路素子の
消費電流に応じて決めることができ、電源配線の配線幅
が大きすぎたり、小さすぎたりすることがなく各電源配
線が回路素子に供給する電流量に応じた最適な配線幅に
することができる。
の引き方を決定するため、各電源配線の配線幅は、その
電源配線が通るローカルエリアに配置される回路素子の
消費電流に応じて決めることができ、電源配線の配線幅
が大きすぎたり、小さすぎたりすることがなく各電源配
線が回路素子に供給する電流量に応じた最適な配線幅に
することができる。
【０００９】請求項２に記載の発明は、請求項１記載の
半導体集積回路の電源配線方法において、前記各メイン
エリア毎に各電源配線の電源端子から最も離れたローカ
ルエリアから電源端子に向けてローカルエリア単位で幅
広とするよう電源配線幅を決定する第４のステップを有
する。
半導体集積回路の電源配線方法において、前記各メイン
エリア毎に各電源配線の電源端子から最も離れたローカ
ルエリアから電源端子に向けてローカルエリア単位で幅
広とするよう電源配線幅を決定する第４のステップを有
する。
【００１０】このように、電源端子から最も離れたロー
カルエリアから電源端子に向けて電源配線の配線幅を順
次幅広とすることにより、各電源配線についてもローカ
ルエリア単位で最適な配線幅にすることができる。
カルエリアから電源端子に向けて電源配線の配線幅を順
次幅広とすることにより、各電源配線についてもローカ
ルエリア単位で最適な配線幅にすることができる。
【００１１】
【発明の実施の形態】図１は本発明方法の一実施例のフ
ローチャートを示す。同図中、ステップＳ１０では図２
に示す半導体チップ２０を複数のメインエリア２１Ａ，
２１Ｂ，２１Ｃ，２１Ｄに分割する。メインエリア２１
Ａ〜２１Ｄ夫々は独立した機能を持つ機能ブロックであ
り、各メインエリア２１Ａ〜２１Ｄ夫々には半導体チッ
プ２０の外周に設けられた電源端子２２が必ず含まれる
ように分割する。
ローチャートを示す。同図中、ステップＳ１０では図２
に示す半導体チップ２０を複数のメインエリア２１Ａ，
２１Ｂ，２１Ｃ，２１Ｄに分割する。メインエリア２１
Ａ〜２１Ｄ夫々は独立した機能を持つ機能ブロックであ
り、各メインエリア２１Ａ〜２１Ｄ夫々には半導体チッ
プ２０の外周に設けられた電源端子２２が必ず含まれる
ように分割する。
【００１２】次にステップＳ２０で、各メインエリア２
１Ａ〜２１Ｄ夫々をローカルエリアに分割する。この場
合、ローカルエリアの分割は、各メインエリアにおいて
隣接する電源端子の間を通り、水平方向又は垂直方向に
延在する図３に示す如き破線を設け、この破線で区画さ
れる部分をローカルエリアとする。これによってメイン
エリア２１ＡはローカルエリアＡ11〜Ａ44に分割され、
メインエリア２１ＢはローカルエリアＢ11〜Ｂ24に分割
され、メインエリア２１ＣはローカルエリアＣ 11〜Ｃ35
に分割され、メインエリア２１ＤはローカルエリアＤ11
〜Ｄ35に分割される。
１Ａ〜２１Ｄ夫々をローカルエリアに分割する。この場
合、ローカルエリアの分割は、各メインエリアにおいて
隣接する電源端子の間を通り、水平方向又は垂直方向に
延在する図３に示す如き破線を設け、この破線で区画さ
れる部分をローカルエリアとする。これによってメイン
エリア２１ＡはローカルエリアＡ11〜Ａ44に分割され、
メインエリア２１ＢはローカルエリアＢ11〜Ｂ24に分割
され、メインエリア２１ＣはローカルエリアＣ 11〜Ｃ35
に分割され、メインエリア２１ＤはローカルエリアＤ11
〜Ｄ35に分割される。
【００１３】次にステップＳ３０でメインエリア毎にメ
イン電源配線の引き方を決定する。ここでは、メインエ
リア２１Ｂを例として、図４に示す如く水平方向の電源
端子２２ａと垂直方向の電源端子２２ｃを含むローカル
エリアＢ21に
イン電源配線の引き方を決定する。ここでは、メインエ
リア２１Ｂを例として、図４に示す如く水平方向の電源
端子２２ａと垂直方向の電源端子２２ｃを含むローカル
エリアＢ21に
【００１４】
【外１】
【００１５】配線を割当て電源端子２２ａ，２２ｃに接
続する。電源端子２２ａ，２２ｃ夫々に隣接する電源端
子２２ｂ，２２ｄから水平方向、垂直方向に等距離のロ
ーカルエリアＢ12に
続する。電源端子２２ａ，２２ｃ夫々に隣接する電源端
子２２ｂ，２２ｄから水平方向、垂直方向に等距離のロ
ーカルエリアＢ12に
【００１６】
【外２】
【００１７】配線を割当て、このローカルエリアＢ12か
ら電源端子２２ｂ方向のローカルエリアＢ12には“−”
型配線を割当て、電源端子２２ｄ方向のローカルエリア
Ｂ22には“｜”型配線を割当てて電源端子２２ｂ，２２
ｄに接続する。更に電源端子２２ｄに隣接する電源端子
２２ｅから最も離れたローカルエリアＢ13では水平方向
に２２ｅと等距離の電源端子がないため、ローカルエリ
アＢ13，Ｂ23夫々に“｜”型配線を割当てて電源端子２
２ｅに接続する。電源端子２２ｅに隣接する電源端子２
２ｆから最も離れたローカルエリアＢ14も水平方向に２
２ｆと等距離の電源端子がないため、ローカルエリアＢ
14，Ｂ24夫々に“｜”型配線を割当てて電源端子２２ｆ
に接続する。
ら電源端子２２ｂ方向のローカルエリアＢ12には“−”
型配線を割当て、電源端子２２ｄ方向のローカルエリア
Ｂ22には“｜”型配線を割当てて電源端子２２ｂ，２２
ｄに接続する。更に電源端子２２ｄに隣接する電源端子
２２ｅから最も離れたローカルエリアＢ13では水平方向
に２２ｅと等距離の電源端子がないため、ローカルエリ
アＢ13，Ｂ23夫々に“｜”型配線を割当てて電源端子２
２ｅに接続する。電源端子２２ｅに隣接する電源端子２
２ｆから最も離れたローカルエリアＢ14も水平方向に２
２ｆと等距離の電源端子がないため、ローカルエリアＢ
14，Ｂ24夫々に“｜”型配線を割当てて電源端子２２ｆ
に接続する。
【００１８】このように配線は配線距離（電源端子間距
離）が短かい方から決めて行く。他のメインエリア２１
Ａ，２１Ｃ，２１Ｄ夫々についてもまったく同様であ
る。なお、各電源配線を行うとき、各メイン電源配線の
電源端子から最も離れたローカルエリアを基準ローカル
エリアと呼ぶ。例えばメインエリア２２ＢにおいてはＢ
21，Ｂ12，Ｂ13，Ｂ14が基準ローカルエリアである。
離）が短かい方から決めて行く。他のメインエリア２１
Ａ，２１Ｃ，２１Ｄ夫々についてもまったく同様であ
る。なお、各電源配線を行うとき、各メイン電源配線の
電源端子から最も離れたローカルエリアを基準ローカル
エリアと呼ぶ。例えばメインエリア２２ＢにおいてはＢ
21，Ｂ12，Ｂ13，Ｂ14が基準ローカルエリアである。
【００１９】ここで、各ローカルエリアの配線型を決定
するルールを以下に示す。 １．メインエリアの電源端子位置が上部に有る場合、メ
イン電源配線の形状を“｜”型とする。 ２．メインエリアの電源端子位置が下部に有る場合、メ
イン電源配線の形状を“｜”型とする。 ３．メインエリアの電源端子位置が左部に有る場合、メ
イン電源配線の形状を“−”型とする。 ４．メインエリアの電源端子位置が右部に有る場合、メ
イン電源配線の形状を“−”型とする。 ５．メインエリアの電源端子位置が上部，下部に有る場
合、メイン電源配線の形状を“｜”型とする。 ６．メインエリアの電源端子位置が左部，右部に有る場
合、メイン電源配線の形状を“−”型とする。 ７．メインエリアの電源端子位置が上部，左部に有る場
合、メイン電源配線の形状を
するルールを以下に示す。 １．メインエリアの電源端子位置が上部に有る場合、メ
イン電源配線の形状を“｜”型とする。 ２．メインエリアの電源端子位置が下部に有る場合、メ
イン電源配線の形状を“｜”型とする。 ３．メインエリアの電源端子位置が左部に有る場合、メ
イン電源配線の形状を“−”型とする。 ４．メインエリアの電源端子位置が右部に有る場合、メ
イン電源配線の形状を“−”型とする。 ５．メインエリアの電源端子位置が上部，下部に有る場
合、メイン電源配線の形状を“｜”型とする。 ６．メインエリアの電源端子位置が左部，右部に有る場
合、メイン電源配線の形状を“−”型とする。 ７．メインエリアの電源端子位置が上部，左部に有る場
合、メイン電源配線の形状を
【００２０】
【外３】
【００２１】の３型いずれかとする。 ８．メインエリアの電源端子位置が下部，左部に有る場
合、メイン電源配線の形状を
合、メイン電源配線の形状を
【００２２】
【外４】
【００２３】の３型いずれかとする。 ９．メインエリアの電源端子位置が上部，右部に有る場
合、メイン電源配線の形状を
合、メイン電源配線の形状を
【００２４】
【外５】
【００２５】の３型いずれかとする。 １０．メインエリアの電源端子位置が下部，右部に有る
場合、メイン電源配線の形状を
場合、メイン電源配線の形状を
【００２６】
【外６】
【００２７】の３型いずれかとする。 １１．メインエリアの電源端子位置が上部，左部，右部
に有る場合、メイン電源配線の形状を
に有る場合、メイン電源配線の形状を
【００２８】
【外７】
【００２９】の５型いずれかとする。 １２．メインエリアの電源端子位置が上部，下部，左部
に有る場合、メイン電源配線の形状を
に有る場合、メイン電源配線の形状を
【００３０】
【外８】
【００３１】の５型いずれかとする。 １３．メインエリアの電源端子位置が下部，左部，右部
にある場合、メイン電源配線の形状を
にある場合、メイン電源配線の形状を
【００３２】
【外９】
【００３３】の５型いずれかとする。 １４．メインエリアの電源端子位置が上部，下部，右部
に有る場合、メイン電源配線の形状を
に有る場合、メイン電源配線の形状を
【００３４】
【外１０】
【００３５】の５型いずれかとする。 １５．メインエリアの電源端子位置が上部，下部，左
部，右部に有る場合、メイン電源配線の形状を
部，右部に有る場合、メイン電源配線の形状を
【００３６】
【外１１】
【００３７】の７型いずれかとする。このように、各メ
インエリア毎にメイン電源配線の引き方を決定するた
め、各メイン電源配線の配線幅は、その電源配線が通る
ローカルエリアに配置される回路素子の消費電流に応じ
て決めることができ、メイン電源配線の配線幅が大きす
ぎたり、小さすぎたりすることがなく各電源配線が回路
素子に供給する電流量に応じた最適な配線幅にすること
ができる。
インエリア毎にメイン電源配線の引き方を決定するた
め、各メイン電源配線の配線幅は、その電源配線が通る
ローカルエリアに配置される回路素子の消費電流に応じ
て決めることができ、メイン電源配線の配線幅が大きす
ぎたり、小さすぎたりすることがなく各電源配線が回路
素子に供給する電流量に応じた最適な配線幅にすること
ができる。
【００３８】次にステップＳ４０では基準ローカルエリ
アから電源端子に向けて各電源配線のメイン電源配線の
配線幅を決定する。図５に示す如く、各電源配線は基準
ローカルエリアの電源配線幅を単一のローカルエリアの
最大消費電流を流せるだけの幅とする。次に基準ローカ
ルエリアの電源配線に接続するローカルエリアの電源配
線幅はより幅広とし、更にこのローカルエリアのメイン
電源配線に接続するローカルエリアのメイン電源配線の
配線幅はより幅広とし、配線幅は基準ローカルエリアか
ら電源端子に向けてローカルエリア単位で順次幅広とす
る。なお、図５においては基準ローカルエリアをハッチ
ングで示している。
アから電源端子に向けて各電源配線のメイン電源配線の
配線幅を決定する。図５に示す如く、各電源配線は基準
ローカルエリアの電源配線幅を単一のローカルエリアの
最大消費電流を流せるだけの幅とする。次に基準ローカ
ルエリアの電源配線に接続するローカルエリアの電源配
線幅はより幅広とし、更にこのローカルエリアのメイン
電源配線に接続するローカルエリアのメイン電源配線の
配線幅はより幅広とし、配線幅は基準ローカルエリアか
ら電源端子に向けてローカルエリア単位で順次幅広とす
る。なお、図５においては基準ローカルエリアをハッチ
ングで示している。
【００３９】上記のステップＳ４０の実行により、図６
に示すメイン電源配線が得られる。次にステップＳ５０
では配線が困難な箇所があるか否かを判別し、配線困難
箇所があればステップＳ３０に進んでメイン電源配線の
引き方を修正し、なければ処理を終了する。
に示すメイン電源配線が得られる。次にステップＳ５０
では配線が困難な箇所があるか否かを判別し、配線困難
箇所があればステップＳ３０に進んでメイン電源配線の
引き方を修正し、なければ処理を終了する。
【００４０】例えば図６でメインエリア２１Ｄのローカ
ルエリアＤ13で○印で囲む部分のメイン電源配線が幅を
効かせているため、半導体回路素子同士をつなげる配線
であるラウタ配線が困難となった場合には、ステップＳ
３０に進むことによってローカルエリアＤ13を
ルエリアＤ13で○印で囲む部分のメイン電源配線が幅を
効かせているため、半導体回路素子同士をつなげる配線
であるラウタ配線が困難となった場合には、ステップＳ
３０に進むことによってローカルエリアＤ13を
【００４１】
【外１２】
【００４２】配線から“｜”型配線に修正し、ステップ
Ｓ４０を実行することによって図７に示すメイン電源配
線が得られる。図７ではローカルエリアＤ13が“｜”型
配線となり、ローカルエリアＤ14，Ｄ15夫々の配線幅が
図７より小さくなっている。このように、電源端子から
最も離れたローカルエリアから電源端子に向けて電源配
線の配線幅を順次幅広とすることにより、各電源配線に
ついてもローカルエリア単位で最適な配線幅にすること
ができる。
Ｓ４０を実行することによって図７に示すメイン電源配
線が得られる。図７ではローカルエリアＤ13が“｜”型
配線となり、ローカルエリアＤ14，Ｄ15夫々の配線幅が
図７より小さくなっている。このように、電源端子から
最も離れたローカルエリアから電源端子に向けて電源配
線の配線幅を順次幅広とすることにより、各電源配線に
ついてもローカルエリア単位で最適な配線幅にすること
ができる。
【００４３】なお、各ローカルエリアにおいては、メイ
ン電源配線から回路素子に電源配線を行って電源を供給
する。
ン電源配線から回路素子に電源配線を行って電源を供給
する。
【００４４】
【発明の効果】上述の如く、請求項１に記載の発明は、
半導体チップを機能単位で上記半導体チップの外周に設
けられた電源端子を含む複数のメインエリアに分割する
第１のステップと、 各メインエリアを隣接する電源端
子の間を通り、水平方向又は垂直方向に延在する線によ
って複数のローカルエリアに分割する第２のステップ
と、各メインエリア毎に各ローカルエリアを通り、水平
方向及び垂直方向の少なくともいずれか一方に延在して
電源端子に接続する一又は複数の電源配線の引き方を決
定する第３のステップとを有する。
半導体チップを機能単位で上記半導体チップの外周に設
けられた電源端子を含む複数のメインエリアに分割する
第１のステップと、 各メインエリアを隣接する電源端
子の間を通り、水平方向又は垂直方向に延在する線によ
って複数のローカルエリアに分割する第２のステップ
と、各メインエリア毎に各ローカルエリアを通り、水平
方向及び垂直方向の少なくともいずれか一方に延在して
電源端子に接続する一又は複数の電源配線の引き方を決
定する第３のステップとを有する。
【００４５】このように、各メインエリア毎に電源配線
の引き方を決定するため、各電源配線の配線幅は、その
電源配線が通るローカルエリアに配置される回路素子の
消費電流に応じて決めることができ、電源配線の配線幅
が大きすぎたり、小さすぎたりすることがなく各電源配
線が回路素子に供給する電流量に応じた最適な配線幅に
することができる。
の引き方を決定するため、各電源配線の配線幅は、その
電源配線が通るローカルエリアに配置される回路素子の
消費電流に応じて決めることができ、電源配線の配線幅
が大きすぎたり、小さすぎたりすることがなく各電源配
線が回路素子に供給する電流量に応じた最適な配線幅に
することができる。
【００４６】また、請求項２に記載の発明は、請求項１
記載の半導体集積回路の電源配線方法において、前記各
メインエリア毎に各電源配線の電源端子から最も離れた
ローカルエリアから電源端子に向けてローカルエリア単
位で幅広とするよう電源配線幅を決定する第４のステッ
プを有する。
記載の半導体集積回路の電源配線方法において、前記各
メインエリア毎に各電源配線の電源端子から最も離れた
ローカルエリアから電源端子に向けてローカルエリア単
位で幅広とするよう電源配線幅を決定する第４のステッ
プを有する。
【００４７】このように、電源端子から最も離れたロー
カルエリアから電源端子に向けて電源配線の配線幅を順
次幅広とすることにより、各電源配線についてもローカ
ルエリア単位で最適な配線幅にすることができる。
カルエリアから電源端子に向けて電源配線の配線幅を順
次幅広とすることにより、各電源配線についてもローカ
ルエリア単位で最適な配線幅にすることができる。
【図１】本発明のフローチャートである。
【図２】本発明を説明するための図である。
【図３】本発明を説明するための図である。
【図４】本発明を説明するための図である。
【図５】本発明を説明するための図である。
【図６】本発明を説明するための図である。
【図７】本発明を説明するための図である。
【図８】従来の電源配線を示す図である。
２０ 半導体チップ ２１Ａ〜２１Ｄ メインエリア Ａ11〜Ａ44，Ｂ11〜Ｂ24，Ｃ11〜Ｃ35，Ｄ11〜Ｄ35 ロ
ーカルエリア
ーカルエリア
Claims (2)
- 【請求項１】 半導体チップを機能単位で上記半導体チ
ップの外周に設けられた電源端子を含む複数のメインエ
リアに分割する第１のステップと、 各メインエリアを隣接する電源端子の間を通り、水平方
向又は垂直方向に延在する線によって複数のローカルエ
リアに分割する第２のステップと、 各メインエリア毎に各ローカルエリアを通り、水平方向
及び垂直方向の少なくともいずれか一方に延在して電源
端子に接続する一又は複数の電源配線の引き方を決定す
る第３のステップとを有することを特徴とする半導体集
積回路の電源配線方法。 - 【請求項２】 請求項１記載の半導体集積回路の電源配
線方法において、 前記各メインエリア毎に各電源配線の電源端子から最も
離れたローカルエリアから電源端子に向けてローカルエ
リア単位で幅広とするよう電源配線幅を決定する第４の
ステップを有することを特徴とする半導体集積回路の電
源配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22378495A JPH0969569A (ja) | 1995-08-31 | 1995-08-31 | 半導体集積回路の電源配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22378495A JPH0969569A (ja) | 1995-08-31 | 1995-08-31 | 半導体集積回路の電源配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969569A true JPH0969569A (ja) | 1997-03-11 |
Family
ID=16803666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22378495A Withdrawn JPH0969569A (ja) | 1995-08-31 | 1995-08-31 | 半導体集積回路の電源配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969569A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847759B2 (en) | 2005-03-08 | 2010-12-07 | Epson Imaging Devices Corporation | Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus |
| JP2020099798A (ja) * | 2015-11-26 | 2020-07-02 | 株式会社藤商事 | 遊技機 |
| JP2021079137A (ja) * | 2021-02-16 | 2021-05-27 | 株式会社藤商事 | 遊技機 |
-
1995
- 1995-08-31 JP JP22378495A patent/JPH0969569A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847759B2 (en) | 2005-03-08 | 2010-12-07 | Epson Imaging Devices Corporation | Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus |
| US8537152B2 (en) | 2005-03-08 | 2013-09-17 | Epson Imaging Devices Corporation | Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus |
| US8552935B2 (en) | 2005-03-08 | 2013-10-08 | Epson Imaging Devices Corporation | Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus |
| US9262985B2 (en) | 2005-03-08 | 2016-02-16 | Epson Imaging Devices Corporation | Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus |
| JP2020099798A (ja) * | 2015-11-26 | 2020-07-02 | 株式会社藤商事 | 遊技機 |
| JP2021079137A (ja) * | 2021-02-16 | 2021-05-27 | 株式会社藤商事 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| JPH05259287A (ja) | 集積回路の電源配線布設方法 | |
| US7266789B2 (en) | Method and apparatus of optimizing the IO collar of a peripheral image | |
| JPH0969569A (ja) | 半導体集積回路の電源配線方法 | |
| US7958467B2 (en) | Deterministic system and method for generating wiring layouts for integrated circuits | |
| JPS58197747A (ja) | マスタスライスｌｓｉ | |
| JPH06334041A (ja) | 半導体装置及びその配線設計方法 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| JP2006244080A (ja) | 自動配置配線装置 | |
| JP3541782B2 (ja) | 半導体集積回路の設計方法 | |
| JPH0644594B2 (ja) | 半導体集積回路 | |
| JPS62226641A (ja) | 半導体論理集積回路装置のレイアウト方法 | |
| JPS61240652A (ja) | 半導体集積回路装置 | |
| JPH08125025A (ja) | マイコンコア及びそのレイアウト方法 | |
| JP3647642B2 (ja) | 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体 | |
| JPH0974139A (ja) | 半導体集積回路およびその配置配線方法 | |
| JPH02241062A (ja) | 半導体装置のセル配置方法 | |
| JP2834075B2 (ja) | ゲートアレイ装置及びそのレイアウト方法 | |
| JP4183607B2 (ja) | スタンダードセル方式のセル構造およびその電源電位配線方法 | |
| JP2751742B2 (ja) | 自動レイアウト用セル | |
| JP2002246474A (ja) | ダミーパターンレイアウト方法 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPH06252202A (ja) | 半導体素子の電極パッド配置方法 | |
| JPH10135339A (ja) | 自動配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |