CN105260544A - 电路板的简易走线方法 - Google Patents

Abstract

电路板的简易走线方法，涉及一种电路板的简易走线方法，解决现有针对线路板高速信号传输的要求，提出了群组信号等长走线方式和BGA的出线方式。群组等长走线方式不仅考虑微带线和带状线引起延时的差异，还包括过孔数量，连接器间连接和接入的芯片引起的延时差异；等长设置可进行信号传输路径整体的加权等长，而不需要分段等长以降低难度；针对BGA的出线方式，采用先外后内的方式，优先使用外侧(行和列)走线；为提高BGA封装背部滤波电容的数量，对自动扇出的过孔位置进行调整；采用线路板上分区结合层间距离控制的方法减小大功率与小功率部分、一次电源与二次电源之间、高速与低速电路单元之间、模拟和数字电路单元之间的相互干扰。

Description

电路板的简易走线方法

技术领域

本发明涉及一种电路板的简易走线方法，具体涉及一种对电路板的信号完整性要求较高的简易走线方法。

背景技术

现今高速信号群组走线都要求等长，通常的做法是采用电路仿真软件进行模拟计算，不仅需要功能强大的电路放置软件，而且还需要有精确的器件模型，特别是还需要电路板制板厂家材料的准确参数才能计算准确，成本高且难以实现；

另外，通常进行电路的延时仿真计算时，通常以线路板单板或者板内某段信号作为研究对象，未对互连的多板系统进行整体研究，如板间互连时连接器引起的延时并未计算在内。

对于BGA封装器件，通常会存在部分未连接的管脚，如何进行管脚分配和扇出以减少线路板的过孔数量和增加在BGA封装器件背部的滤波电容数量，成为电路板设计工程师必须面对的问题。对于电路板上的不同功能单元，如何进行区域划分和层叠控制以减少相互干扰也是需要解决的问题。

发明内容

本发明为解决现有线路板走线存在不同功能单元需要减小相互干扰、群组等长走线和BGA器件扇出操作及增加背部滤波电容数量的过孔位置调整方法问题，提供一种电路板的简易走线方法。

电路板的简易走线方法，采用群组信号等长走线方式和BGA的出线方式，该方法由以下步骤实现：

步骤一、采用线路板上不同功能单元分区并结合线路板层间距离控制的方法减小不同功能单元的相互干扰；

具体为：

根据线路板中不同层间重叠区域等效电容器的公式，计算不同功能单元之间重叠面积；

所述线路板的电容容值式中S为线路板中不同层间重叠区域的重叠面积，d为线路板间的距离；

步骤二、采用群组信号等长走线方式在步骤一所述的线路板上进行走线；

具体过程为：

步骤二一、计算各传输线上的延时，用公式一表示为：

公式一、t_pd＝t_microstip+t_stip+t_via+t_connector+t_chip

上式中，t_microstip为微带线引起的延时，t_stip为带状线引起的延时，t_via为过孔引起的延时，t_connector为连接器引起的延时，t_chip为芯片引起的延时；

步骤二二、按照等效微带线长度的方法计算步骤一一中各传输线上的延时，所述等效微带线长度的方法用公式二表示为：

公式二、 $l_{pd\_i}=l_{microstip}+k\×l_{stip}+\underset{i=1}{\overset{n}{\Σ}}{l}_{via}+m\×l_{connector}+\frac{25.4\×{10}^3}{85\×\sqrt{0.457\mathrm{\ϵ}+0.67}}{t}_{chip}$

式中，l_microstip为微带线的长度，l_stip为带状线的长度，k为带状线的线长系数，ε为线路板中介质的等效介电常数；n为过孔的数量，l_via为过孔在线路板上的贯穿厚度，m为连接器上的接点间隔数，l_connector为连接器上接点的间隔距离，t_chip为芯片引起的延时，l_{pd_i}为等效微带线长度；

步骤二三、根据步骤一二中计算的等效微带线长度l_{pd_i}，以最长的微带线的延时长度l_{pd_max}为基准，分别减去其余的延时长度，获得各传输线的延时差值l_{pd_max}-l_{pd_i}；

步骤二四、根据步骤二三中计算的延时差值l_{pd_max}-l_{pd_i}，增加除最长延时的信号的走线，保证增加的等效长度为式中为允许的偏差值；

步骤三、采用先外后内的BGA封装器件的出线方式；

具体过程为：

步骤三一、计算进行连接的管脚数p；

步骤三二、从外侧(行和列)开始向内侧(行和列)推进，计算进行连接的管脚行列数q，并要求式中r_i为第i行列可用的管脚数；

步骤三三、进行最外两侧(行和列)管脚的连接；自动扇出除最外两侧(行和列)外管脚的自动扇出过孔操作；

步骤三四、在对应的BGA封装器件背部摆放滤波电容；并对步骤三三中自动扇出的过孔的位置进行调整，然后进行所术述BGA封装器件未连接管脚的连接，实现在电路板上的走线。

本发明的有益效果：

一、不需要专用的软件，也不需要建立复杂的电路模型，即可方便的进行群组走线延时的简单计算。

二、进行群组的走线延时相同，综合考虑考虑微带线和带状线引起延时的差异，还包括过孔数量，连接器间连接和接入的芯片引起的延时差异。等长设置可进行信号传输路径整体的加权等长，而不需要分段等长以多处绕线对板空间的要求，同时降低绕线引起的反射等信号完整性问题。

三、通过优化BGA的走线步骤，可以大大提高走线效率，并提高背部滤波电容的摆放数量，提高滤波效果。采用线路板上分区结合层间距离控制的方法减小不同功能单元的相互串扰。

附图说明

图1为本发明所述的电路板的简易走线方法中线路板上信号传输模型示意图；

图2为本发有所述的电路板的简易走线方法中线路板上连接器接点位置的差异引起的延时示意图；

图3为本发明所述的电路板的简易走线方法中BGA封装的管脚分布示意图；

图4为本发明所述的电路板的简易走线方法中不同单元在线路板上区域隔离的布局图；

图5为本发明所述的电路板的简易走线方法中不同单元在线路板上出现重叠时的布局图；

具体实施方式

具体实施方式一、结合图1至图5说明本实施方式，电路板的简易走线方法，该方法由以下步骤实现：

一、采用线路板上分区结合层间距离控制的方法减小不同功能单元A和B(如大功率单元与小功率单元部分、一次电源与二次电源之间)的相互干扰。

根据平板电容器的公式，其容值为式中ε为线路板间介质的介电常数，S为线路板的重叠面积，d为线路板间的距离。

故对于不同单元之间应该尽量减小重叠面积隔离，结合图2，功能单元A和功能单元B之间在线路板的各层都独立，无重叠区域，可有效降低相互间的干扰。结合3，当功能单元A和功能单元B之间在线路板上出现重叠时，可将不同的功能单元分别合并在线路板不同的层，在不同单元相邻的层间增加间隔距离(dab＞dai且dab＞dbi)，并适当降低之间介质的介电常数(ε_ab＜ε_ai且ε_ab＜ε_bi)，最终使不同单元的层间耦合电容满足且式中cai和cbi分别为不同单元内的层间的耦合电容值。

式中dab为不同单元间相邻的层间间隔距离，dai和dbi为相同单元内相邻的层间间隔距离；式中ε_ab为不同单元间相邻的层间介质的介电常数，ε_ai和ε_bi为相同单元内相邻的层间介质的介电常数。

二、群组等长走线方式不仅考虑微带线和带状线引起延时的差异，还包括过孔数量，连接器间连接和接入的芯片引起的延时差异；另外对于差分信号，由于存在匹配电阻和上下拉电阻，同一网络出现多个管脚，进行等长匹配时应该选择差分芯片管脚与外部的输入输出管脚；等长设置可进行信号传输路径整体的加权等长，而不需要分段等长以降低难度。

传输路径上的延时

t_pd＝t_microstip+t_stip+t_via+t_connector+t_chip(1)

式中t_microstip为微带线引起的延时，t_stip为带状线引起的延时，t_via为t_via为过孔引起的延时，t_connector为连接器引起的延时，具体见图3，t_chip为引起的延时。

为计算方便，可以使用等效微带线长度的方法计算各传输线的延时，具体步骤如下：

(a)按式(2)进行各信号延时长度的计算；

$l_{pd}-l_{microstip}+k\×l_{stip}+\underset{i=1}{\overset{n}{\Σ}}{l}_{via}+m\×l_{connector}+\frac{25.4\×{10}^3}{85\×\sqrt{0.457\mathrm{\ϵ}+0.67}}{t}_{chip}---\left(2\right)$

式中t_microstip为微带线的长度，t_stip为带状线的长度，k为带状线的线长系数，ε为线路板中介质的等效介电常数；n为过孔的数量，l_via为过孔在线路板上的贯穿厚度，

t_via为t_via为过孔引起的延时，m为连接器上的接点间隔数，l_connector为连接器上接点的间隔距离，t_chip为引起的延时。

(b)根据(a)步骤的计算结果l_{pd_i}，以最长的延时长度l_{pd_max}为基准，分别减去其余的延时长度，获得各延时差值l_{pd_max}-l_{pd_i}；

(c)根据步骤(b)的计算结果l_{pd_max}-l_{pd_i}，增加除最长延时的信号的走线，保证增加的等效长度为式中为允许的偏差值。

三、针对BGA封装器件的出线方式，采用先外后内的方式，优先使用外侧走线。为提高BGA封装背部滤波电容的数量，对自动扇出的过孔位置进行调整。其具体步骤是：

(a)计算需要进行连接的管脚数p；

(b)从外侧开始向内侧(行和列)推进，计算需要的进行连接的管脚行列数q，要求式中r_i为第i行列可用的管脚数；

(c)进行最外两侧(行和列)管脚的连接；

(d)采用绘图软件如cadence的自动扇出功能进行除最外两侧(行和列)外管脚的自动扇出操作；

(e)在该BGA封装器件背部摆放滤波电容；为提高摆放滤波电容的数量，需要对已经自动扇出的过孔位置进行调整，其调整的方法是在原过孔的坐标(xy)的基础上加减该BGA封装中焊盘的间距，即新坐标(x'y')满足x'＝x±h，y'＝y±g；式中h为该BGA封装中焊盘的横向间距，g为该BGA封装中焊盘的纵向间距。

(f)进行该BGA封装器件未连接管脚的连接。

本实施方式中所述的线路板中的BGA器件为BGA封装的FPGA，采用0805封装的电容；连接器为采用J18BW96Z与J18B96T进行板间连接；电路芯片为差分信号和施密特反相器。

Claims (4)

1.电路板的简易走线方法，采用群组信号等长走线方式和BGA封装器件的出线方式，其特征是，该方法由以下步骤实现：

步骤一、采用线路板上不同功能单元分区并结合线路板层间距离控制的方法减小不同功能单元的相互干扰；

根据线路板中不同层间重叠区域等效电容器的公式，计算不同功能单元之间重叠面积；

所述线路板的电容的容值式中S为线路板中不同层间重叠区域的重叠面积，d为线路板间的距离；

步骤二、采用群组信号等长走线方式在步骤一所述的线路板上进行走线；

步骤二一、计算各传输线上的延时，用公式一表示为：

公式一、t_pd＝t_microstip+t_stip+t_via+t_connector+t_chip

上式中，t_microstip为微带线引起的延时，t_stip为带状线引起的延时，t_via为过孔引起的延时，t_connector为连接器引起的延时，t_chip为芯片引起的延时；

步骤二二、按照等效微带线长度的方法计算步骤一一中各传输线上的延时，所述等效微带线长度的方法用公式二表示为：

公式二、 $l_{pd\_i}=l_{microstip}+k\×l_{stip}+\underset{i=1}{\overset{n}{\Σ}}{l}_{via}+m\×l_{connector}+\frac{25.4\×{10}^3}{85\×\sqrt{0.457\mathrm{\ϵ}+0.67}}{t}_{chip}$

式中，l_microstip为微带线的长度，l_stip为带状线的长度，k为带状线的线长系数，

ε为线路板中介质的等效介电常数；n为过孔的数量，l_via为过孔在线路板上的贯穿厚度，m为连接器上的接点间隔数，l_connector为连接器上接点的间隔距离，t_chip为芯片引起的延时，l_{pd_i}为等效微带线长度；

步骤二三、根据步骤一二中计算的等效微带线长度l_{pd_i}，以最长的微带线的延时长度l_{pd_max}为基准，分别减去其余的延时长度，获得各传输线的延时差值l_{pd_max}-l_{pd_i}；

步骤二四、根据步骤二三中计算的延时差值l_{pd_max}-l_{pd_i}，增加除最长延时的信号的走线，保证增加的等效长度为式中为允许的偏差值；

步骤三、采用先外后内的BGA封装器件的出线方式，实现在电路板上的走线；

步骤三一、计算进行连接的管脚数p；

步骤三二、从外侧(行和列)开始向内侧(行和列)推进，计算进行连接的管脚行列数q，并要求式中r_i为第i行列可用的管脚数；

步骤三三、进行最外两侧(行和列)管脚的连接；自动扇出除最外两侧(行和列)外管脚的自动扇出过孔操作；

步骤三四、在对应的BGA封装器件背部摆放滤波电容；并对步骤三三中自动扇出的过孔的位置进行调整，然后进行所述BGA封装器件未连接管脚的连接，实现在电路板上的走线。

2.根据权利要求1所述的电路板的简易走线方法，其特征在于，步骤三四中，对自动扇出的过孔位置进行调整的方法为：在原过孔的坐标(xy)的基础上加减该BGA封装中焊盘的间距，即新坐标(x'y')满足x'＝x±h，y'＝y±g；式中h为该BGA封装中焊盘的横向间距，g为该BGA封装中焊盘的纵向间距。

3.根据权利要求1所述的电路板的简易走线方法，其特征在于，步骤一中，不同功能单元之间重叠时，将不同的功能单元分别合并在线路板不同的层，在不同单元相邻的层间增加间隔距离，并降低层间介质的介电常数，使不同单元的层间耦合电容满足且式中cai和cbi分别为不同单元内层间的耦合电容值。

4.根据权利要求1所述的电路板的简易走线方法，其特征在于，步骤一中，不同功能单元的相互干扰指的是大功率单元与小功率单元之间、一次电源与二次电源之间、高速与低速电路单元之间、模拟和数字电路单元之间的干扰。