CN107611536A - 一种运用硅通孔结构的新型切皮雪夫滤波器 - Google Patents

Abstract

本发明公开一种运用硅通孔结构的新型切皮雪夫滤波器。本发明为运用多导体硅通孔构造的一种片上螺线管式电感元件，使用同轴硅通孔做电容器来设计低通滤波器结构。本发明的优点是运用同轴多导体硅通孔构造电容器，减小元件物理尺寸，同轴多导体硅通孔的金属内芯可以同时实现螺旋电感和端口的垂直互连，减少了硅通孔的使用数目，从而进一步减小占用面积；通过本发明所提出的低通滤波器结构，可改变同轴硅通孔中绝缘层的使用材料增大电容值，可以通过垂直互连技术减小互连线的尺寸，从而提高滤波器的整体性能。

Description

一种运用硅通孔结构的新型切皮雪夫滤波器

技术领域

本发明属于无源电子器件技术领域，涉及一种微波滤波器元件，尤其涉及一种运用硅通孔的无源低通滤波器结构。

背景技术

低通滤波器广泛应用于军事雷达接收系统和现代无线通信系统，其主要作用为抑制高次谐波信号和杂散信号等噪声信号的传输以提高系统性能。目前无源低通滤波器的设计主要基于传输线理论(如：微带线、平面波导、耦合线等)。然而，由于传输线内在特性的限制，基于传输线理论设计的滤波器通常难以达到器件尺寸的紧凑性要求，导致难以对其进行封装。一些新材料和新技术(例如低温共烧陶、集成无源器件和液晶聚合物)的出现能够将滤波器的尺寸在一定程度上进行压缩。

近年来，三维集成电路技术吸引了众多研究者的注意。硅通孔技术作为三位集成电路中的关键技术，能够在三维集成电路的不同堆栈层之间提供垂直互联。通过使用硅通孔技术，可以减小三维集成电路的延时、降低功耗、节约芯片面积。将硅通孔技术引入无源低通滤波器的设计之中，低通滤波器的尺寸可以得到进一步缩小。

发明内容

本发明针对目前技术的不足，提供了一种由同轴硅通孔电容器和螺旋电感器构成的超紧凑低通滤波器的设计方案。本发明具体为五阶巴特沃斯滤波器，使用同轴硅通孔做电容器来设计低通滤波器结构。本发明的优点是运用同轴多导体硅通孔构造电容器，减小元件物理尺寸，同轴多导体硅通孔的金属内芯可以同时实现螺旋电感和端口的垂直互连，减少了硅通孔的使用数目，从而进一步减小占用面积；通过本发明所提出的低通滤波器结构，可改变同轴硅通孔中绝缘层的使用材料增大电容值，可以通过垂直互连技术减小互连线的尺寸，从而提高滤波器的整体性能。

本发明切皮雪夫滤波器由多个元件单元构成，输入输出端口位于基底顶部的重新构建层；

所述的元件单元从上至下依次包括基底顶部重新构建层、多导体硅通孔阵列600、基底底部重新构建层，其中基底顶部重新构建层从上至下依次包括基底顶部螺旋电感200、顶部连接基板500，基底底部重新构建层从上至下依次包括底部连接基板700、基底底部螺旋电感800；

基底顶部螺旋电感200与基底底部螺旋电感800均由立方体形状的金属线绕圈构成；金属线的一端位于螺旋电感正中心位置，作为电感内端口，金属线的另一端位于螺旋电感的外侧位置，作为电感外端口。螺旋电感的电感值通过金属线的间距、宽度、厚度和绕圈匝数估计，并可以通过商业仿真软件进行仿真验证。

顶部连接基板500包括上层基板组件300、下层基板组件400；上层基板组件300从左至右依次包括上层第一基板305、上层第二基板306、上层第三基板307，上述三块基板平行设置且互不连接；上层第一基板305的左侧中心位置设有信号输入端口301，顶面中心设有第一连接金属块303，用于连接基底顶部螺旋电感200的外端口201；上层第二基板306的顶面中心设有第二连接金属块304，用于连接基底顶部螺旋电感200的内端口202；上层第三基板307右侧中心位置设有信号输出端口302；下层基板组件400从左至右依次包括下层第一基板413、下层第二基板414、下层第三基板415，上述三块基板平行设置且通过连接板连接；下层第一基板413的左侧中心位置设有第一电流返回端口401，顶面设有三块等间距设置的连接金属块(分别是第三连接金属块403、第四连接金属块404、第五连接金属块405)，通过上述连接金属块与上层第一基板305连接；下层第二基板414顶面设有四块等间距设置的连接金属块(分别是第六连接金属块406、第七连接金属块407、第八连接金属块408、第九连接金属块409)，通过上述连接金属块与上层第二基板306连接；下层第三基板415的右侧中心位置设有第二电流返回端口402，顶面设有三块等间距设置的连接金属块(分别是第十连接金属块410、第十一连接金属块411、第十二连接金属块412)，通过上述连接金属块与上层第三基板306连接；

上层基板组件300、下层基板组件400经连接金属块403-412连接。左侧第一电流返回端口401与左侧信号输入端口301封装连接构成顶部连接基板500的输入端口501，该端口501作为滤波器的输入端口或与下一个单元的输出端口连接。右侧第二电流返回端口402与右侧信号输出端口302封装连接构成顶部连接基板500的输出端口502，该端口502作为滤波器的输出端口或与下一个单元的输入端口连接。

底部连接基板700包括左侧基板708、右侧基板709，上述两块基本平行设置且互不连接；左侧基板708的顶面设有四块等间距设置的连接金属块(分别是第十三连接金属块701、第十四连接金属块702、第十五连接金属块703、第十六连接金属块704)，右侧基板709的顶面设有三块等间距设置的连接金属块(分别是第十七连接金属块705、第十八连接金属块706、第十九连接金属块707)；左侧基板708、右侧基板709底面中心位置分别设有第二十连接金属块710、第二十一连接金属块711，分别用于连接基底顶部螺旋电感800的内端口801、外端口802；

多导体硅通孔阵列600包括平行设置且互不连接的第一、二、三列多导体硅通孔阵列；第一列多导体硅通孔阵列包括第一至第三多导体硅通孔601-603，三个多导体硅通孔等间距设置且互不连接；第二列多导体硅通孔阵列包括第四至第七多导体硅通孔604-607，四个多导体硅通孔等间距设置且互不连接；第三列多导体硅通孔阵列包括第八至第十多导体硅通孔608-610，三个多导体硅通孔等间距设置且互不连接；第一多导体硅通孔601顶部通过第二十二连接金属块611与下层基板组件400的下层第一基板413底面连接，即接下层第一基板413的第一电流返回端口401；第二多导体硅通孔602顶部通过第二十三连接金属块612与下层基板组件400的下层第一基板413底面连接，即接下层第一基板413的第一电流返回端口401；第三多导体硅通孔603顶部通过第二十四连接金属块613与下层基板组件400的下层第一基板413底面连接，即接下层第一基板413的第一电流返回端口401；第四多导体硅通孔604顶部通过第二十五连接金属块614与下层基板组件400的下层第二基板414底面连接，第四多导体硅通孔604底部通过第十三连接金属块701与底部连接基板700的左侧基板708顶面连接；第五多导体硅通孔605顶部通过第二十六连接金属块615与下层基板组件400的下层第二基板414底面连接，第五多导体硅通孔605底部通过第十四连接金属块702与底部连接基板700的左侧基板708顶面连接；第六多导体硅通孔606顶部通过第二十七连接金属块616与下层基板组件400的下层第二基板414底面连接，第六多导体硅通孔606底部通过第十五连接金属块703与底部连接基板700的左侧基板708顶面连接；第七多导体硅通孔607顶部通过第二十八连接金属块617与下层基板组件400的下层第二基板414底面连接，第七多导体硅通孔607底部通过第十六连接金属块704与底部连接基板700的左侧基板708顶面连接；第八多导体硅通孔608顶部通过第二十九连接金属块618与下层基板组件400的下层第三基板415底面连接，下层第三基板415通过连接金属块与上层第三基板307底面连接，即接上层第三基板307的信号输出端口302，第八多导体硅通孔608底部通过第十七连接金属块705与底部连接基板700的右侧基板709顶面连接；第九多导体硅通孔609顶部通过第三十连接金属块619与下层基板组件400的下层第三基板415底面连接，下层第三基板415通过连接金属块与上层第三基板307底面连接，即接上层第三基板307的信号输出端口302，第九多导体硅通孔609底部通过第十八连接金属块706与底部连接基板700的右侧基板709顶面连接；第十多导体硅通孔610顶部通过第三十一连接金属块620与下层基板组件400的下层第三基板415底面连接，下层第三基板415通过连接金属块与上层第三基板307底面连接，即接上层第三基板307的信号输出端口302，第十多导体硅通孔610底部通过第十九连接金属块707与底部连接基板700的右侧基板709顶面连接。

上述硅通孔的间距是由螺旋电感的间距决定。

多导体硅通孔为同轴硅通孔，由金属内芯、内部绝缘层、金属外环和外部绝缘层构成，其中外部绝缘层用来隔离金属和硅衬底，金属内芯、内部绝缘层和金属外环组成的环形结构构成电容器。内部绝缘层选用高介电常数材料(如：二氧化铪等)来增大电容值。同轴硅通孔电容器是硅衬底中的一种垂直结构，两个螺旋电感器分别位于硅衬底的顶部和底部。同轴硅通孔中的金属内芯在构成电容器的同时可以用来实现螺旋电感之间的互联。与传统二维电路结构相比，采用此种结构不但大大减小了低通滤波器的物理尺寸，而且可以提高低通滤波器的各项性能。

本发明的有益效果是：

本发明利用同轴多导体硅通孔和螺旋电感构造低通滤波器元件，减小元件物理尺寸。运用同轴多导体硅通孔充当电容器，相较于传统二维结构电容器拥有较短的互连长度，使得延迟时间、散射和导体损耗减小。此外，将螺旋电感置于垂直放置的硅通孔顶端和底端不但大大减小了低通滤波器的物理尺寸，而且提高了低通滤波器的各项性能。

附图说明

图1为现有同轴硅通孔结构；

图2为顶部第一螺旋电感的结构图；

图3为基底顶部第一基板组件的结构图；

图4为基底顶部第二基板组件的结构图；

图5为基底顶部重新构建层两层基板连接结构图；

图6为基底包裹的多导体硅通孔布局图；

图7为基底底部基板结构图；

图8为底部第二螺旋电感的结构图；

图9为本发明低通滤波器元件的等效电路图；

图10为本发明滤波器的元件单元结构图；

图11为本发明低通滤波器元件的仿真结果与理想情况的对比验证。

具体实施方式

以下结合附图对本发作进一步说明。

如图1所示为现有同轴硅通孔100的切面示意图，其由金属内芯101、内部绝缘层102、金属外环103和外部绝缘层104贯穿基底105构成。金属内芯101和金属外环103可为铜、钨或多晶硅构成。金属内芯101、内部绝缘层102和金属外环103组成的环形结构构成电容器。内部绝缘层102选用高介电常数材料(如：二氧化铪等)来增大电容值。为防止漏电流，在同轴金属结构与基底105间会形成一层氧化层104作为绝缘层。注意到若采用铜填充硅通孔，为防止铜原子的扩散作用，还会在铜与氧化层间填加一层隔离层。

图10为本发明滤波器1000的元件单元结构图；本发明低通滤波器由多个元件单元构成，输入输出端口位于基底顶部的重新构建层；所述的元件单元从上至下依次包括基底顶部重新构建层、多导体硅通孔阵列600、基底底部重新构建层，其中基底顶部重新构建层从上至下依次包括基底顶部螺旋电感200、顶部连接基板500，基底底部重新构建层从上至下依次包括底部连接基板700、基底底部螺旋电感800；

图2为基底顶部螺旋电感200的示意图，基底顶部螺旋电感200有外部端口201和内部端口202两个端口。螺旋电感由立方体形状的金属线构成，内外两个端口用于和由硅通孔构成的电容器连接。螺旋电感的电感值可以通过金属线的间距、宽度、厚度和绕圈匝数估计，并可以通过商业仿真软件进行仿真验证。随着电感匝数，金属线间距和宽度的增加，电感值逐渐增加，这是因为总的有效总长度也增加。随着频率的增加，电感基本恒定，最高稳定频率可高达20GHz。由上述分析可知，能够调整螺旋电感的尺寸参数来选择低通滤波器所需的电感。一旦选择了尺寸参数，电感在各种频率基本上是以稳定的。值得注意的是螺旋电感会与基底和硅通孔之间产生寄生电阻和电容，由于基底通常在集成电路中接地，电感器和衬底之间的耦合电容相当于电感和地之间的耦合电容。但是寄生电容和寄生电阻分别为微法和欧姆数量级。由于电容与面积乘积和电介质厚度的倒数成正比，所以耦合电容随着频率的增加而保持恒定，并且随着转数的增加呈线性增加。由于电容的并联支路的阻抗远远大于电感和电阻的阻抗。因此，寄生电容和寄生电阻可以忽略不计。

图3为位于基底顶部的第一基板组件300结构图。基板两端有两个端口，分别为信号输入端口301和信号输出端口302。在滤波器工作过程中，待滤波信号从输入端口301输入，经过滤波操作之后再由输出端口302输出。在基板300顶部有连接金属块303-304用于和基底顶部螺旋电感200连接。连接金属块303和电感的外部端口201连接，连接金属块304用于基板和电感内部端口202之间的连接。基板组件300的主要作用为提供滤波器的输入输出端口，以及提供电感和地之间的互连。左侧基板305、中间基板306和右侧基板307用于与参考地之间的连接。

图4为位于基底顶部的第二基板组件400结构图。组件两端各有一个端口作为地端口，分别为端口401和端口402。基板顶部有十个连接金属块403-412用来连接基板300和基板400。左侧地端口401与左侧输入端口301连接构成滤波器的输入端口。右侧地端口402与左右侧输出端口302连接构成滤波器的输出端口。

图5为基底顶部重新构建层基板组件300和基板组件400的连接结构图。左侧端口501为输入端口301和地端口401连接而成的滤波器输入端口，用于待处理信号的输入。右侧端口502为输出端口302和地端口402连接而成的滤波器输出端口，待处理信号经滤波之后通过输出端口输出。

图6为基底包裹的多导体硅通孔布局图600。十根多导体硅通孔601-610整齐排布包裹于硅基底之中，其作用为构成电容器和连接上下两层电感。多导体硅通孔顶柱状金属块611-620用于多导体硅通孔601-610和基板501的连接。

图7为基底底部基板700结构图，底部基板由左侧基板708和右侧基板709组成，其作用为连接上方多导体硅通孔阵列600和底部电感800。两基板上端的连接金属块701用于连接上的多导体硅通孔604。两基板上端的连接金属块702用于连接上的多导体硅通孔605。两基板上端的连接金属块703用于连接上的多导体硅通孔606。两基板上端的连接金属块704用于连接上的多导体硅通孔607。两基板上端的连接金属块705用于连接上的多导体硅通孔608。两基板上端的连接金属块706用于连接上的多导体硅通孔609。两基板上端的连接金属块707用于连接上的多导体硅通孔610。两基板上端的连接金属块710、711分别用于连接底部螺旋电感800。

图8为螺旋电感800的示意图，螺旋电感有内部端口801和外部端口802两个端口。内部端口801与基板708连接，外部端口802与基板709连接。螺旋电感由立方体形状的金属线构成，内外两个端口用于和由硅通孔构成的电容器连接。螺旋电感的电感值可以通过金属线的间距、宽度、厚度和绕圈匝数估计，并可以通过商业仿真软件进行仿真验证。随着电感匝数，金属线间距和宽度的增加，电感值逐渐增加，这是因为总的有效总长度也增加。随着频率的增加，电感基本恒定，最高稳定频率可高达20GHz。由上述分析可知，能够调整螺旋电感的尺寸参数来选择低通滤波器所需的电感。一旦选择了尺寸参数，电感在各种频率基本上是以稳定的。值得注意的是螺旋电感会与基底和硅通孔之间产生寄生电阻和电容，由于基底通常在集成电路中接地，电感器和衬底之间的耦合电容相当于电感和地之间的耦合电容。但是寄生电容和寄生电阻分别为微法和欧姆数量级。由于电容与面积乘积和电介质厚度的倒数成正比，所以耦合电容随着频率的增加而保持恒定，并且随着转数的增加呈线性增加。由于电容的并联支路的阻抗远远大于电感和电阻的阻抗。因此，寄生电容和寄生电阻可以忽略不计。

低通滤波器1000的工作过程如下：

首先，将待处理信号传输到输入端口301和配对的第一电流返回端口401组成的输入端口组501，信号会通过顶部上层第一基板305和与顶部上层第一基板305连接的第一连接金属块303进入顶部螺旋电感200的外部输入端口201中，同时信号会经内输出端口202通过金属块404、顶部下层第一基板413和金属块611-613进入硅通孔601-603构成的电容器，此时电容与电感器处于并联状态。信号在顶部螺旋电感200中传输，依次通过顶部螺旋电感输出端口202、金属块304、基板306、金属块406-409、基板414、金属块614-617进入硅通孔604-607中，之后通过金属块701-704、基板708和金属块710进入底部螺旋电感800的内部端口801，信号通过电感器800之后由输出端口802所连接的金属块711进入基板709，然后经过金属块705-707、硅通孔608-610、金属块618-620。最后，信号由顶部下层第三基板415、金属块410-412经顶部上层第三基板307和输出端口302构成的输出端口组502输出，此时输出的信号为经过滤波操作的信号。

仿真与验证：

为了验证所提出低通滤波器元件的性能，利用电路原理将构建的滤波器元件等效为仿真电路模型，利用商业电路仿真软件与理想五阶切皮雪夫滤波器进行对比验证，同时利用商业三维仿真软件进行模型仿真进行对比验证。

图9为本发明低通滤波器元件的等效电路图。每根多导体硅通孔被等效为一个电阻和一个电感的串联电路，由于和地之间的耦合，会有寄生电容的存在。电感元件被等效为电感和电阻的串联，由于和地之间的耦合，会有寄生电容的存在。

利用商业仿真软件进行仿真，对比结果如图11所示。将三维结构仿真和等效电路仿真结果与理想滤波器曲线比较，由于实际的电感值并非等于理想电路拓扑中的感值，电容值也与理想电路拓扑中的容值有差异，同时还有寄生电阻寄生电容等因素的影响，实际搭建的低通滤波器的传输特性曲线并不能达到理想低通滤波器的效果。同时可知切比雪夫滤波器更加容易受寄生电阻的影响,致使实际幅频特性曲线较理想情况略有下降,抗外界干扰能力劣于其他类型滤波器,但同阶的切比雪夫滤波器过渡带更窄,就此点而言,性能更加好。

Claims (3)

1.一种运用硅通孔结构的新型切皮雪夫滤波器，由多个元件单元构成，输入输出端口位于基底顶部的重新构建层；其特征在于：

所述的元件单元从上至下依次包括基底顶部重新构建层、多导体硅通孔阵列(600)、基底底部重新构建层，其中基底顶部重新构建层从上至下依次包括基底顶部螺旋电感(200)、顶部连接基板(500)，基底底部重新构建层从上至下依次包括底部连接基板(700)、基底底部螺旋电感(800)；

顶部连接基板(500)包括上层基板组件(300)、下层基板组件(400)；上层基板组件(300)从左至右依次包括上层第一基板(305)、上层第二基板(306)、上层第三基板(307)，上述三块基板平行设置且互不连接；上层第一基板(305)的左侧设有信号输入端口(301)，顶面设有连接金属块(303)，用于连接基底顶部螺旋电感(200)的外端口(201)；上层第二基板(306)的顶面设有连接金属块(304)，用于连接基底顶部螺旋电感(200)的内端口(202)；上层第三基板(307)右侧设有信号输出端口(302)；下层基板组件(400)从左至右依次包括下层第一基板(413)、下层第二基板(414)、下层第三基板(415)，上述三块基板平行设置且通过连接板连接；下层第一基板(413)的左侧设有第一电流返回端口(401)，顶面设有三块等间距设置的连接金属块(403-405)，通过上述连接金属块与上层第一基板(305)连接；下层第二基板(414)顶面设有四块等间距设置的连接金属块(406-409)，通过上述连接金属块与上层第二基板(306)连接；下层第三基板(415)的右侧设有第二电流返回端口(402)，顶面设有三块等间距设置的连接金属块(410-412)，通过上述连接金属块与上层第三基板(306)连接；

上层基板组件(300)、下层基板组件(400)经连接金属块403-412连接；第一电流返回端口(401)与信号输入端口(301)封装连接构成顶部连接基板(500)的输入端口(501)，该端口(501)作为滤波器的输入端口或与下一个元件单元的输出端口连接；第二电流返回端口(402)与右侧信号输出端口(302)封装连接构成顶部连接基板(500)的输出端口(502)，该端口(502)作为滤波器的输出端口或与下一个元件单元的输入端口连接；

底部连接基板(700)包括左侧基板(708)、右侧基板(709)，上述两块基本平行设置且互不连接；左侧基板(708)的顶面设有四块等间距设置的连接金属块(701-704)，右侧基板(709)的顶面设有三块等间距设置的连接金属块(705-707)；左侧基板(708)、右侧基板(709)底面位置分别设有连接金属块(710、711)，分别用于连接基底顶部螺旋电感(800)的内端口(801)、外端口(802)；

多导体硅通孔阵列(600)包括平行设置且互不连接的第一、二、三列多导体硅通孔阵列；第一列多导体硅通孔阵列包括三根等间距设置且互不连接的多导体硅通孔(601-603)，第二列多导体硅通孔阵列包括四根等间距设置且互不连接的多导体硅通孔(604-607)，第三列多导体硅通孔阵列包括三根等间距设置且互不连接的多导体硅通孔(608-610)；第一列多导体硅通孔阵列的三根多导体硅通孔(601-603)顶部分别通过连接金属块(611-613)与下层第一基板(413)底面连接，即接下层第一基板(413)的第一电流返回端口(401)；第二列多导体硅通孔阵列的四根多导体硅通孔(604-607)顶部分别通过连接金属块(614-617)与下层第二基板(414)底面连接，多导体硅通孔底部通过连接金属块(701-704)与左侧基板(708)顶面连接；第三列多导体硅通孔阵列的三根多导体硅通孔(608-610)顶部分别通过连接金属块(618-620)与下层第三基板(415)底面连接，下层第三基板415通过连接金属块与上层第三基板(307)底面连接，即接上层第三基板(307)的信号输出端口(302)，多导体硅通孔底部通过连接金属块(705-707)与右侧基板(709)顶面连接。

2.如权利要求1所述的一种运用硅通孔结构的新型切皮雪夫滤波器，其特征在于多导体硅通孔为同轴硅通孔。

3.如权利要求1所述的一种运用硅通孔结构的新型切皮雪夫滤波器，其特征在于基底顶部螺旋电感(200)与基底底部螺旋电感(800)均由金属线绕圈构成，金属线的一端位于螺旋电感正位置，作为电感内端口(202、802)，金属线的另一端位于螺旋电感的外侧位置，作为电感外端口(201、801)。