CN117149553B - 用于芯片ft和cp测试用信号传输参数预测方法 - Google Patents

用于芯片ft和cp测试用信号传输参数预测方法 Download PDF

Info

Publication number
CN117149553B
CN117149553B CN202311423141.XA CN202311423141A CN117149553B CN 117149553 B CN117149553 B CN 117149553B CN 202311423141 A CN202311423141 A CN 202311423141A CN 117149553 B CN117149553 B CN 117149553B
Authority
CN
China
Prior art keywords
length
signal
report
coefficient
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311423141.XA
Other languages
English (en)
Other versions
CN117149553A (zh
Inventor
孙志武
杨阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zero One Semiconductor Technology Changzhou Co ltd
Original Assignee
Zero One Semiconductor Technology Changzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zero One Semiconductor Technology Changzhou Co ltd filed Critical Zero One Semiconductor Technology Changzhou Co ltd
Priority to CN202311423141.XA priority Critical patent/CN117149553B/zh
Publication of CN117149553A publication Critical patent/CN117149553A/zh
Application granted granted Critical
Publication of CN117149553B publication Critical patent/CN117149553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及芯片测试技术领域,尤其涉及用于芯片FT和CP测试用信号传输参数预测方法,包括利用信号线的外层长度和内层长度,通过多元数据线性分析法预测信号线相当长度、信号延迟和寄生电容值。本发明解决现有芯片Debug测试过程中无法得到信号线的相当长度、信号传输延迟和寄生电容值,从而影响Debug的效率问题。

Description

用于芯片FT和CP测试用信号传输参数预测方法
技术领域
本发明涉及芯片测试技术领域,尤其涉及用于芯片FT和CP测试用信号传输参数预测方法。
背景技术
测试过程中,测试机台(Tester)和待测芯片的连接关系存于测试通道列表(Pinlist)中,测试通道列表是用于显示待测芯片管脚和传输测试信号通道(TesterChannel)之间的连接关系以及关键信息的列表;测试通道列表的相关参数对测试工程师在编写芯片测试程序的过程有重要作用;芯片测试开始前,需要給测试机台输入测试程序,测试程序内需要包括:
1、每个待测芯片的每一个管脚和测试机台之间的通道连接关系;
2、每一个连接关系都需要提供对应的线路通道的长度;其中,线路通道的长度分列出PCB的外层线长、内层线长和阻抗匹配的等效线长、信号传输的延迟时间、传输线对应的容值。
这些数据都需要准确的输入测试机台,以保证测试机台发出激励信号后,能准确判断测试机台接收到的返回信号的正确性;测试通道列表可以极大提高测试工程师编程的效率,也可以提供测试过程中Debug的一个重要判断依据。
芯片测试发展到目前,大多是一次多个芯片测试,即多待测芯片测试;所以,快速准确的提供多待测芯片测试完整的测试通道列表,快速的提供相应数据,对芯片测试的快速完成更加至关重要。
发明内容
针对现有方法的不足,本发明解决现有芯片Debug测试过程中无法准确得到信号线的相当长度、信号传输延迟和寄生电容值,从而影响Debug测试效率的问题。
本发明所采用的技术方案是:用于芯片FT和CP测试用信号传输参数预测方法包括以下步骤:
利用信号线的外层长度和内层长度,通过多元数据线性分析法预测信号线相当长度、信号延迟和寄生电容值。
进一步的,信号线的相当长度公式为:
相当长度=外层长度+内层长度*第一系数+元件长度*第二系数。
进一步的,信号线的信号延迟公式为:
信号延迟=相当长度÷第三系数。
进一步的,信号线的寄生电容公式为:
寄生电容=外层长度*第四系数+内层长度*第五系数。
进一步的,外层长度为信号线分层长度报告中层名为TOP或BOTTOM时对应的拉线长度。
进一步的,内层长度为信号线分层长度报告中层名不为TOP和BOTTOM时对应的拉线长度。
进一步的,信号线的外层长度和内层长度是通过测试机台数据模型、元器件管脚报告、信号线分层长度报告、Allegro报告和电源和地报告关联得到。
试机台数据模型包括参数:测试信号通道和网络名称;元器件管脚报告包括:元器件位号、元器件管脚号、元器件型号、元器件管脚类型、元器件管脚名称、网络名称;信号线分层长度报告包括:网络名称、层名称和拉线长度;Allegro报告包括网络名称和网络管脚;电源和地报告包括:设计文件电源/地和输出报告电源/地。
进一步的,测试机台数据模型、元器件管脚报告、信号线分层长度报告、Allegro报告和电源和地报告是利用Skill工具从FT&CP PCB的设计文件中获取。
进一步的,第一系数、第二系数、第三系数、第四系数和第五系数是通过EDA仿真测试不同信号线的外层长度和内层长度对应的相当长度、信号延迟、寄生电容拟合得到。
本发明的有益效果:
1、本发明通过多元数据线性分析法预测信号线相当长度、信号延迟和寄生电容值,为芯片debug测试提供依据,从而提高debug的效率;
2、提高芯片测试的一次性良率、降低单颗芯片成本、加快芯片上市速度。
附图说明
图1是本发明的用于芯片FT和CP测试用信号传输参数预测方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明,此图为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成。
如图1所示,用于芯片FT和CP测试用信号传输参数预测方法包括以下步骤:
获取测试机台数据模型;
目前国内外用于芯片测试的测试机台的型号有数十种;每个型号又有不同的配置,导致每个测试机台的通道数据都可能不一样;表1采用V93k测试机台数据模型,格式如下:
表1:V93k测试机台数据模型
当第一次使用该测试机台时,程序会自动学习记忆读入该测试机台的数据模型;以后使用不同的测试机台都会采用学习记忆的方式写入对应的测试机台模型;当再次使用到该测试时,程序会智能化的调用已经存在的测试机台模型,进行后续计算。
下面是另外两个不同的测试机台模型数据表。
表2:Tuf测试机台数据模型
表3:TJ750 测试机台数据模型
获取传输参数数据模型;
通过Skill工具,从FT&CP PCB的设计文件内提取以下数据文件:包括元器件管脚报告、信号线分层长度报告、Allegro报告和电源和地报告。
表4:元器件管脚报告Component pin Report的数据模型
表5 信号线分层长度报告Trace length by Layer Report的数据模型
信号线分层长度报告为矢量数据库,除了包含关键参数网络名称,其中每一条数据,都说明了芯片CP&FT 测试PCB 内每一段信号连接线的长度,即图形中信号线的长度;以及信号连接线位于PCB的内层还是外层。
表6:Allegro报告Allegro Report数据模型
表7:电源和地报告Power&Gnd Report的数据模型
利用网络名称在测试机台数据模型、元器件管脚报告、信号线分层长度报告、Allegro报告和电源和地报告关联得到每个元器件管脚号对应的设备名称、测试信号通道,以及对应的外层长度和内层长度;即表8中前五列为关联五张数据表得到。
表8:元器件管脚对应数据
表8为信号线50欧姆阻抗条件下的参数示例;其中,第一列为第一个待测芯片的元器件管脚号为A1,设备名称是\CPIB_S\,信号连接到测试通道K7_1-4,信号传输过程中,在PCB信号线的外层长度为0.021Inch;在PCB信号线的内层长度为0.879Inch。
元器件管脚号可以通过表1中网络名称关联测试信号通道得到,当测试信号通道不在表1中时,需要通过表6进行关联,例如元器件管脚号A1接的测试信号通道K7_1-4,这个K7_1-4并不在表1的测试信号通道中,则需要在表6的网络管脚中查找。
表8的设备名称为表4的元器件管脚号时,设备名称为表4的元器件管脚名称;表8的设备名称对应的网络为表7的设计文件电源/地时,设备名称称为输出报告电源/地。
外层长度和内层长度是通过网络名称找到表5的层名称对应的拉线长度,当层名称为TOP或BOTTOM时,拉线长度为外层长度;当层名称不为TOP和BOTTOM时,拉线长度为内层长度。
计算相当长度、信号传输延迟和寄生电容。
根据信号传输理论:信号的时延是线长/信号传输的速率;其中,信号传输的C为光速,DK为等效介电常数,等效介电常数是信号线上下介质的介电常数决定;例如普通的耐燃材料FR4的DK约为4,内层的信号线的信号传输速度约为光速的1/2;表层信号的等效介电常数一般是小于4,所以表层信号线的传输速度就大约是1/2光速;由于信号传输线分布于不同的信号层,故判断一个完整通道的信号传输时延与外层、内层的信号线存在线性关系。
同样基于信号传输理论:信号线越长寄生电容越大,两者也是线性关系。
相当长度=外层长度+内层长度*第一系数+元件长度*第二系数;
信号延迟=相当长度÷第三系数,其中,单位ps;
寄生电容=外层长度*第四系数+内层长度*第五系数;
以50欧姆特性阻抗为例,通过EDA仿真工具,对20种内含了2千种不同内、外层的信号线的测试板做EDA仿真计算,对得出的寄生电容值、相当长度和信号延迟进行多元数据线性分析,得到第一至第五系数的拟合值;
需要注意的是:采用本发明方法的其他欧姆特性阻抗也落入本发明保护范围。
拟合得到:第一系数为1.2786,第二系数为0.5774;第三系数为0.007228(单位ps);第四系数为2.6PF/INCH,第五系数为3.6PF/INCH。
本发明首先对芯片测试的两种形式FT/CP PCB设计的信号参数的快速提取性、准确性、快速修正性,对测试编程的准确性、高效性等都得到解决,完全替代了人工编辑的工作,彻底解决了人工编辑的低效率、错误率高的问题。
其次,智能化识别不同的待测试芯片、不同的测试机台,并智能化识别转换Testers Channel种类、数量和编号。
最后,对设计员保证设计的信号传输的路径长度、时序、信号完整性等给出及时的判定指标;可以保证芯片CP&FT测试PCB布局设计的一次成功;大大缩短芯片CP&FT测试PCB布局环节的布线时间,提高工作效率,且成本低廉。
以上述依据本发明的理想实施例为启示,通过上述的说明内容,相关工作人员完全可以在不偏离本项发明技术思想的范围内,进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范围。

Claims (1)

1.用于芯片FT和CP测试用信号传输参数预测方法,其特征在于,包括以下步骤:
利用信号线的外层长度和内层长度,通过多元数据线性分析法预测信号线相当长度、信号延迟和寄生电容值;
信号线的相当长度公式为:
相当长度=外层长度+内层长度*第一系数+元件长度*第二系数;
信号线的信号延迟公式为:
信号延迟=相当长度÷第三系数;
信号线的寄生电容公式为:
寄生电容=外层长度*第四系数+内层长度*第五系数;
外层长度为信号线分层长度报告中层名为TOP或BOTTOM时对应的拉线长度;
内层长度为信号线分层长度报告中层名不为TOP和BOTTOM时对应的拉线长度;
信号线的外层长度和内层长度是通过测试机台数据模型、元器件管脚报告、信号线分层长度报告、Allegro报告和电源和地报告关联得到;
试机台数据模型包括参数:测试信号通道和网络名称;元器件管脚报告包括:元器件位号、元器件管脚号、元器件型号、元器件管脚类型、元器件管脚名称、网络名称;信号线分层长度报告包括:网络名称、层名称和拉线长度;Allegro报告包括网络名称和网络管脚;电源和地报告包括:设计文件电源/地和输出报告电源/地;
测试机台数据模型、元器件管脚报告、信号线分层长度报告、Allegro报告和电源和地报告是利用Skill工具从FT&CP PCB的设计文件中获取;
第一系数、第二系数、第三系数、第四系数和第五系数是通过EDA仿真测试不同信号线的外层长度和内层长度对应的相当长度、信号延迟、寄生电容拟合得到。
CN202311423141.XA 2023-10-31 2023-10-31 用于芯片ft和cp测试用信号传输参数预测方法 Active CN117149553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311423141.XA CN117149553B (zh) 2023-10-31 2023-10-31 用于芯片ft和cp测试用信号传输参数预测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311423141.XA CN117149553B (zh) 2023-10-31 2023-10-31 用于芯片ft和cp测试用信号传输参数预测方法

Publications (2)

Publication Number Publication Date
CN117149553A CN117149553A (zh) 2023-12-01
CN117149553B true CN117149553B (zh) 2024-01-30

Family

ID=88899197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311423141.XA Active CN117149553B (zh) 2023-10-31 2023-10-31 用于芯片ft和cp测试用信号传输参数预测方法

Country Status (1)

Country Link
CN (1) CN117149553B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200947467Y (zh) * 2006-08-30 2007-09-12 北京偶极通信设备有限责任公司 印刷电路板八木天线
US7535321B1 (en) * 2006-01-17 2009-05-19 Xilinx, Inc. Method and apparatus for a printed circuit board (PCB) embedded filter
CN101506810A (zh) * 2005-10-24 2009-08-12 克立尔希普技术公司 集成电路的时序、噪声和功率分析
CN105260544A (zh) * 2015-10-19 2016-01-20 中国科学院长春光学精密机械与物理研究所 电路板的简易走线方法
CN105512438A (zh) * 2016-01-18 2016-04-20 成都锐开云科技有限公司 一种等时延布线方法及装置
CN112507655A (zh) * 2020-12-11 2021-03-16 浪潮电子信息产业股份有限公司 一种信号线等长设计方法、系统及装置
CN116860536A (zh) * 2023-09-05 2023-10-10 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109078661B (zh) * 2018-08-09 2020-06-23 京东方科技集团股份有限公司 微流控芯片及其检测和驱动方法、片上实验室系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101506810A (zh) * 2005-10-24 2009-08-12 克立尔希普技术公司 集成电路的时序、噪声和功率分析
US7535321B1 (en) * 2006-01-17 2009-05-19 Xilinx, Inc. Method and apparatus for a printed circuit board (PCB) embedded filter
CN200947467Y (zh) * 2006-08-30 2007-09-12 北京偶极通信设备有限责任公司 印刷电路板八木天线
CN105260544A (zh) * 2015-10-19 2016-01-20 中国科学院长春光学精密机械与物理研究所 电路板的简易走线方法
CN105512438A (zh) * 2016-01-18 2016-04-20 成都锐开云科技有限公司 一种等时延布线方法及装置
CN112507655A (zh) * 2020-12-11 2021-03-16 浪潮电子信息产业股份有限公司 一种信号线等长设计方法、系统及装置
CN116860536A (zh) * 2023-09-05 2023-10-10 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PCB 高速信号完整性的分析;陈留国;《信息通信》;第149卷(第5期);13-15 *
计及孔间相互作用的微穿孔板吸声特性研究;张斌;李林凌;卢伟健;;应用声学(第02期);56-6262 *

Also Published As

Publication number Publication date
CN117149553A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US6249901B1 (en) Memory characterization system
CN101118515B (zh) 一种表单的自动测试方法及装置
US7559045B2 (en) Database-aided circuit design system and method therefor
CN101014955B (zh) 特征故障相关
CN106682350B (zh) 一种基于三维模型的多属性决策质量检测方法
US20080244475A1 (en) Network based integrated circuit testline generator
CN111597122B (zh) 一种基于历史缺陷数据挖掘的软件故障注入方法
CN114022005A (zh) 一种基于bim技术的工程造价管理系统及方法
CN113779919A (zh) 集成电路版图设计规则文件检查工具及检查方法
CN106646315A (zh) 一种数字测量仪器的自动测试系统及其测试方法
CN117149553B (zh) 用于芯片ft和cp测试用信号传输参数预测方法
CN102567351B (zh) 一种数据库变更效果的测试方法及测试装置
JP3195031B2 (ja) テスト仕様生成方法及び半導体装置検査装置及び半導体装置検査方法
CN112989753B (zh) 一种提高ddr仿真精度的封装模型及其建模方法
CN111290969B (zh) 基于特征频度统计的软件质量分析方法
CN113505283A (zh) 一种测试数据的筛选方法及系统
CN118227388B (zh) 一种基于人工智能的芯片数据自检系统及方法
US7076747B2 (en) Analytical simulator and analytical simulation method and program
CN113552442A (zh) 基于LabVIEW的输电线路故障行波分析系统及软件开发方法
TWI488246B (zh) 資源整合及晶片測試方法
CN113609577B (zh) 一种汽车电器原理检查方法
CN117371365B (zh) 基于时序信息分析产生毛刺信号的方法、电子设备和介质
CN112269795B (zh) 一种nds数据快速测试和验证的方法
JP4987827B2 (ja) 電子回路基板の設計支援システム
CN117350238A (zh) 一种补偿hfss提取结构中差分线不等长的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant