CN117350238A - 一种补偿hfss提取结构中差分线不等长的方法 - Google Patents
一种补偿hfss提取结构中差分线不等长的方法 Download PDFInfo
- Publication number
- CN117350238A CN117350238A CN202311389445.9A CN202311389445A CN117350238A CN 117350238 A CN117350238 A CN 117350238A CN 202311389445 A CN202311389445 A CN 202311389445A CN 117350238 A CN117350238 A CN 117350238A
- Authority
- CN
- China
- Prior art keywords
- model
- result
- via hole
- line
- hfss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000000605 extraction Methods 0.000 title claims abstract description 17
- 238000003475 lamination Methods 0.000 claims abstract description 6
- 238000003780 insertion Methods 0.000 claims description 27
- 230000037431 insertion Effects 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000005457 optimization Methods 0.000 claims description 8
- 238000004088 simulation Methods 0.000 abstract description 25
- 238000005520 cutting process Methods 0.000 description 15
- 230000009466 transformation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种补偿HFSS提取结构中差分线不等长的方法,利用差分线的线长差建立补偿模型,再利用补偿模型对提取的初始过孔模型进行修复,得到优化过孔模型。本发明利用差分线的线长差建立补偿模型,再利用补偿模型对提取的过孔模型进行修复,得到优化过孔模型,该方法解决了切取3D模型中,存在结构内的差分线不等长,导致仿真结果严重偏离真实情况的问题;本发明通过在同一个叠层和走线结构情况下,额外建立一个表示差分线差的走线模型,去补偿切取的初始过孔模型,从而达到模拟差分线等长;解决了需要非常繁琐地在原始电路模型中通过多次非XY方向的调试带来的低效率问题,极大地提高了仿真的效率,同时也保证了精度。
Description
技术领域
本发明涉及电路板设计领域,具体的说,是涉及一种补偿HFSS提取结构中差分线不等长的方法。
背景技术
印制电路板(Printed Circuit Board,PCB板)又称印刷电路板,印刷线路板,是电子产品物理支撑以及信号传输的重要组成部分,而高速串行信号作为速率很高的代表,行业内通常使用HFSS(High Frequency Structure Simulator,高频结构仿真)软件进行3D结构仿真,尤其像BGA过孔、连接器等结构,更需要3D仿真才能精确预测到无源参数。
行业内,设计人员通常进行3D仿真在选取对象时,会对局部过孔进行裁剪,然后提取到3D软件去仿真,需要切取BGA(球栅阵列结构)芯片下的过孔进行仿真,也会包括一定长度的走线。常规切取法就是沿着X和Y方向,即水平和垂直方向进行切取模型,例如参照说明书附图1中的虚线框部分。
我们发现,得到的研究对象模型(即虚线框部分)中,与过孔连接的差分线就存在不完全等长的现象,如走线A长于走线B,由于两条走线不等长,仿真过孔的结果与实际电路板测试结果之间有非常明显的差异。因此仿真中常用的XY垂直方向切取方式,已经人为地引入影响因素,过孔模型的仿真结果便脱离了实际情况。
倘若需要解决因为常规切取法导致仿真过孔的结果与实际情况不符,现有技术人员能够想到的便只有调整切取方向,不采用便捷的XY垂直切法。但是就会非常繁琐地在原始电路模型中多次调整方向,尝试出合适的非XY方向切取,以达到切出的过孔模型的差分线等长的目的,效率极低,也无法保证精度。
那么,如何修正上述切取模型导致的走线不等长,而带来的过孔结果不正确的问题,成为业内亟待解决的难题。
发明内容
为了克服现有的技术的不足,本发明提供一种补偿HFSS提取结构中差分线不等长的方法,是仿真过孔结构时遇到切出来走线不等长的一种仿真上的解决方法。
本发明技术方案如下所述:
一种补偿HFSS提取结构中差分线不等长的方法,其特征在于,利用差分线的线长差建立补偿模型,再利用补偿模型对提取的初始过孔模型进行修复,得到优化过孔模型。
根据上述方案的本发明,其特征在于,具体包括以下步骤:
步骤1、测量切取所得的过孔模型中差分线的两根走线的线长差;
步骤2、以步骤1测得的线长差作为单端走线的长度,建立包含该单端走线的走线模型,定义为补偿模型;
步骤3、将所述走线模型的S参数加入初始过孔模型中长度较短的走线,得到优化过孔模型;
步骤4、仿真优化过孔模型,得到插入损耗结果和模态转换结果;
步骤5、对比优化前后的过孔模型的插入损耗结果和模态转换结果。
根据上述方案的本发明,其特征在于,所述走线模型的单端走线的线宽等于所述过孔模型的差分线的单线宽。
根据上述方案的本发明,其特征在于,所述走线模型的单端走线的阻抗等于所述过孔模型的差分线的阻抗的一半。
根据上述方案的本发明,其特征在于,所述走线模型的叠层参数和过孔模型的层叠参数一致。
进一步的,所述叠层参数包括电路板的总层数,还包括每个电路层板的属性以及位置。
进一步的,所述步骤5包括:
步骤501、仿真初始过孔模型的插入损耗结果和模态转换结果;
步骤502、将步骤4所得的插入损耗结果和模态转换结果与步骤501的插入损耗结果和模态转换结果对比。
根据上述方案的本发明,其特征在于,补偿HFSS提取结构中差分线不等长的方法,还包括:步骤6、对比优化前后的过孔模型的回波损耗结果和TDR阻抗结果。
进一步的,所述步骤6包括:
步骤601、仿真初始过孔模型的回波损耗结果和TDR阻抗结果;
步骤602、仿真优化过孔模型的回波损耗结果和TDR阻抗结果,并与步骤601所得的结果对比。
根据上述方案的本发明,其有益效果在于:
本发明利用差分线的线长差建立补偿模型,再利用补偿模型对提取的初始过孔模型进行修复,得到优化过孔模型,该方法解决了切取3D模型中,存在结构内的差分线不等长,导致仿真结果严重偏离真实情况的问题;本发明通过在同一个叠层和走线结构情况下,额外建立一个表示差分线差的走线模型,去补偿切取的初始过孔模型,从而达到模拟差分线等长;解决了需要非常繁琐地在原始电路模型中通过多次非XY方向的调试带来的低效率问题,极大地提高了仿真的效率,同时也保证了精度。
附图说明
图1为3D仿真时在电路板上切取模型的示意图;
图2为初始过孔模型的回波损耗结果;
图3为初始过孔模型的TDR阻抗结果;
图4为初始过孔模型的插入损耗结果;
图5为初始过孔模型的模态转换结果;
图6为初始过孔模型和优化过孔模型的示意图;
图7为优化过孔模型的插入损耗结果;
图8为优化过孔模型的模态转换结果;
图9为初始过孔模型与优化过孔模型的插入损耗结果对比图;
图10为初始过孔模型与优化过孔模型的模态转换结果对比图;
图11为初始过孔模型与优化过孔模型的回波损耗结果对比图;
图12为初始过孔模型与优化过孔模型的TDR阻抗结果对比图。
具体实施方式
为了更好地理解本发明的目的、技术方案以及技术效果,以下结合附图和实施例对本发明进行进一步的讲解说明。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时声明,以下所描述的实施例仅用于解释本发明,并不用于限定本发明。
本发明研究的是利用HFSS软件仿真时,切取的对象模型(如图1中虚线框部分)存在差分线不完全等长,而导致仿真过孔的结果有非常明显的差异的情况。以仿真112G的信号,关注28GHz频段内的性能为例,在切取过孔模型后仿真,得到回波损耗结果(请参照图2)、TDR阻抗结果(请参照图3,图中C框表示过孔部分的阻抗,图中D框表示与过孔连接的走线的阻抗)、插入损耗结果(请参照图4),以及模态转换结果(请参照图5)。通过观察仿真结果得到:尽管取出来的模型的差分线不等长,但是回波损耗和阻抗都不会受影响,与实际的测试结果相符;而图示的插入损耗曲线和模态转换曲线均不符合实际测试值。因此,仿真过孔结构模型中若切出来的差分线不等长,影响了插入损耗和模态转换这两个参数,也会影响后续对于模型无源参数预测的精确度。
如图1所示,本发明提出一种补偿HFSS提取结构中差分线不等长的方法,是仿真过孔结构时遇到切出来走线不等长的仿真上的解决方法,利用差分线的线长差建立补偿模型,再利用补偿模型对提取的初始过孔模型进行修复,得到优化过孔模型。需要说明的是,说明书中的初始过孔模型指的是修复之前的过孔模型。
在本发明中,补偿HFSS提取结构中差分线不等长的方法,具体包括以下步骤:
步骤1、测量切取所得的过孔模型中差分线的两根走线的线长差;
具体地,利用3D仿真软件,在电路板模型中,根据研究的BGA芯片位置,以X方向和Y方向切取出过孔模型,该过孔模型包括了一对过孔和连接于过孔的差分线,如图1中的虚线框部分;并且利用3D仿真软件中的测量工具,测出本实施例中差分线的走线A和走线B的长度相差30mil,即线长差为30mil。需要说明的是,在其他实施例中,线长差也可以是其他值,根据具体测量确定,线长差为30mil并不视为对本方案的范围限定。
步骤2、以步骤1测得的线长差作为单端走线的长度,建立包含该单端走线的走线模型,作为补偿模型;
具体地,由步骤1测得差分线的两根走线的线长差为30mil,则设定单端走线的长度为30mil,建立走线模型。走线模型中,除了确定走线的长度外,为了提高补偿后的过孔模型的预测精确度,可以再限定单端走线的其他参数,如在一个优选实施例中,走线模型的单端走线的线宽等于过孔模型的差分线的单线宽,能够确保走线模型补偿过孔模型后,避免线宽突变带来的信号衰减。
在一个优选实施例的走线模型中,除了定义单端走线的长度、线宽,还可以限定单端走线的阻抗,具体地,走线模型的单端走线的阻抗等于过孔模型的差分线的阻抗的一半。例如测得的过孔模型的差分线的阻抗为90欧姆,则走线模型的单端走线的阻抗等于45欧姆。
在一个优选实施例中,走线模型的叠层参数和过孔模型的层叠参数一致,叠层参数包括电路板的总层数,还包括每个电路层板的属性(电源层、地层、参考层等),还包括不同属性电路层板的排布位置。通过该实施例,能够确保走线模型与过孔模型的兼容性,保证补偿后的优化过孔模型稳定。
步骤3、将所述走线模型的S参数加入初始过孔模型中长度较短的走线,得到优化过孔模型;
参照图6所示,图中上方的过孔模型为初始过孔模型,下方的过孔模型为优化过孔模型,两个过孔模型的发射端、接收端、以及通道走线的参数均相同;不同之处在于下方的优化过孔模型是在初始过孔模型的基础上,于较短的走线增设了30mil线长S参数。
步骤4、仿真优化过孔模型,得到插入损耗结果和模态转换结果;
如图7和图8所示,优化过孔模型的插入损耗结果图示得知,在28GHz的频率,dB=-0.383;优化过孔模型的模态转换结果图示得知,在28GHz的频率,dB=-31.810。两个结果均与贴合实际情况。
步骤5、对比优化前后的过孔模型的插入损耗结果和模态转换结果,验证优化结果是否改善。具体地,步骤5包括:
步骤501、仿真初始过孔模型的插入损耗结果和模态转换结果;
步骤502、将步骤4所得的插入损耗结果和模态转换结果与步骤501的插入损耗结果和模态转换结果对比。
如图9和图10所示,在同一张图中,将初始过孔模型的插入损耗结果和优化过孔模型的插入损耗结果显示、对比,实线表示优化过孔模型的插入损耗曲线,虚线表示初始过孔模型的插入损耗曲线,在同一个频率下(28GHz),初始过孔模型dB=-1.472;优化过孔模型dB=-0.383。同理,于同一张图中对比初始过孔模型的模态转换结果和优化过孔模型的模态转换结果,在同一个频率下(28GHz),初始过孔模型dB=-31.810;优化过孔模型dB=-6.524。可见,采用本发明的方法补偿/修复后的优化过孔模型相比初始过孔模型的插入损耗和模态转换结果均有所改善,不会因为切取模型中的差分线长短不一,影响对整个电路板的实际情况的仿真、判断。
在一个优选实施例中,补偿HFSS提取结构中差分线不等长的方法,还包括:步骤6、对比优化前后的过孔模型的回波损耗结果和TDR阻抗结果。具体操作步骤有:
步骤601、仿真初始过孔模型的回波损耗结果和TDR阻抗结果;
步骤602、仿真优化过孔模型的回波损耗结果和TDR阻抗结果,并与步骤601所得的结果对比。
如图11和图12所示,在同一张图中,将初始过孔模型的回波损耗结果和优化过孔模型的回波损耗结果显示、对比,实线表示优化过孔模型的回波损耗曲线,虚线表示初始过孔模型的回波损耗曲线,两者几乎重合。同理,于同一张图中对比初始过孔模型的TDR阻抗结果和优化过孔模型的TDR阻抗结果,两者几乎重合。
可见,通过对比过孔模型优化前后的回波损耗结果和TDR阻抗结果,发现采用本方法修复后,对于过孔模型的回波损耗结果和TDR阻抗结果也不会有明显的差异,能够确定本方法不会带来其他负面效果。
综上所述,本发明的方法是补偿行业传统的切取3D模型中,导致结构内的差分线不等长,从而导致仿真结果严重偏离真实情况,本发明通过在同一个叠层和走线结构情况下,另外建立一个差分线的线长差的走线模型,去补偿原来不等长的参数模型里去,从而得到模拟差分线等长的模型--优化过孔模型;解决了需要非常繁琐地在原始电路模型中通过多次非XY方向的切取过程来达到过孔模型走线等长的现象,极大地提高了仿真的效率,同时也保证了精度。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
指示方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种补偿HFSS提取结构中差分线不等长的方法,其特征在于,利用差分线的线长差建立补偿模型,再利用补偿模型对提取的初始过孔模型进行修复,得到优化过孔模型。
2.根据权利要求1所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,具体包括以下步骤:
步骤1、测量切取的初始过孔模型中差分线的两根走线的线长差;
步骤2、以步骤1测得的线长差作为单端走线的长度,建立包含该单端走线的走线模型,作为补偿模型;
步骤3、将所述走线模型的S参数加入初始过孔模型中长度较短的走线,得到优化过孔模型;
步骤4、仿真优化过孔模型,得到插入损耗结果和模态转换结果;
步骤5、对比优化前后的过孔模型的插入损耗结果和模态转换结果。
3.根据权利要求2所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,所述走线模型的单端走线的线宽等于所述过孔模型的差分线的单线宽。
4.根据权利要求2或3所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,所述走线模型的单端走线的阻抗等于所述过孔模型的差分线的阻抗的一半。
5.根据权利要求2所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,所述走线模型的叠层参数和过孔模型的层叠参数一致。
6.根据权利要求5所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,所述叠层参数包括电路板的总层数,还包括每个电路层板的属性以及位置。
7.根据权利要求2所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,所述步骤5包括:
步骤501、仿真初始过孔模型的插入损耗结果和模态转换结果;
步骤502、将步骤4所得的插入损耗结果和模态转换结果与步骤501的插入损耗结果和模态转换结果对比。
8.根据权利要求2所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,还包括:步骤6、对比优化前后的过孔模型的回波损耗结果和TDR阻抗结果。
9.根据权利要求8所述的补偿HFSS提取结构中差分线不等长的方法,其特征在于,所述步骤6包括:
步骤601、仿真初始过孔模型的回波损耗结果和TDR阻抗结果;
步骤602、仿真优化过孔模型的回波损耗结果和TDR阻抗结果,并与步骤601所得的结果对比。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311389445.9A CN117350238A (zh) | 2023-10-25 | 2023-10-25 | 一种补偿hfss提取结构中差分线不等长的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311389445.9A CN117350238A (zh) | 2023-10-25 | 2023-10-25 | 一种补偿hfss提取结构中差分线不等长的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117350238A true CN117350238A (zh) | 2024-01-05 |
Family
ID=89368951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311389445.9A Pending CN117350238A (zh) | 2023-10-25 | 2023-10-25 | 一种补偿hfss提取结构中差分线不等长的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117350238A (zh) |
-
2023
- 2023-10-25 CN CN202311389445.9A patent/CN117350238A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
US20080148208A1 (en) | Method for improving a printed circuit board development cycle | |
CN115544949B (zh) | 基于等效多端口网络检测集成电路版图拓扑结构的方法 | |
KR100873885B1 (ko) | 설계 검증 장치, 설계 검증 방법 및 cad 시스템 | |
CN105916301A (zh) | 一种pcb阻抗验证匹配方法及系统 | |
CN110298086B (zh) | 一种测试走线dut性能的仿真方法 | |
CN117350238A (zh) | 一种补偿hfss提取结构中差分线不等长的方法 | |
CN109001617A (zh) | Ate测试板及基于ate测试板的电子元器件设置方法 | |
CN100361122C (zh) | Ict测试用转换pcb的自动设计方法 | |
US20220252660A1 (en) | System and method for detecting defective back-drills in printed circuit boards | |
CN206226833U (zh) | 优化测试过孔排布的印刷电路板 | |
CN113033140B (zh) | 一种精确获得pcb走线上下层介电常数差异的仿真方法 | |
CN112131826B (zh) | Pcb检测评审方法、评审装置、电子设备及存储介质 | |
CN1979500A (zh) | 零件摆放自动检查系统及方法 | |
Szendrenyi et al. | Addressing the broadband crosstalk challenges of pogo pin type interfaces for high-density high-speed digital applications | |
CN205229206U (zh) | 一种针对板内高速信号损耗测试设计的测试固定夹具 | |
Mondal et al. | An Improved Methodology for High Frequency Socket Performance Characterization | |
JP2001092874A (ja) | プリント基板設計装置 | |
CN107908873B (zh) | 一种高速线跨参考平面的检查方法及装置 | |
US7076747B2 (en) | Analytical simulator and analytical simulation method and program | |
CN111539172B (zh) | 一种还原链路真实性能的仿真测试方法 | |
CN116341460A (zh) | 一种通过仿真测试拟合优化过孔背钻的方法 | |
US20230026067A1 (en) | Method for detecting and adjusting poor back drills in printed circuit boards | |
CN117149553B (zh) | 用于芯片ft和cp测试用信号传输参数预测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |