CN116341460A - 一种通过仿真测试拟合优化过孔背钻的方法 - Google Patents
一种通过仿真测试拟合优化过孔背钻的方法 Download PDFInfo
- Publication number
- CN116341460A CN116341460A CN202310030804.5A CN202310030804A CN116341460A CN 116341460 A CN116341460 A CN 116341460A CN 202310030804 A CN202310030804 A CN 202310030804A CN 116341460 A CN116341460 A CN 116341460A
- Authority
- CN
- China
- Prior art keywords
- stub
- insertion loss
- backdrilling
- impedance
- back drilling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005553 drilling Methods 0.000 title claims abstract description 42
- 238000004088 simulation Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000012360 testing method Methods 0.000 title claims abstract description 18
- 238000003780 insertion Methods 0.000 claims abstract description 50
- 230000037431 insertion Effects 0.000 claims abstract description 50
- 238000005259 measurement Methods 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种通过仿真测试拟合优化过孔背钻的方法，包括以下步骤：检测经过首次背钻处理后走线的插损和阻抗；建立不同stub长度的过孔模型，仿真扫描出不同过孔模型的插损和阻抗；多个仿真结果与实测结果拟合，比对找出实测结果相近的过孔模型，得到推断的stub裕量值；将stub裕量值反馈板厂，板厂根据该值再次背钻；检测验证，若检测结果不达标，重复第二至四步。本发明通过建模，并将多个不同stub长度的过孔模型的仿真结果与实测结果对比，推断出首次背钻处理后的stub裕量值，并利用推断的stub裕量值指导板厂在原背钻基础上返工背钻，最终使得背钻处理后的过孔stub残留量非常少，从而很好地改善了高速信号的质量。
Description
技术领域
本发明涉及电路板加工领域，具体的说，是涉及一种通过仿真测试拟合优化过孔背钻的方法。
背景技术
印制电路板（Printed Circuit Board，PCB板）是电子产品物理支撑以及信号传输的重要组成部分，其中PCB板上面的过孔主要是起到连接垂直方向不同层信号的作用。在进行电路板高速信号设计的时候，过孔是一个很重要的优化点，为了避免高速信号受过孔残桩（stub）的影响，一般会采用背钻工艺把多余的过孔stub去掉，从而来保证高速信号的性能。所谓背钻工艺，就是采用比原设计孔径更大的钻刀从背面把多余的过孔stub钻掉。
理想情况下是把stub完全去掉，但实际上为了保证不钻到走线层，背钻时会保留一定的stub裕量。由于电路板的实际板厚与设计文件存在差异，没有人清楚电路板的实际板厚，其过孔stub的长度也无法获知，故板厂只能根据设计文件及自身的经验，在不破坏走线层的前提下去钻过孔stub，导致stub的残留量太多，影响了高速信号质量。
另外，随着电子技术的发展、电路板厚度的增加，背钻的精度也会逐渐下降，stub裕量更加难以把握，不清楚加工完之后的stub状况如何。因此在板厂背钻后如何知道stub裕量是多少，以及怎么指导板厂背钻返修，成为业内亟待解决的问题。
发明内容
为了克服现有背钻工艺后的过孔stub裕量较大，影响高速信号质量的问题，本发明提供一种通过仿真测试拟合优化过孔背钻的方法。
本发明技术方案如下所述：
一种通过仿真测试拟合优化过孔背钻的方法，包括以下步骤：
步骤1、检测经过首次背钻处理后走线的插损和阻抗；
步骤2、建立不同stub长度的过孔模型，仿真扫描出不同过孔模型下走线的插损和阻抗；
步骤3、多个仿真结果与实测结果拟合，比对并找出与实测结果相近的过孔模型，得到推断的stub裕量值；
步骤4、将stub裕量值反馈板厂，板厂根据该值再次背钻；
步骤5、检测验证，若检测结果不达标，重复步骤2至4。
根据上述方案的本发明，其特征在于，所述步骤1中，采用网络分析仪进行S参数的检测，以得到插损；再采用时域反射计检测得到阻抗。
根据上述方案的本发明，其特征在于，所述步骤2中建立不同stub长度的过孔模型，具体包括以下步骤：
步骤201、提取没有stub的过孔模型，即stub长度为0mil的过孔模型；
步骤202、在0mil stub的过孔模型基础上，每间隔一个单位长度，建议一个过孔模型。
进一步的，所述步骤201还包括步骤：在建模软件中，设置stub长度为变量值，该变量值大于等于0mil。
优选的，所述步骤202中的单位长度为5mil或3mil或2mil。
根据上述方案的本发明，其特征在于，所述步骤3具体包括以下步骤：
步骤301、将每个过孔模型的插损曲线分别与步骤1实测的插损曲线对比；
步骤302、找出与实测的插损曲线走势最接近的过孔模型；
步骤303、比较步骤302找到的过孔模型的阻抗与实测的阻抗，验证该过孔模型。
进一步的，若执行步骤302时，发现有两个过孔模型的插损曲线与实测的插损曲线的走势近似程度相当，则取两个过孔模型中较小的stub长度值为stub长度范围的下限值，取两个过孔模型中较大的stub长度值为stub长度范围的上限值，在该stub长度范围内，每间隔1mil建立一个过孔模型，重新仿真扫描，返回步骤301。
根据上述方案的本发明，其特征在于，所述步骤4的具体步骤为：板厂将stub裕量值输入背钻仪器中，在首次背钻的基础上根据输入值进行再次背钻。
根据上述方案的本发明，其特征在于，所述步骤5的具体步骤为：对经过再次背钻的过孔，利用网络分析仪和时域反射计进行检测，将检测结果与步骤1的检测结果对比，若插损和阻抗没有改善，重复步骤2至4。
根据上述方案的本发明，其特征在于，步骤5之后还包括步骤：建模仿真，再对比步骤5的实测值，推断出再次背钻后的stub裕量值。
根据上述方案的本发明，其有益效果在于：
本发明通过建模，并将多个不同stub长度的过孔模型的仿真结果与实测结果对比，推断出首次背钻处理后的stub裕量值，并利用推断的stub裕量值指导板厂在原背钻基础上返工背钻，最终使得背钻处理后的过孔stub残留量非常少，从而很好地改善了高速信号的质量。
附图说明
图1为本发明的方法流程图；
图2为背钻过程的示意图；
图3为经过首次背钻后实测的插损曲线图；
图4为经过首次背钻后实测的阻抗曲线图；
图5为本发明一实施例中多个过孔模型的插损仿真图；
图6为实测的插损曲线与走势较吻合的过孔模型的插损曲线的拟合对比图；
图7为实测的阻抗曲线与吻合的过孔模型的阻抗曲线的对比图；
图8为首次背钻的实测插损曲线和再次背钻的实测插损曲线对比图；
图9为首次背钻的实测阻抗曲线和再次背钻的实测阻抗曲线对比图；
图10为再次背钻的实测阻抗曲线与5mil过孔模型的阻抗曲线的对比图。
在图中，1、过孔；2、stub段；3、走线层；4、钻刀；5、裕量段。
具体实施方式
为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。“若干”的含义是两个或两个以上，除非另有明确具体地限定。
如图1所示，一种通过仿真测试拟合优化过孔背钻的方法，包括以下步骤：
步骤1、检测经过首次背钻处理后走线的插损和阻抗；
参见附图2，背钻处理是利用背钻仪器的钻刀4，钻掉过孔1走线层3下方的stub段2，残留较少的stub，即裕量段5；而下文所称的stub裕量值，即裕量段5的长度值。
步骤2、建立不同stub长度的过孔模型，仿真扫描出不同过孔模型下走线的插损和阻抗；
本发明所建立的过孔模型，包括了过孔1、走线层3、走线层3下方的stub段2。不同的过孔模型之间差别在与stub段2的长度不同。
步骤3、多个仿真结果与实测结果拟合，比对并找出与实测结果相近的过孔模型，得到推断的stub裕量值；
步骤4、将stub裕量值反馈板厂，板厂根据该值再次背钻；
步骤5、检测验证，若检测结果不达标，重复步骤2至4。
在本发明中，步骤1采用网络分析仪进行S参数的检测，以得到过孔的插损；其中，S参数即散射参数（Scattering Parameters），是射频通信领域应用的一种测量参数，包括了信号通过被测器件时产生的幅度和相位变化，又称插损。在本实施例中，电路板厚度高达5毫米（常规板厚1.6毫米～2毫米），通过查阅PCB设计文件知：该电路板共42层，走线层设计在L7层，板厂对该走线下方的stub进行首次背钻处理；利用网络分析仪对L7层的该走线进行检测，具体地，将两个同轴连接器检测头设置在走线两端的过孔处，信号进入过孔经走线，再由另一个过孔返回；网络分析仪获取插损曲线，参见附图3，从图中可知：测试得到的插损不理想，在53.8GHz处出现明显的谐振点。
步骤1还采用时域反射计（TDR，Time domain reflectometry）检测得到该走线的特征阻抗，参见附图4，从图中TDR阻抗可知，在过孔的位置阻抗只有42.5欧姆，与理想值50欧姆相差较大，性能不理想。结合实测到的插损曲线图和阻抗曲线图，可断定是过孔背钻后stub残留较长，即裕量值太大导致的。
其中，所述步骤2中建立不同stub长度的过孔模型，具体包括以下步骤：
步骤201、提取没有stub的过孔模型，即stub长度为0mil的过孔模型；
步骤202、在0mil stub的过孔模型基础上，每间隔一个单位长度，建议一个过孔模型。
在本实施例中，打开建模软件，设置stub长度为变量值，该变量值大于等于0mil；先取值为0，建立一个没有stub的理想化过孔模型，并以此起始模型为基础，调节过孔的下表面face参数；在软件中选择Along Normal命令，按照face来扩展过孔stub长度，例如在起始模型的基础上，设置长度为10mil，则stub长度变为10mil。通过上述操作，设置不同长度值，即获得不同stub长度的过孔模型。
每相邻两个过孔模型的stub长度差值相等，即在起始模型上，每递增一个单位长度，设置一个模型。本实施例的stub长度变量值范围从0mil到25mil，以每隔5mil设置一个过孔模型，共得到6个过孔模型：0milstub的a过孔模型、5milstub的b过孔模型、10milstub的c过孔模型、15milstub的d过孔模型、20milstub的e过孔模型、55milstub的f过孔模型。建好模型之后，进行仿真，获得多个模型的插损曲线，参见附图5。在其他可选实施例中，单位长度还可以为3mil、2mil或其他值，值越小精度越小，但是过孔模型数量越多。
在本发明中，所述步骤3具体包括以下步骤：
步骤301、将每个过孔模型的插损曲线分别与步骤1实测的插损曲线对比；
步骤302、找出与实测的插损曲线走势最接近的过孔模型；
步骤303、比较步骤302找到的过孔模型的阻抗与实测的阻抗，验证该过孔模型。
如图6所示，在本实施例中，发现20milstub的e过孔模型的插损曲线与实测的插损曲线走势最接近（较吻合），图示中矩形标示框，都是在53.8GHz左右明显谐振点。
如图7所示，确认出e过孔模型与实测相近后，可以执行步骤303，e过孔模型与实际的过孔，在走线的特性阻抗上，是否有一致的特点。从图中得知，e过孔模型与实测的过孔阻抗均为42.5欧姆左右，是一致的，因此能够完全有把握将e过孔模型的stub长度等同于实际电路板的走线层下方的stub裕量值。
在得知stub裕量值后，执行步骤4，具体步骤为：板厂将stub裕量值输入背钻仪器中，在首次背钻的基础上根据输入值进行再次背钻。接续上述e过孔模型为例，得到的stub裕量值则为20mil，钻刀钻掉20mil长度的stub，即完成背钻返工。
最后，执行步骤5，具体步骤为：对经过再次背钻的过孔，利用网络分析仪和时域反射计进行检测，将检测结果与步骤1的检测结果对比，结果有了非常明显的改善--参见附图8，首次背钻的实测插损曲线和再次背钻的实测插损曲线对比，再次背钻的插损明显在60GHz都是比较线性的；参见附图9，首次背钻的实测阻抗曲线和再次背钻的实测阻抗曲线对比，从首次背钻的42.5欧姆阻抗上升到比较好的50欧姆阻抗附近，性能大大提高。
若执行步骤5后，发现插损和阻抗没有改善，重复步骤2至4，第三次背钻返工，直至测得的插损和阻抗均得到改善。
在一个优选实施例中，当在执行步骤302时，发现有两个过孔模型的插损曲线与实测的插损曲线的走势近似程度相当，则取两个过孔模型中较小的stub长度值为stub长度范围的下限值，取两个过孔模型中较大的stub长度值为stub长度范围的上限值，在该stub长度范围内，每间隔1mil建立一个过孔模型，重新仿真扫描，返回步骤301。例如，当发现实测的插损曲线落于20milstub的e过孔模型和25mil的f过孔模型之间，且实测的插损曲线距离左侧的f过孔模型与距离右侧的e过孔模型，距离相当，无法判断实测的插损曲线更接近于哪个模型，则20mil作为stub长度范围的下限值，25mil作为stub长度范围的上限值，即stub长度范围为（20mil，25mil），在该范围内，每间隔1mil建立一个过孔模型，共6个过孔模型，再在这新的6个过孔模型重新仿真扫描，执行步骤301，便可确定出与实测的插损曲线走势最接近的过孔模型。
在一个优选实施例中，步骤5之后还包括步骤：建模仿真，再对比步骤5的实测值，推断出再次背钻后的stub裕量值。
同上述的方式建模，stub变量范围设定在0mil～8mil，每间隔1mil建立一个过孔模型，再将仿真的若干阻抗曲线与步骤5的实测阻抗结果对比（此时由于stub残留量很少，采用阻抗曲线对比区分度更明显），接续上述背钻返修后的实施例，可推断出再次背钻后的stub裕量值为5mil，该结果已经优于行业内的stub残留量要求（10mil）很多，故再次背钻的结果非常理想，参见附图10。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种通过仿真测试拟合优化过孔背钻的方法，其特征在于，包括以下步骤：
步骤1、检测经过首次背钻处理后走线的插损和阻抗；
步骤2、建立不同stub长度的过孔模型，仿真扫描出不同过孔模型下走线的插损和阻抗；
步骤3、多个仿真结果与实测结果拟合，比对并找出与实测结果相近的过孔模型，得到推断的stub裕量值；
步骤4、将stub裕量值反馈板厂，板厂根据该值再次背钻；
步骤5、检测验证，若检测结果不达标，重复步骤2至4。
2.根据权利要求1所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，所述步骤1中，采用网络分析仪进行S参数的检测，以得到插损；再采用时域反射计检测得到阻抗。
3.根据权利要求1所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，所述步骤2中建立不同stub长度的过孔模型，具体包括以下步骤：
步骤201、提取没有stub的过孔模型，即stub长度为0mil的过孔模型；
步骤202、在0mil stub的过孔模型基础上，每间隔一个单位长度，建议一个过孔模型。
4.根据权利要求3所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，所述步骤201还包括步骤：在建模软件中，设置stub长度为变量值，该变量值大于等于0mil。
5.根据权利要求3所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，所述步骤202中的单位长度为5mil或3mil或2mil。
6.根据权利要求1所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，所述步骤3具体包括以下步骤：
步骤301、将每个过孔模型的插损曲线分别与步骤1实测的插损曲线对比；
步骤302、找出与实测的插损曲线走势最接近的过孔模型；
步骤303、比较步骤302找到的过孔模型的阻抗与实测的阻抗，验证该过孔模型。
7.根据权利要求6所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，若执行步骤302时，发现有两个过孔模型的插损曲线与实测的插损曲线的走势近似程度相当，则取两个过孔模型中较小的stub长度值为stub长度范围的下限值，取两个过孔模型中较大的stub长度值为stub长度范围的上限值，在该stub长度范围内，每间隔1mil建立一个过孔模型，重新仿真扫描，返回步骤301。
8.根据权利要求1所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，所述步骤4的具体步骤为：板厂将stub裕量值输入背钻仪器中，在首次背钻的基础上根据输入值进行再次背钻。
9.根据权利要求1所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，所述步骤5的具体步骤为：对经过再次背钻的过孔，利用网络分析仪和时域反射计进行检测，将检测结果与步骤1的检测结果对比，若插损和阻抗没有改善，重复步骤2至4。
10.根据权利要求1所述的通过仿真测试拟合优化过孔背钻的方法，其特征在于，步骤5之后还包括步骤：建模仿真，再对比步骤5的实测值，推断出再次背钻后的stub裕量值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310030804.5A CN116341460A (zh) | 2023-01-10 | 2023-01-10 | 一种通过仿真测试拟合优化过孔背钻的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310030804.5A CN116341460A (zh) | 2023-01-10 | 2023-01-10 | 一种通过仿真测试拟合优化过孔背钻的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116341460A true CN116341460A (zh) | 2023-06-27 |
Family
ID=86890545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310030804.5A Pending CN116341460A (zh) | 2023-01-10 | 2023-01-10 | 一种通过仿真测试拟合优化过孔背钻的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116341460A (zh) |
-
2023
- 2023-01-10 CN CN202310030804.5A patent/CN116341460A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7669321B1 (en) | Methods for verifying correct counter-bore depth and precision on printed circuit boards | |
| US7559045B2 (en) | Database-aided circuit design system and method therefor | |
| CN110475432B (zh) | 一种pcb板及其制造和背钻方法 | |
| CN104640380A (zh) | 一种带孔环的非沉铜孔及印刷电路板制作方法 | |
| US11781858B2 (en) | Fiber weave skew assessment for printed circuit boards | |
| CN109933931B (zh) | 一种检测背钻目标层是否正确设置的方法 | |
| CN116341460A (zh) | 一种通过仿真测试拟合优化过孔背钻的方法 | |
| KR20230129046A (ko) | 인쇄 회로 기판의 결함이 있는 백 드릴을 감지하는시스템 및 방법 | |
| CN110298086B (zh) | 一种测试走线dut性能的仿真方法 | |
| US20230156928A1 (en) | Designing a printed circuit board (pcb) to detect slivers of conductive material included within vias of the pcb | |
| CN107908873B (zh) | 一种高速线跨参考平面的检查方法及装置 | |
| Marin et al. | Systematic approach to PCB interconnects analysis to measurement validation | |
| CN113033140B (zh) | 一种精确获得pcb走线上下层介电常数差异的仿真方法 | |
| CN111343779B (zh) | 一种背钻孔性能检测方法 | |
| US10674598B1 (en) | Measuring effective dielectric constant using via-stub resonance | |
| CN110579508B (zh) | 基材的属性一致性判别方法、基材及线路板 | |
| US20100024210A1 (en) | Product Optimization Process for Embedded Passives | |
| Degerstrom et al. | Plated-Through-Hole Via Design Specifications for 112G Serial Links | |
| CN117350238A (zh) | 一种补偿hfss提取结构中差分线不等长的方法 | |
| CN109618486A (zh) | 一种高速线上测试点的添加方法、系统及相关装置 | |
| CN113449478B (zh) | 一种获取过孔延时的仿真方法 | |
| SureshKumar et al. | Signal Integrity Measurement Issue Debugging for HDMI2. 1 CRLS Topology: A Case Study | |
| CN117824479A (zh) | 一种便于监控及测量内层层偏的方法 | |
| CN116338430A (zh) | 一种高多层板临近导体耐caf性能的性能测试方法 | |
| CN114173492A (zh) | 检测电路板填孔能力的通盲孔设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |