CN116338430A - 一种高多层板临近导体耐caf性能的性能测试方法 - Google Patents
一种高多层板临近导体耐caf性能的性能测试方法 Download PDFInfo
- Publication number
- CN116338430A CN116338430A CN202310312927.8A CN202310312927A CN116338430A CN 116338430 A CN116338430 A CN 116338430A CN 202310312927 A CN202310312927 A CN 202310312927A CN 116338430 A CN116338430 A CN 116338430A
- Authority
- CN
- China
- Prior art keywords
- resistance
- test pattern
- analysis
- multilayer board
- hole site
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004020 conductor Substances 0.000 title claims abstract description 23
- 238000011056 performance test Methods 0.000 title claims abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 191
- 238000004458 analytical method Methods 0.000 claims abstract description 110
- 238000005553 drilling Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 95
- 238000001514 detection method Methods 0.000 claims description 44
- 239000013598 vector Substances 0.000 claims description 37
- 238000005259 measurement Methods 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000013507 mapping Methods 0.000 claims description 4
- 238000011960 computer-aided design Methods 0.000 abstract 4
- 238000013461 design Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
Abstract
本发明涉及电路板技术领域,公开了一种高多层板临近导体耐CAF性能的性能测试方法,用于提高对PCB板进行耐CAF性能测试时的准确率及效率。该方法包括:对目标高多层板进行目标层分析,确定第一目标层及第二目标层;在第一目标层设置第一测试图形,在第二目标层设置第二测试图形,通过第一测试图形及第二测试图形进行孔位分析,确定孔位信息;通过孔位信息对目标高多层板进行钻孔处理,得到多个钻孔;基于多个钻孔,在第二目标层设置第三测试图形,同时,将测试焊盘与第三测试图形连接;通过四线微阻测试机,对第三测试图形进行电阻值检测,确定多个电阻值;对目标高多层板进行耐CAF性能分析,确定性能分析结果。
Description
技术领域
本发明涉及电路板技术领域,尤其涉及一种高多层板临近导体耐CAF性能的性能测试方法。
背景技术
随着电子信息技术的高速发展,PCB逐渐向小、密、薄、精方向发展,PCB布线设计越来越密,孔径越来越小,目前高多层板及HDI板布线线宽线距在3mil/3mil已经很常见,最小孔径已经达到0.15mm。而这种高密度的布线,使得PCB导体之间不同网络之间的间距也越来越小。一般不同网络的导体间距低于0.3mm就存在CAF失效的风险。
目前CAF失效的评价一般以标准的测试图形来进行评价,设计的导体间距一般也在≥0.3mm,且无法与实际顾客需求PCB设计在同一块产品上,且这种测试图形作为CAF失效评价手段的话,测试时间一般要1000小时,且发生短路问题,还需要进行破坏性的切片分析,以找出问题点所在的层别,无法做到有针对性且快速的评价实际加工产品的耐CAF情况。且发给客户的产品,客户储存一段时间再使用的话,使用前客户也无很好的方法来评价产品的性能状态变化。
发明内容
有鉴于此,本发明实施例提供了一种高多层板临近导体耐CAF性能的性能测试方法,解决了对PCB板进行耐CAF性能测试时准确率及效率较低的技术问题。
本发明提供了一种高多层板临近导体耐CAF性能的性能测试方法,包括:对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层;在所述第一目标层的预设区域设置第一测试图形,同时,在所述第二目标层的预设区域设置第二测试图形,其中,所述第一测试图形中设置至少一条检测线条,所述第二测试图形中设置至少一条检测线条;通过所述第一测试图形以及所述第二测试图形进行孔位分析,确定对应的孔位信息;通过所述孔位信息对所述目标高多层板进行钻孔处理,从所述目标高多层板的所述第一目标层直至钻至所述目标高多层板的第二目标层,得到多个钻孔;基于所述多个钻孔,在所述第二目标层设置第三测试图形,同时,将预置的测试焊盘与所述第三测试图形连接;通过预置的四线微阻测试机,对所述第三测试图形进行电阻值检测,确定多个电阻值;通过所述多个电阻值对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
在本发明中,所述对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层步骤,包括:对所述目标高多层板进行相邻层间距分析,确定多个相邻层间距数值;对所述多个相邻层间距数值进行最小值分析,确定对应的间距最小值;通过所述间距最小值对所述目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层。
在本发明中,所述通过所述第一测试图形以及所述第二测试图形进行孔位分析,确定对应的孔位信息步骤,包括:对所述第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合;对所述第二测试图形中设置的至少一条检测线条进行第二孔位分析,确定第二孔位集合;通过所述第一孔位集合以及所述第二孔位集合进行孔位信息生成,确定对应的孔位信息。
在本发明中,所述对所述第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合步骤,包括:对所述第一测试图形中设置的至少一条检测线条进行端点位置分析,确定对应的端点位置集合;通过所述端点位置集合对所述第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合。
在本发明中,所述基于所述多个钻孔,在所述第二目标层设置第三测试图形,同时,将预置的测试焊盘与所述第三测试图形连接步骤,包括:基于所述多个钻孔,对所述第二目标层进行测试图形设置区域分析,确定对应的图像设置区域;基于所述图像设置区域,对所述第二目标层进行测试图形设置,生成第三测试图形;将预置的测试焊盘与所述第三测试图形连接。
在本发明中,所述通过预置的四线微阻测试机,对所述第三测试图形进行电阻值检测,确定多个电阻值步骤,包括:对所述第三测试图形进行测量点位分析,确定对应的多组测量点位;通过所述四线微阻测试机分别对每组所述测量点位进行电阻值检测,确定多个电阻值。
在本发明中,所述通过所述多个电阻值对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果步骤,包括:分别对所述多个电阻值进行向量映射,确定对应的多个电阻向量;通过所述多个电阻向量对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
在本发明中,所述通过所述多个电阻向量对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果步骤,包括:分别对每个电阻向量进行特征值计算,确定每个电阻向量对应的特征值;分别对每个电阻向量对应的特征值进行阈值分析,确定对应的阈值分析结果;通过所述阈值分析结果对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
本发明中,对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层;在第一目标层的预设区域设置第一测试图形,同时,在第二目标层的预设区域设置第二测试图形,其中,第一测试图形中设置至少一条检测线条,第二测试图形中设置至少一条检测线条;通过第一测试图形以及第二测试图形进行孔位分析,确定对应的孔位信息;通过孔位信息对目标高多层板进行钻孔处理,从目标高多层板的第一目标层直至钻至目标高多层板的第二目标层,得到多个钻孔;基于多个钻孔,在第二目标层设置第三测试图形,同时,将预置的测试焊盘与第三测试图形连接;通过预置的四线微阻测试机,对第三测试图形进行电阻值检测,确定多个电阻值;通过多个电阻值对目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。在本发明实施例中,提供了一种高多层PCB板临近导体耐CAF的有效检测和控制方法,操作简单,无需切片破坏PCB板,最终提高了对PCB板进行耐CAF性能测试时的准确率及效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中一种高多层板临近导体耐CAF性能的性能测试方法的流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
为便于理解,下面对本发明实施例的具体流程进行描述,请参阅图1,图1是本发明实施例的一种高多层板临近导体耐CAF性能的性能测试方法的流程图,如图1所示,包括以下步骤:
S101、对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层;
S102、在第一目标层的预设区域设置第一测试图形,同时,在第二目标层的预设区域设置第二测试图形,其中,第一测试图形中设置至少一条检测线条,第二测试图形中设置至少一条检测线条;
S103、通过第一测试图形以及第二测试图形进行孔位分析,确定对应的孔位信息;
S104、通过孔位信息对目标高多层板进行钻孔处理,从目标高多层板的第一目标层直至钻至目标高多层板的第二目标层,得到多个钻孔;
S105、基于多个钻孔,在第二目标层设置第三测试图形,同时,将预置的测试焊盘与第三测试图形连接;
S106、通过预置的四线微阻测试机,对第三测试图形进行电阻值检测,确定多个电阻值;
S107、通过多个电阻值对目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
在目标高多层板的废板边设计测试区域,以不同网络导体间距小的层作为目标层,在本发明实施例中,该目标层包括第一目标层以及第二目标层,分别在第一目标层废板边以及第二目标层废板边添加两组测试图形,每组测试图形添加一条或N条检测线条,需要说明的是,检测线条的宽度与目标高多层板中的PCB图形内保持一致,在检测线条的两侧添加与PCB图形内孔径一致的通孔,线宽与孔的间距与图形内保持一致,所有的孔贯穿整个PCB,并在外层通孔的端点以线条的方式在另一端设计测试焊盘,PCB工艺流程中蚀刻出外层图形后,可在测试图形的各端点以万用表的方式,来判定是否存在线条被打断的情况,是否存在临近导体完全短路的情况,最终可通过四线微阻测试,以电阻值的大小来判定临近导体是否存在微连的CAF时效问题。
通过执行上述步骤,对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层;在第一目标层的预设区域设置第一测试图形,同时,在第二目标层的预设区域设置第二测试图形,其中,第一测试图形中设置至少一条检测线条,第二测试图形中设置至少一条检测线条;通过第一测试图形以及第二测试图形进行孔位分析,确定对应的孔位信息;通过孔位信息对目标高多层板进行钻孔处理,从目标高多层板的第一目标层直至钻至目标高多层板的第二目标层,得到多个钻孔;基于多个钻孔,在第二目标层设置第三测试图形,同时,将预置的测试焊盘与第三测试图形连接;通过预置的四线微阻测试机,对第三测试图形进行电阻值检测,确定多个电阻值;通过多个电阻值对目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。在本发明实施例中,提供了一种高多层PCB板临近导体耐CAF的有效检测和控制方法,操作简单,无需切片破坏PCB板,最终提高了对PCB板进行耐CAF性能测试时的准确率及效率。
在一具体实施例中,执行步骤S101的过程可以具体包括如下步骤:
(1)对目标高多层板进行相邻层间距分析,确定多个相邻层间距数值;
(2)对多个相邻层间距数值进行最小值分析,确定对应的间距最小值;
(3)通过间距最小值对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层。
需要说明的是,高多层板是一种常见的电路板,由多层铜箔和绝缘层层叠而成。在高多层板的设计中,相邻层间距是一个非常重要的参数。相邻层间距决定了电路板的信号传输速度、信号干扰、电磁兼容性等性能指标。因此,在高多层板的设计中,相邻层间距的确定是至关重要的。首先,对目标高多层板进行相邻层间距分析。相邻层间距是指两个相邻铜箔层之间的距离。在高多层板的设计中,相邻层间距是由设计师根据电路板的性能要求和制造工艺决定的。在进行相邻层间距分析时,需要考虑到电路板的性能要求和制造工艺的限制,以确定合适的相邻层间距数值。其次,对多个相邻层间距数值进行最小值分析。在进行最小值分析时,需要综合考虑电路板的性能要求和制造工艺的限制,以确定最小的相邻层间距数值。最小的相邻层间距数值决定了电路板的性能上限,因此需要进行仔细的分析和比较。最后,通过间距最小值对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层。目标层是指在高多层板中需要特别关注的铜箔层。在进行目标层分析时,需要考虑到电路板的性能要求和制造工艺的限制,以确定合适的目标层。通常情况下,目标层是指需要进行信号传输的铜箔层和功率层。
在一具体实施例中,执行步骤S103的过程可以具体包括如下步骤:
(1)对第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合;
(2)对第二测试图形中设置的至少一条检测线条进行第二孔位分析,确定第二孔位集合;
(3)通过第一孔位集合以及第二孔位集合进行孔位信息生成,确定对应的孔位信息。
其中,第一测试图形和第二测试图形中设置的检测线条是用于检测PCB板的孔位位置和孔径是否符合设计要求的,通过检测线条的位置和长度可以确定孔位的位置和大小。为了确定孔位信息,需要进行第一孔位分析和第二孔位分析,并通过孔位信息生成确定对应的孔位信息,对于第一测试图形中设置的至少一条检测线条,可以通过线条的位置和长度来确定孔位的位置和大小。首先,通过线条的位置确定孔位所在的位置,然后通过线条的长度确定孔位的大小。我们可以利用专业的PCB设计软件来测量检测线条的位置和长度,根据测量结果确定第一孔位集合。第一孔位集合是指第一测试图形中所有符合要求的孔位的集合。对于第二测试图形中设置的至少一条检测线条,同样可以通过线条的位置和长度来确定孔位的位置和大小。我们可以利用专业的PCB设计软件来测量检测线条的位置和长度,根据测量结果确定第二孔位集合。第二孔位集合是指第二测试图形中所有符合要求的孔位的集合,通过第一孔位集合以及第二孔位集合进行孔位信息生成,可以确定对应的孔位信息。孔位信息包括孔位的位置和大小等信息。在确定孔位信息时,需要考虑到孔位的位置和大小的精度要求,以确保PCB板的质量和性能。可以利用专业的PCB设计软件来生成孔位信息,将孔位信息保存在相应的文件中,以便于制造和检验时使用。总之,通过第一孔位分析和第二孔位分析,可以确定PCB板上所有符合要求的孔位的位置和大小,进而生成对应的孔位信息。
在一具体实施例中,对第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合的过程,可以包括如下步骤:
(1)对第一测试图形中设置的至少一条检测线条进行端点位置分析,确定对应的端点位置集合;
(2)通过端点位置集合对第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合。
其中,对于第一测试图形中设置的至少一条检测线条,我们可以通过分析线条的端点位置来确定它们所在的位置。通过测量线条端点的坐标位置,可以确定端点位置集合,即第一测试图形中所有检测线条的端点位置的集合。通过端点位置集合对第一测试图形中设置的至少一条检测线条进行第一孔位分析,可以确定第一孔位集合。具体步骤如下:根据端点位置集合,在PCB设计软件中绘制出所有检测线条的位置和长度。根据设计要求和精度要求,确定孔位的大小和位置范围。针对每一条检测线条,确定其上的所有符合要求的孔位。具体方法是,在线条两端的位置范围内,按照一定的间隔逐个扫描线条,检查是否在孔位的位置范围内。若符合要求,则将其加入第一孔位集合中。最终得到第一孔位集合,即第一测试图形中所有符合要求的孔位的集合。总之,通过端点位置分析和第一孔位分析,可以确定第一测试图形中所有符合要求的孔位的位置和大小。
在一具体实施例中,执行步骤S105的过程可以具体包括如下步骤:
(1)基于多个钻孔,对第二目标层进行测试图形设置区域分析,确定对应的图像设置区域;
(2)基于图像设置区域,对第二目标层进行测试图形设置,生成第三测试图形;
(3)将预置的测试焊盘与第三测试图形连接。
需要说明的是,测试图形设置区域分析 对于多个钻孔,我们可以通过其位置和大小来确定测试图形设置区域。具体步骤如下:根据钻孔的位置和大小,确定它们的覆盖范围。可以利用专业的PCB设计软件来计算覆盖范围。根据测试要求,确定需要测试的图像区域。可以在覆盖范围内选取目标区域作为测试图形设置区域。最终得到测试图形设置区域,即第二目标层上需要进行测试的图像区域。通过测试图形设置区域,可以在第二目标层上设置对应的测试图形。其中,测试图形应根据测试要求和精度要求进行设计,确保能够准确地检测出目标区域的孔位信息。在测试图形设置区域内,绘制出符合要求的测试图形。可以利用专业的PCB设计软件进行绘制。
确定测试图形的位置和大小,以及测试线条的长度和位置。确保测试图形能够准确地检测出目标区域的孔位信息。连接测试焊盘和第三测试图形将预置的测试焊盘与第三测试图形连接,可以通过PCB设计软件实现。具体步骤如下:在第三测试图形中,绘制出与测试焊盘对应的测试图形。确定测试图形的位置和大小,以及测试线条的长度和位置。根据测试焊盘和测试图形的位置关系,将它们连接起来。可以通过绘制连接线条的方式来实现连接。最终得到连接后的测试图形和测试焊盘,可以用于检测PCB板的孔位信息。
在一具体实施例中,执行步骤S106的过程可以具体包括如下步骤:
(1)对第三测试图形进行测量点位分析,确定对应的多组测量点位;
(2)通过四线微阻测试机分别对每组测量点位进行电阻值检测,确定多个电阻值。
其中,测量点位分析和电阻值检测是PCB板制造和测试过程中非常重要的环节,能够确保PCB板的电路连接和电气性能符合设计要求。下面将详细介绍对第三测试图形进行测量点位分析,以及通过四线微阻测试机对每组测量点位进行电阻值检测的具体步骤和实现过程。对于第三测试图形,我们需要进行测量点位分析,以确定需要进行电阻值检测的点位。具体步骤如下:根据测试要求和精度要求,确定需要进行电阻值检测的点位。可以在测试图形上标注这些点位的位置。确定每个点位的坐标位置和编号。可以利用专业的PCB设计软件来测量点位的坐标位置和编号。根据点位的位置和编号,确定多组测量点位。每组测量点位应包含多个点位,以确保测量结果的准确性和可靠性。通过四线微阻测试机对每组测量点位进行电阻值检测,可以得到多个电阻值。具体步骤如下:将PCB板放置在四线微阻测试机上,并将测试针头连接到需要检测的点位上。根据测试要求,设置测试参数和测试范围。可以选择自动测试或手动测试,以及不同的测试精度和范围。开始测试,并记录测试结果。需要注意的是,在测试过程中应保持测试环境的稳定和一致性,以确保测试结果的准确性和可靠性。对于多组测量点位,重复上述步骤,直到所有点位都完成了电阻值检测。最终得到多个电阻值,可以通过分析和比较这些电阻值来确定PCB板的电气性能和连接情况是否符合设计要求。 综上所述,测量点位分析和电阻值检测是PCB板制造和测试过程中非常重要的环节。通过对第三测试图形进行测量点位分析,确定需要进行电阻值检测的点位和多组测量点位,再通过四线微阻测试机对每组测量点位进行电阻值检测,最终得到多个电阻值。
在一具体实施例中,执行步骤S107的过程可以具体包括如下步骤:
(1)分别对多个电阻值进行向量映射,确定对应的多个电阻向量;
(2)通过多个电阻向量对目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
其中,首先,需要对多个电阻值进行向量映射,以确定对应的多个电阻向量。具体步骤如下:将多个电阻值作为向量的元素,构成多个电阻向量。对每个电阻向量进行归一化处理,以消除不同电阻值之间的数量级差异。可以选择使用PCA等降维算法对电阻向量进行降维处理,以减少数据量和提高性能分析效率。最终得到多个电阻向量,可以用于后续的性能分析。通过多个电阻向量对目标高多层板进行耐CAF性能分析,可以得到对应的性能分析结果。具体步骤如下:根据测试要求和目标板的设计要求,确定耐CAF测试条件和测试方法。可以选择使用加速测试或自然测试,以及不同的温度和湿度条件。将目标板放置在测试环境中,并进行耐CAF测试。在测试过程中,需要注意测试环境的稳定和一致性,以及测试参数和范围的正确设置。根据测试结果,可以得到对应的耐CAF性能分析结果。如果目标板能够在测试条件下保持稳定的电性能,且耐CAF时间、电流、面积等指标符合设计要求,则可以认为其具有良好的耐CAF性能和可靠性。综上所述,通过多个电阻向量对目标高多层板进行耐CAF性能分析,可以评估其在高温高湿环境下的耐久性和可靠性。
在一具体实施例中,通过多个电阻向量对目标高多层板进行耐CAF性能分析,确定对应的性能分析结果的过程,可以包括如下步骤:
(1)分别对每个电阻向量进行特征值计算,确定每个电阻向量对应的特征值;
(2)分别对每个电阻向量对应的特征值进行阈值分析,确定对应的阈值分析结果;
(3)通过阈值分析结果对目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
其中,首先,需要对每个电阻向量进行特征值计算,以确定每个电阻向量对应的特征值。可以选择使用PCA等降维算法或其他特征提取方法,以提取电阻向量的主要特征。最终得到每个电阻向量对应的特征值。分别对每个电阻向量对应的特征值进行阈值分析,以确定对应的阈值分析结果。可以根据测试要求和目标板的设计要求,选择不同的阈值分析方法和阈值范围。例如,可以使用统计分析、机器学习等方法,以确定阈值的上限和下限。如果特征值超过阈值范围,则说明该电阻向量存在异常或故障。通过阈值分析结果对目标高多层板进行耐CAF性能分析,以确定对应的性能分析结果。可以根据阈值分析结果,对目标板进行在线监测,以评估其耐CAF性能和可靠性。如果目标板能够在测试条件下保持稳定的电性能,且阈值分析结果符合设计要求,则可以认为其具有良好的耐CAF性能和可靠性。 综上所述,通过电阻向量的特征值计算和阈值分析,可以评估PCB板在高温高湿环境下的耐久性和可靠性。在实际操作中,需要注意阈值分析方法和范围的正确设置,以及测试环境的稳定和一致性。同时,还需要选择合适的性能评估指标,以确保评估结果的准确性和可靠性。
以上实施例仅用以说明本发明的技术方案而非对其限制,尽管参照实施例对本发明进行了详细的说明,所属领域的普通技术人员应当理解:依然可以对本发明的具体实施方式进行修改或者等同替换,而未脱离本发明精神和范围的任何修改或者等同替换,其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种高多层板临近导体耐CAF性能的性能测试方法,其特征在于,方法包括:
对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层;
在所述第一目标层的预设区域设置第一测试图形,同时,在所述第二目标层的预设区域设置第二测试图形,其中,所述第一测试图形中设置至少一条检测线条,所述第二测试图形中设置至少一条检测线条;
通过所述第一测试图形以及所述第二测试图形进行孔位分析,确定对应的孔位信息;
通过所述孔位信息对所述目标高多层板进行钻孔处理,从所述目标高多层板的所述第一目标层直至钻至所述目标高多层板的第二目标层,得到多个钻孔;
基于所述多个钻孔,在所述第二目标层设置第三测试图形,同时,将预置的测试焊盘与所述第三测试图形连接;
通过预置的四线微阻测试机,对所述第三测试图形进行电阻值检测,确定多个电阻值;
通过所述多个电阻值对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
2.根据权利要求1所述的高多层板临近导体耐CAF性能的性能测试方法,其特征在于,所述对目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层步骤,包括:
对所述目标高多层板进行相邻层间距分析,确定多个相邻层间距数值;
对所述多个相邻层间距数值进行最小值分析,确定对应的间距最小值;
通过所述间距最小值对所述目标高多层板进行目标层分析,确定对应的第一目标层以及第二目标层。
3.根据权利要求1所述的高多层板临近导体耐CAF性能的性能测试方法,其特征在于,所述通过所述第一测试图形以及所述第二测试图形进行孔位分析,确定对应的孔位信息步骤,包括:
对所述第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合;
对所述第二测试图形中设置的至少一条检测线条进行第二孔位分析,确定第二孔位集合;
通过所述第一孔位集合以及所述第二孔位集合进行孔位信息生成,确定对应的孔位信息。
4.根据权利要求3所述的高多层板临近导体耐CAF性能的性能测试方法,其特征在于,所述对所述第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合步骤,包括:
对所述第一测试图形中设置的至少一条检测线条进行端点位置分析,确定对应的端点位置集合;
通过所述端点位置集合对所述第一测试图形中设置的至少一条检测线条进行第一孔位分析,确定第一孔位集合。
5.根据权利要求1所述的高多层板临近导体耐CAF性能的性能测试方法,其特征在于,所述基于所述多个钻孔,在所述第二目标层设置第三测试图形,同时,将预置的测试焊盘与所述第三测试图形连接步骤,包括:
基于所述多个钻孔,对所述第二目标层进行测试图形设置区域分析,确定对应的图像设置区域;
基于所述图像设置区域,对所述第二目标层进行测试图形设置,生成第三测试图形;
将预置的测试焊盘与所述第三测试图形连接。
6.根据权利要求1所述的高多层板临近导体耐CAF性能的性能测试方法,其特征在于,所述通过预置的四线微阻测试机,对所述第三测试图形进行电阻值检测,确定多个电阻值步骤,包括:
对所述第三测试图形进行测量点位分析,确定对应的多组测量点位;
通过所述四线微阻测试机分别对每组所述测量点位进行电阻值检测,确定多个电阻值。
7.根据权利要求1所述的高多层板临近导体耐CAF性能的性能测试方法,其特征在于,所述通过所述多个电阻值对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果步骤,包括:
分别对所述多个电阻值进行向量映射,确定对应的多个电阻向量;
通过所述多个电阻向量对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
8.根据权利要求7所述的高多层板临近导体耐CAF性能的性能测试方法,其特征在于,所述通过所述多个电阻向量对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果步骤,包括:
分别对每个电阻向量进行特征值计算,确定每个电阻向量对应的特征值;
分别对每个电阻向量对应的特征值进行阈值分析,确定对应的阈值分析结果;
通过所述阈值分析结果对所述目标高多层板进行耐CAF性能分析,确定对应的性能分析结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310312927.8A CN116338430A (zh) | 2023-03-28 | 2023-03-28 | 一种高多层板临近导体耐caf性能的性能测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310312927.8A CN116338430A (zh) | 2023-03-28 | 2023-03-28 | 一种高多层板临近导体耐caf性能的性能测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116338430A true CN116338430A (zh) | 2023-06-27 |
Family
ID=86881930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310312927.8A Pending CN116338430A (zh) | 2023-03-28 | 2023-03-28 | 一种高多层板临近导体耐caf性能的性能测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116338430A (zh) |
-
2023
- 2023-03-28 CN CN202310312927.8A patent/CN116338430A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0123828B1 (en) | Method and apparatus for testing electrical interconnection networks | |
EP0281227B1 (en) | Apparatus and method for detecting spot defects in integrated circuits | |
CN108181572B (zh) | 飞针测试机测试方法、装置、计算机设备及存储介质 | |
US8395403B2 (en) | Semiconductor device and defect analysis method for a semiconductor device | |
EP1655612A1 (en) | Universal test fixture | |
CN116338430A (zh) | 一种高多层板临近导体耐caf性能的性能测试方法 | |
CN104124235A (zh) | 测试结构及其测试方法 | |
US7571399B2 (en) | Process for checking the quality of the metallization of a printed circuit | |
JP2009288115A (ja) | 検査装置および検査方法 | |
KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
KR20230129046A (ko) | 인쇄 회로 기판의 결함이 있는 백 드릴을 감지하는시스템 및 방법 | |
CN113597145A (zh) | 线路板层间对准检测设备、方法和存储介质 | |
CN109061435A (zh) | 一种背钻加工能力的检测装置及方法 | |
Rodriguez-Montanes et al. | Localization and electrical characterization of interconnect open defects | |
CN211090107U (zh) | 一种具有蚀刻均匀性检测的pcb电路板 | |
US6894513B2 (en) | Multipoint plane measurement probe and methods of characterization and manufacturing using same | |
JP2005326193A (ja) | 基板テスト方式 | |
CN111869336A (zh) | 测试样品和用于检查电路板的方法 | |
CN217901960U (zh) | 一种印制电路板测试装置及印制电路板系统 | |
CN114383491A (zh) | 机械钻孔的快速偏位检查方法 | |
CN113051853B (zh) | 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统 | |
TWI753476B (zh) | 印刷電路板及銅厚測試方法 | |
CN116243141A (zh) | Pcb快速检测方法、应用及装置 | |
JP2002043721A (ja) | プリント基板の検査方法と検査装置 | |
CN113804095A (zh) | 一种便于测试铜厚的电路板及其铜厚测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |