CN113051853B - 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统 - Google Patents

受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统 Download PDF

Info

Publication number
CN113051853B
CN113051853B CN202110244659.1A CN202110244659A CN113051853B CN 113051853 B CN113051853 B CN 113051853B CN 202110244659 A CN202110244659 A CN 202110244659A CN 113051853 B CN113051853 B CN 113051853B
Authority
CN
China
Prior art keywords
range
resistance
conductive path
boundary
iqr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110244659.1A
Other languages
English (en)
Other versions
CN113051853A (zh
Inventor
王显韬
林涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Chongqing Co Ltd
Original Assignee
AT&S Chongqing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Chongqing Co Ltd filed Critical AT&S Chongqing Co Ltd
Priority to CN202110244659.1A priority Critical patent/CN113051853B/zh
Publication of CN113051853A publication Critical patent/CN113051853A/zh
Application granted granted Critical
Publication of CN113051853B publication Critical patent/CN113051853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/337Design optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统。一种用于确定受损的部件载体(18)的方法,包括:接收针对多个均等设计的部件载体(18)的导电路径(28)的电阻测量;针对每个相同导电路径(28):确定电阻值(30)的主范围(IQR),多于预定义数量的导电路径(28)的电阻值(30)被包含在主范围(IQR)中;确定主范围(IQR)上方的间隔范围(D),该间隔范围(D)具有比主范围(IQR)的上主范围边界(Q3)高的上间隔范围边界(5IQR);以及当针对导电路径(28)的部件载体(18)的电阻值(30)比上间隔范围边界(5IQR)高时并且当导电路径(28)的间隔范围(D)不包含电阻值(30)时,将部件载体(18)分类为受损的。

Description

受损部件载体确定方法、计算机程序、计算机可读介质以及检 测系统
技术领域
本发明涉及用于确定受损的部件载体的方法、计算机程序、计算机可读介质和检测系统。
背景技术
电子和电部件可以与部件载体电力地和机械地互连,该部件载体可以由一个或多个电绝缘层和布置在这些电绝缘层上及其之间的一个或多个导电层制成。可以将导电层构造以及/或者图案化成用于生成导电路径的迹线。导电路径可以由不同层的导电迹线形成,这些不同层的导电迹线与通孔——即,导电柱——电力地互连,这些通孔大致正交于层对准并且/或者突出穿过一个或多个电绝缘层。
为了确定在部件载体的制造期间是否存在问题并且部件载体是否满足所期望的规格,测量部件载体的所有导电路径的电阻。此类导电路径通常连接部件载体上的两个或更多个焊盘。电阻测量设备电连接到导电路径的两个焊盘,并且通过施加预定义电压,测量通过路径的电流,由此能够计算出电阻。
一个部件载体的导电路径的电阻可以取决于导电路径——特别地,包括其通孔——的长度和几何形状而变化。没有制造问题的导电路径应该具有非常低的电阻。当导电路径中断时,电阻相当高。能够通过将电阻与阈值进行比较来检测此类开路。然而,有时存在部分连接,这可能是由几乎断连的通孔而引起的,这些几乎断连的通孔通过测试,但是稍后可能引起故障。
观察到一些部件载体持续时间比其他部件载体长。通常,这主要基于部分连接的发生。具有部分连接的部件载体可以通过初始可靠性测试,但是可能在其初始操作之后不久出故障。
DE 202009012468 U1描述了一种用于印刷电路板的测试工具,该测试工具被配置用于使用四线电阻测量进行统计质量控制。
US 2017/0059647 A1描述了一种用四线电阻测量来测试印刷电路板的各层的配准不良的方法。
发明内容
本发明的目的是为了改进对部件载体的导电路径的测试。本发明的另一个目的是为了更可靠地检测部件载体的导电路径的部分连接。
这些目标由独立权利要求的主题实现。根据从属权利要求和以下描述,另外的示例性实施例是显然的。
本发明的一个方面涉及一种用于确定受损的部件载体的方法。该方法可以由用于受损的部件载体的检测系统自动地执行。这样的系统可以包括用于针对导电路径执行电阻测量的测量站和用于自动地评估测量的评估设备。“受损的(impaired)”可以意味着部件载体是有故障的以及/或者具有部分连接。
部件载体可以包括隔离层和导电层,它们被彼此交替地布置。可以使每个导电层图案化成导电迹线,这些导电迹线被布置在隔离层上以及/或者隔离层之间。导电迹线中的一些与通孔电力地互连以便形成导电路径。部件载体可以包括多个导电路径。
部件载体可以被设计用于电力地以及/或者机械地互连电部件以及/或者电子部件,诸如电阻器、电容器、电感器、晶体管、集成电路等,这些部件可以被焊接到部件载体的表面。部件载体可以为电路板以及/或者微芯片用基板。
根据本发明的实施例,该方法包括:接收针对多个均等设计的部件载体的导电路径的电阻测量,其中,电阻测量包括针对多个均等设计的部件载体的相同导电路径测量的电阻值。电阻测量可以包括导电路径的电阻值,其可以以欧姆提供。均等设计的部件载体可以包括相同的布局并且/或者可以基于相同的设计。均等设计的部件载体的相同的导电路径可以具有相同的长度、相同的导电迹线以及/或者相同的通孔。
在多次测量之后,生成具体导电路径的电阻值的集合。针对均等设计的部件载体的每个导电路径可以存在这种集合。此集合被评估以便确定每个部件载体的对应导电路径是否在设计规格内。特别地,可以将部件载体中的一个的导电路径的电阻值的关系与整个集合以及/或者与从其中导出的参数进行比较。
根据本发明的实施例,对于多个均等设计的部件载体的每个相同的导电路径,该方法还包括:确定电阻值的主范围,其中,多于预定义数量以及/或者数目的导电路径的电阻值被包含在主范围内。导电路径的主范围可以为其中存在导电路径的大多数电阻值——例如多于 50%或多于90%——的电阻值的范围。针对每个导电路径可以存在一个主范围并且/或者不同的导电路径的主范围可以是不同的。
根据本发明的实施例,针对多个均等设计的部件载体的每个相同导电路径,该方法还包括:确定主范围上方的间隔范围,该间隔范围具有比主范围的上主范围边界高的上间隔范围边界。间隔范围是高于主范围的电阻值的范围。每个导电路径可以有间隔范围并且/或者不同的导电路径的间隔范围可以是不同的。
下间隔范围边界可以比主范围的上边界高。主范围的上边界与下间隔范围边界之间的距离可以至少为主范围的宽度。可以存在受主范围的上边界和下间隔范围边界约束的中间范围。中间范围的宽度可以至少为主范围的宽度。间隔范围的宽度可以为主范围的宽度的至少一半。
根据本发明的实施例,对于多个均等设计的部件载体的每个相同的导电路径,该方法还包括:当针对导电路径的部件载体的电阻值比上间隔范围边界高时并且当针对导电路径的间隔范围不包含电阻值时,将部件载体分类为受损的。可以存在电阻值的集合,其中电阻值不在间隔范围中。当能够针对多个部件载体的大部分以低电阻制造导电路径时,通常情况是这样的。然而,在这种情况下,可能存在离群值(outlier),其可以具有足够低以通过与阈值的比较、但是比间隔范围的上边界高的电阻值。这些离群值电阻值可以指示部分连接,因此可以指示受损的部件载体。
必须注意,还可能存在可能的间隔范围包含电阻值的导电路径。在这种情况下,可以不执行离群值检测或者可以移动以及/或者缩短间隔范围。
根据本发明的实施例,预定义数量以及/或者预定义数目的电阻值是导电路径的电阻值的完整量以及/或者完整数目的至少一半。如已经说过的,可以选取主范围,使得电阻值的至少一半在主范围内。
根据本发明的实施例,主范围从针对导电路径的电阻值的25%的四分位数延伸到75%的四分点。那意味着25%的电阻值在主范围下方, 50%的电阻值在主范围内并且25%的电阻值在主范围上方。主范围的下边界——在这里为25%电阻值边界——和主范围的上边界——在这里为75%电阻值边界——定义主范围的宽度。
根据本发明的实施例,间隔范围在下间隔范围边界与上间隔范围边界之间延伸,其中,上主范围边界与上间隔范围边界之间的距离以及/或者差比主范围的宽度高至少两倍。通常,上间隔范围边界可以大致比上主范围边界高。可以定义间隔范围的上边界,使得仅离群值存在于上间隔范围边界上方。
根据本发明的实施例,上主范围边界与下间隔范围边界之间的距离以及/或者差等于主范围的宽度的至少2倍或至少4倍。下间隔范围边界可以由主范围的宽度限定。通常,一个导电路径的电阻值以正态分布而分布。当下间隔范围边界与主范围相距主范围的宽度的至少2 倍时,可以假定与非受损的以及/或者无故障的导电路径相对应的所有电阻值都在下间隔范围下方。因此,间隔范围可以没有电阻值并且可以在间隔范围上方发现离群值。当下间隔范围被选取为与主范围相距主范围的宽度的4倍时,那么对甚至分散得更宽的电阻值来说,上述情况可以为真的。
例如,上主范围边界与下间隔范围边界之间的距离是导电路径的电阻值的四分位数间距的至少2倍,或者上主范围边界与下间隔范围边界之间的距离是导电路径的电阻值的四分位数间距的至少4倍。
根据本发明的实施例,间隔范围具有主范围的宽度的至少一半以及/或者具有与主范围相同的宽度。对于间隔范围的宽度情况,当将电阻值视为离群值电阻值时,其可以被调整。对于较宽的间隔范围,与较小的间隔范围相比,以上电阻值与其他电阻值分离得更大。
例如,间隔范围具有导电路径的电阻值的四分位数间距的至少一半的宽度或四分位数间距的宽度。
根据本发明的实施例,该方法还包括:当导电路径具有比预设电阻阈值高的电阻时,将部件载体分类为受损的。通常,当导电路径的电阻值指示完全开放网络时,可以将导电路径分类为无故障的,这可以由相当低的电阻来指示。可以基于部件载体的设计以及/或者部件载体的规格来选择预设电阻阈值。例如,预设电阻阈值可以比标称最大电阻值高167%。
对所有导电路径来说,预设电阻阈值可以是相等的。预设电阻阈值可以比上间隔范围边界高。可以在上间隔范围边界与预设电阻阈值之间找到离群值电阻值。然而,可以不将预设电阻阈值降低至上间隔范围边界,因为下间隔范围边界对不同的导电路径可以是不同的。
根据本发明的实施例,多个均等设计的部件载体是一批次的部件载体。可以对于完整批次基于离群值检测来针对受损的部件载体执行测试。这可以具有可以执行进一步测试的优点。例如,可以标识存在一般生产问题的完整批次。这样的问题可以产生导电路径的多个相当高的电阻值,然而其可能低于预设电阻阈值。此类多个相当高的电阻值可能不是经由离群值检测确定的,因为在这种情况下,电阻值的分布可能分散得更宽。
根据本发明的实施例,该方法还包括:当批次中的部件载体的至少一个导电路径具有比预设电阻阈值高的电阻值时并且当批次中的部件载体的导电路径具有比上间隔范围边界高的电阻值时,将该批次分类为有风险的。当至少一个部件载体被以常规方式分类为受损的时,即当其电阻值比预设电阻阈值高时,并且当存在具有离群值的部件载体时,当间隔范围不为空时,那么可以将完整批次分类为有风险的。可以人工地检查有风险的批次,是否确实存在问题。
根据本发明的实施例,电阻测量是经由两线或四线感测执行的。这是确定电阻值的两个可能的方式。四线感测可能尤其适合于高度准确地确定低欧姆电阻。
本发明的另一个方面涉及一种用于确定受损的部件载体的计算机程序,当由处理器执行时,该计算机程序使处理器执行如在上面和在下面描述的方法的步骤。
本发明的另一个方面可以是一种计算机可读介质,其中存储了这样的计算机程序。例如,执行该方法的评估设备可以包括:处理器,在其中执行计算机程序;和存储器,在其中存储计算机程序。计算机可读介质可以为硬盘、USB(通用串行总线)存储设备、RAM(随机存取存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)或闪速存储器。计算机可读介质还可以为数据通信网络,例如因特网,其允许下载程序代码。通常,计算机可读介质可以为非暂时性介质或暂时性介质。
本发明的另一个方面涉及一种用于受损的部件载体的检测系统。
根据本发明的实施例,该检测系统包括测量站。该测量站可以被配置用于测量多个均等设计的部件载体的导电路径的电阻值,其中,电阻测量结果包括针对多个均等设计的部件载体中的每个部件载体的每个导电路径测量的电阻值。可以将部件载体一个接一个地放置到测量站中。对于所有相关的导电路径,可以通过测量站来测量电阻值。可以将两个传感器引脚降低到在导电路径末端的焊盘上,并且两线或四线测量设备可以记录电阻值。这可以对于一个部件载体的所有导电路径进行,并且在此之后可以将下一个部件载体放置到测量站中。
根据本发明的实施例,检测系统包括评估设备。所有测量结果的电阻值都可以被存储在评估设备中,然后如本文所描述的那样进行评估。评估设备可以被配置用于执行如本文所描述的方法。
评估设备可以由测量站的控制器提供。可能的是,例如,通过将对应的光学指示器放置在部件载体上,已被分类为受损的部件载体由测量站指示为受损的。还可能是,例如通过将其运送到不同的地方,受损的部件载体与其他部件载体分离。
参考在下文中描述的实施例,本发明的这些和其他方面将是显而易见的并被阐明。
附图说明
在下面,参考附图更详细地描述本发明的实施例。
图1示出根据本发明的实施例的检测系统。
图2示出具有多个导电路径和多个部件载体的电阻值的图。
图3示出图示一个导电路径的电阻值的统计分布的图。
图4示出具有针对一个导电路径确定的电阻值的范围的图。
图5示出图示根据本发明的实施例的方法的流程图。
附图中使用的附图标记及其含义被以摘要形式列举在附图标记的列表中。原则上,在图中相同的部分设有相同的附图标记。
具体实施方式
图1示出包括测量站12和评估设备14的检测系统10。测量站12 包括两个可自动移动的电极16,其能够在不同的位置被降低到部件载体18上。对电极16施加特定电压并测量电流和电压,由此能够确定电极之间的电阻。可以通过两线或四线感测来执行电阻测量。评估设备14可以为软件正在其中运行的计算设备,其控制测量站12,特别是控制电极的移动,并且评估由测量站12执行的测量,诸如本文描述的测量。
部件载体18包括隔离层20和导电层22,它们被彼此交替地布置。每个导电层22被图案化成导电迹线24,这些导电迹线被布置在隔离层 20上以及/或者隔离层20之间。导电迹线24中的一些与通孔26电力地互连以便形成导电路径28。尽管在图1中示出了仅一个导电路径28,但是部件载体18可以包括多个导电路径28。
测量站12被适配用于针对多个均等设计的部件载体18的导电路径28执行电阻测量。部件载体18可以例如由机器人放置到测量站12 中。然后,可以通过将相应的导电路径28连接到电极16来针对部件载体18的所有期望的导电路径28执行所有测量。然后可以将所测量的电阻值存储在评估设备14中。然后,部件载体18与均等设计的下一个部件载体18交换并重复测量。这可以重复直到特定数目的部件载体18——诸如一批次的部件载体18——被处理为止。
对于所有部件载体18,测量特定导电路径28的电阻值,并且针对均等设计的部件载体18中的每一个执行这些测量。
图2示出具有此类电阻值30的图。在该图中,在垂直方向上描绘升高的电阻并且在水平方向上描绘不同的导电路径28。基本上,水平轴是时间轴,并且在几乎相同的相对时间执行针对不同的部件载体18 的导电路径28的电阻测量。这是水平线相对于水平方向稍微不同的原因。相对于诸如0的下电阻值32和可以是预设值的上电阻阈值34,示出电阻值30。通常,高于阈值34的电阻值30a被认为指示相应的部件载体18的受损的导电路径28。
在图2中可以看到,一个导电路径28而不是多个导电路径的电阻值30以统计方式分布。大多数电阻值30接近平均值,而远离平均值的电阻值30较少。
有时,存在离群值电阻值30b,其与接近平均值的大量电阻值30 相距一定距离。此类离群值电阻值30b指示部分连接,并且在以下方法中,呈现了如何检测此类离群值电阻值30b。
图3更详细地示出一个导电路径28的电阻值30的统计分布。可以看到,电阻值30以正态分布而分布。在图3中,还示出了四分位数间距IQR,其由其极限Q1和Q3限定。在极限Q1和Q3之间,存在 50%的电阻值30。在Q1与Q3中间的是均值Q2。
图4示出具有可以在用于离群值检测的方法中使用的另外的阈值 1.5IQR、3IQR、4IQR、5IQR以及范围A、B、C、D、E的图。阈值和范围取决于一个导电路径28的电阻值30的四分位数间距IQR。通常,阈值NIQR被计算为
NIQR=Q3+N(Q3-Q1)
其中N是数目。以以下方式按照电阻值R定义范围A、B、C、D、E:
A:R>Q3+1.5(Q3-Q1)
B:1.5IQR=Q3+1.5(Q3-Q1)<R<3IQR=Q3+3(Q3-Q1)
C:3IQR=Q3+3(Q3-Q1)<R<4IQR=Q3+4(Q3-Q1)
D:4IQR=Q3+4(Q3-Q1)<R<5IQR=Q3+5(Q3-Q1)
E:R>5IQR=Q3+5(Q3-Q1)
可以将IQR范围视为主范围,其中存在大多数电阻值30。可以将范围C以及/或者D视为一个或多个间隔范围,其中通常不存在电阻值 30。
针对范围A至E的以上公式中的因子是示例。还可能的是,取取决于部件载体18的类型的其他值。通常,范围可以由以下各式定义
A:R>Q3+Nk(Q3-Q1)
B:Q3+Nk+1(Q3-Q1)<R<Q3+Nk+2(Q3-Q1)
C:Q3+Nk+2(Q3-Q1)<R<Q3+Nk+3(Q3-Q1)
D:Q3+Nk+3(Q3-Q1)<R<Q3+Nk+4(Q3-Q1)
E:R>Q3+Nk+5(Q3-Q1)
其中Nk至Nk+5是基于经验确定的因子。
图5示出用于确定受损的部件载体18的方法的流程图。可以针对多个均等设计的部件载体18——诸如一批次的部件载体18——执行该方法。该方法可以由检测系统10自动地执行。
在步骤S10中,例如诸如如上所述地执行电阻测量。多个均等设计的部件载体18中的每个部件载体18被放置到测量站12中并且对于每个期望的导电路径28,确定电阻值30。这些电阻值30被发送到评估设备14。最后,针对要被检查的每个部件载体18的每个期望的导电路径28接收测量值39。
在步骤S12中,检查所有导电路径28,其电阻值是否比预设电阻阈值34高,该预设电阻阈值34对于所有导电路径28都是相同的。当导电路径28情况是这样的时,那么对应部件载体18被分类为受损的。
在步骤S14中,对于多个均等设计的部件载体18的每个相同的导电路径28,确定电阻值30的主范围IQR和间隔范围D。
通常,多于预定义数量的导电路径28的电阻值30被包含在主范围IQR中。例如,预定义数量的电阻值30可以是导电路径28的电阻值30的至少一半或导电路径28的电阻值30的至少50%。在图4的特殊示例中,主范围IQR从导电路径28的电阻值30的25%的四分点Q1延伸到75%的四分点Q3。
通常,间隔范围D存在于主范围IQR上方并在下间隔范围边界 4IQR与上间隔范围边界5IQR之间延伸,其中,上主范围边界Q3与上间隔范围边界5IQR之间的距离是主范围IQR的宽度至少两倍。例如,该距离可以为主范围IQR的宽度的5倍。上主范围边界Q3与下间隔范围边界4IQR之间的距离可以等于主范围IQR的宽度的至少2倍或至少 4倍。
主范围IQR的宽度可以为导电路径28的电阻值30的四分位数间距。间隔范围D可以在主范围IQR的宽度的一半与和主范围IQR相同的宽度之间。在该示例中,间隔范围D具有导电路径28的电阻值30 的四分位数间距的宽度。
在步骤S14的最后,针对每个部件载体18的每个导电路径28测试了是否可能存在部分连接。当导电路径28的部件载体18的电阻值 30比上间隔范围边界5IQR高时并且当导电路径28的间隔范围D不包含电阻值30时,部件载体18被分类为受损的并且可能具有部分连接。
在可选的步骤S16中,可以检查部件载体18的整个批次,完整批次是否存在整体问题。当批次中的部件载体18的至少一个导电路径28 具有比预设电阻阈值34高的电阻值30a时并且当批次中的部件载体18 的导电路径28具有比上间隔范围边界5IQR高的电阻值时,可以将该批次分类为有风险的。注意在这种情况下,导电路径28的间隔范围D 不必为空。
在步骤S18中,被分类为受损的每一部件载体18自动地与其他部件载体18分离。例如,部件载体18可以用输送机设备运送并且可以将受损的部件载体18运送到与其他部件载体不同的存储地方。
另外,被分类为有风险的部件载体18的批次可以自动地与其他批次分离,例如,可以用以上提及的输送机设备将有风险的批次的所有部件载体18运送到特殊的存储地方。
尽管已在附图和前面的描述中详细地图示和描述了本发明,但是此类图示和描述将被认为是说明性或示例性的,而不是限制性的;本发明不限于所公开的实施例。根据对附图、公开内容和所附权利要求的研究,所公开的实施例的其他变型能够由本领域的技术人员并通过实践所要求保护的发明来理解和实现。在权利要求中,单词“包括”不排除其他元件或步骤,并且不定冠词“一”或“一个”不排除多个。单个处理器或控制器或其他单元可以履行权利要求中记载的若干项目的功能。在相互不同的从属权利要求中记载某些措施的唯一事实不表明这些措施的组合不能用于获得优势。不应该将权利要求中的任何附图标记解释为限制范围。
附图标记的列表
10 检测系统
12 测量站
14 评估设备
16 电极
18 部件载体
20 隔离层
22 导电层
24 导电迹线
26 通孔
28 导电路径
30 电阻值
30a 阈值上方的电阻值
30b 离群值电阻值
32 下电阻值
34 电阻阈值
IQR 四分位数间距、主范围
Q1 第二四分点的下边界
Q2 均值
Q3 第三四分点的上边界
1.5IQR 阈值
3IQR 阈值
4IQR 阈值
5IQR 阈值
A 范围
B 中间范围
C 中间范围
D 间隔范围
E 上范围。

Claims (15)

1.一种用于确定受损的部件载体(18)的方法,每个部件载体(18)包括隔离层(20)和所述隔离层(20)上的导电迹线(24),所述导电迹线(24)与通孔(26)电力地互连以便形成导电路径(28),所述方法包括:
接收针对多个均等设计的部件载体(18)的导电路径(28)的电阻测量,其中,所述电阻测量包括针对所述多个均等设计的部件载体(18)的相同导电路径(28)测量的电阻值(30);
针对所述多个均等设计的部件载体(18)的每个相同导电路径(28):
确定针对所述相同导电路径(28)测量的电阻值(30)的主范围(IQR),其中,在所述主范围(IQR)中包含有所述相同导电路径(28)的多于预定义数量的电阻值(30);
确定所述主范围(IQR)上方的间隔范围(D),所述间隔范围(D)具有比所述主范围(IQR)的上主范围边界(Q3)高的上间隔范围边界(5IQR);
当针对所述相同导电路径(28)测量的所述部件载体(18)的电阻值(30)比所述上间隔范围边界(5IQR)高时并且当针对所述导电路径(28)的所述间隔范围(D)不包含针对所述相同导电路径(28)测量的电阻值(30)时,将部件载体(18)分类为受损的。
2.根据权利要求1所述的方法,
其中,预定义数量的电阻值(30)是所述导电路径(28)的电阻值(30)的至少一半。
3.根据权利要求1或2所述的方法,
其中,所述主范围(IQR)是从针对所述导电路径(28)的电阻值(30)的25%的四分点(Q1)延伸到75%的四分点(Q3)。
4.根据权利要求1或2所述的方法,
其中,所述间隔范围(D)是在下间隔范围边界(4IQR)与所述上间隔范围边界(5IQR)之间延伸的,并且
其中,所述上主范围边界(Q3)与所述上间隔范围边界(5IQR)之间的距离比所述主范围(IQR)的宽度高至少两倍。
5.根据权利要求1或2所述的方法,
其中,所述上主范围边界(Q3)与下间隔范围边界(4IQR)之间的距离等于所述主范围(IQR)的宽度的至少2倍或至少4倍。
6.根据权利要求1或2所述的方法,
其中,所述上主范围边界(Q3)与下间隔范围边界之间的距离是所述导电路径(28)的电阻值(30)的四分位数间距的至少2倍。
7.根据权利要求6所述的方法,
其中,所述上主范围边界(Q3)与所述下间隔范围边界(4IQR)之间的距离是所述导电路径(28)的电阻值(30)的四分位数间距的4倍。
8.根据权利要求1或2所述的方法,
其中,所述间隔范围(D)具有所述主范围(IQR)的宽度的至少一半以及/或者具有与所述主范围(IQR)相同的宽度。
9.根据权利要求1或2所述的方法,
其中,所述间隔范围(D)具有所述导电路径(28)的电阻值(30)的四分位数间距的至少一半的宽度或四分位数间距的宽度。
10.根据权利要求1或2所述的方法,还包括:
当导电路径(28)具有比预设电阻阈值(34)高的电阻值(30a)时,将部件载体(18)分类为受损的。
11.根据权利要求1或2所述的方法,
其中,所述多个均等设计的部件载体(18)是一批次的部件载体(18)。
12.根据权利要求11所述的方法,
当所述批次中的部件载体(18)的至少一个导电路径(28)具有比预设电阻阈值(34)高的电阻值(30a)时并且当所述批次中的部件载体(18)的导电路径(28)具有比所述上间隔范围边界(5IQR)高的电阻值时,将所述批次分类为有风险的。
13.根据权利要求1或2所述的方法,
其中,所述电阻测量是经由两线或四线感测来执行的。
14.一种计算机可读介质,其中存储了计算机程序,当由处理器执行时,所述计算机程序被适配成进行根据权利要求1-13中的任一项所述的方法的步骤。
15.一种用于受损的部件载体(18)的检测系统(10),包括:
测量站(12),所述测量站(12)其用于针对多个均等设计的部件载体(18)的导电路径(28)执行电阻测量,其中,所述电阻测量包括针对所述多个均等设计的部件载体(18)中的每个部件载体(18)的每个导电路径(28)测量的电阻值(30);以及
评估设备(14),所述评估设备(14)用于执行根据权利要求1至13中的一项所述的方法。
CN202110244659.1A 2021-03-05 2021-03-05 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统 Active CN113051853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110244659.1A CN113051853B (zh) 2021-03-05 2021-03-05 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110244659.1A CN113051853B (zh) 2021-03-05 2021-03-05 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统

Publications (2)

Publication Number Publication Date
CN113051853A CN113051853A (zh) 2021-06-29
CN113051853B true CN113051853B (zh) 2022-05-31

Family

ID=76510108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110244659.1A Active CN113051853B (zh) 2021-03-05 2021-03-05 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统

Country Status (1)

Country Link
CN (1) CN113051853B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764844A (zh) * 2003-03-26 2006-04-26 Jsr株式会社 测量电阻的连接器、连接器设备及其生产方法及电路板的电阻测量装置和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299900A (ja) * 1992-02-19 1993-11-12 Taiyo Yuden Co Ltd 回路基板および当該回路基板を用いた混成集積回路装置並びに回路基板における欠損検出方法
JP4368704B2 (ja) * 2004-03-12 2009-11-18 三井金属鉱業株式会社 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
DE602007006031D1 (de) * 2006-09-06 2010-06-02 Nxp Bv Prüfbare integrierte schaltung und ic-prüfverfahren
CN101363884B (zh) * 2007-08-10 2010-10-06 富葵精密组件(深圳)有限公司 电路板测试方法
TWI341149B (en) * 2007-09-07 2011-04-21 Foxconn Advanced Tech Inc Method for testing printed circuit board
TW201516781A (zh) * 2013-10-21 2015-05-01 Wintek Corp 觸控面板及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764844A (zh) * 2003-03-26 2006-04-26 Jsr株式会社 测量电阻的连接器、连接器设备及其生产方法及电路板的电阻测量装置和方法

Also Published As

Publication number Publication date
CN113051853A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN108225963B (zh) 基于bga焊点可靠性测试的pcb设计方法
TWI429932B (zh) 用於嵌入被動裝置之印刷電路板的測試方法
JPS63196054A (ja) 集積回路においてスポット欠陥を検出する装置及び方法
US6535005B1 (en) Systems and methods for obtaining an electrical characteristics of a circuit board assembly process
CN113051853B (zh) 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统
US7800385B2 (en) Apparatus and method for testing electrical interconnects
JPH04503105A (ja) 電気回路の試験
US20040245996A1 (en) Apparatus and method for monitoring and predicting failures in system interconnect
JP2009288115A (ja) 検査装置および検査方法
JP5752192B2 (ja) 基板検査装置および基板検査方法
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
US20040246008A1 (en) Apparatus and method for detecting and rejecting high impedance interconnect failures in manufacturing process
US9648727B2 (en) Fault detection optimized electronic circuit and method
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
KR101483952B1 (ko) 와이어 하네스 검사방법
JP4231682B2 (ja) バイパスコンデンサの実装検査方法
JP5404113B2 (ja) 回路基板の良否判定方法
JP4597236B2 (ja) 回路基板検査方法および回路基板検査装置
Yazdani et al. An Approach to Online Wear Out Monitoring of PCB Interconnects in Safety-Critical Systems
TW201625958A (zh) 檢查用資料作成裝置、檢查用資料作成方法以及記錄有程式之電腦可讀取記錄媒體
KR20160006119A (ko) 검사용 데이터 작성 장치, 검사용 데이터 작성 방법, 기록 매체에 기록된 프로그램 및 그 프로그램을 기록한 기록 매체
JP4282589B2 (ja) 回路基板検査装置および回路基板検査方法
US20050270035A1 (en) Short detection circuit and short detection method
CN114071858A (zh) 电路板的电性测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant