CN113597145A - 线路板层间对准检测设备、方法和存储介质 - Google Patents
线路板层间对准检测设备、方法和存储介质 Download PDFInfo
- Publication number
- CN113597145A CN113597145A CN202110908511.3A CN202110908511A CN113597145A CN 113597145 A CN113597145 A CN 113597145A CN 202110908511 A CN202110908511 A CN 202110908511A CN 113597145 A CN113597145 A CN 113597145A
- Authority
- CN
- China
- Prior art keywords
- hole
- state
- circuit board
- alignment
- ranging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 85
- 239000011229 interlayer Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims description 15
- 238000012360 testing method Methods 0.000 claims abstract description 72
- 239000010410 layer Substances 0.000 claims abstract description 45
- 230000005611 electricity Effects 0.000 claims abstract description 28
- 238000004590 computer program Methods 0.000 claims description 5
- 238000012163 sequencing technique Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本申请涉及一种线路板层间对准检测设备、方法和存储介质。其中，线路板层间对准检测设备，包括多个对位测试设备和测电设备；对位测试设备设于待测线路板的外围；对位测试设备设有导电介质；对位测试设备包括内层结构和外层结构；内层结构开设有起始孔以及若干测距孔；内层结构上还设有导电介质；起始孔的外径与导电介质的间距为零；各测距孔的外径与导电介质的间距均不同；外层结构上开设有通孔；各通孔用于使起始孔和各测距孔暴露；测电设备用于通过通孔检测起始孔与各测距孔间的通断状态，并根据各通断状态，确定各对位测试设备的检测结果；测电设备还用于根据各检测结果，输出线路板层间偏移量。
Description
技术领域
本申请涉及线路板技术领域，特别是涉及一种线路板层间对准检测设备、方法和存储介质。
背景技术
随着线路板的发展，高层数线路板成为主流，同时对层间的对准度要求也越来越高，层间偏移较大会造成整块线路板的报废。因此需要有一个过程监控手段提前检测层间对准度，或者收集此类对准度信息为下次生产制作提供数据支持。
在实现过程中，发明人发现传统技术中至少存在如下问题：现有技术判断偏移量的准确性差。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提供精确的层间偏移量的线路板层间对准检测设备、方法和存储介质。
为了实现上述目的，一方面，本发明实施例提供了一种线路板层间对准检测设备，包括：
多个对位测试设备，设于待测线路板的外围；对位测试设备设有导电介质；对位测试设备包括内层结构和外层结构；内层结构开设有起始孔以及若干测距孔；内层结构上还设有导电介质；起始孔的外径与导电介质的间距为零；各测距孔的外径与导电介质的间距均不同；外层结构上开设有通孔；各通孔用于使起始孔和各测距孔暴露；
测电设备，用于通过通孔检测起始孔与各测距孔间的通断状态，并根据各通断状态，确定各对位测试设备的检测结果；测电设备还用于根据各检测结果，输出线路板层间偏移量。
在其中一个实施例中，各通孔的一侧还标有对应的标识；
标识用于表示通孔对应的起始孔的外径与导电介质的间距，或标识用于表示通孔对应的测距孔的外径与导电介质的间距。
在其中一个实施例中，内层结构的数量为根据待测线路板的层数得到。
在其中一个实施例中，各测距孔的外径与导电介质的间距为等差数列。
在其中一个实施例中，测距孔的数量为5个；各测距孔的外径与导电介质的间距分别为4密耳、5密耳、6密耳、7密耳、8密耳。
在其中一个实施例中，通孔的孔径的范围为1.0-1.5毫米。
另一方面，本发明实施例还提供了一种基于上述任一项线路板层间对准检测设备的线路板层间对准检测方法，包括步骤：
通过通孔检测起始孔与各测距孔间的通断状态，并根据各通断状态，确定各对位测试设备的检测结果；
根据各检测结果，输出线路板层间偏移量。
在其中一个实施例中，通断状态包括开路状态和短路状态；
根据各通断状态，确定各对位测试设备的检测结果的步骤，包括：
根据间距的值，对任一对准检测设备中各测距孔进行从小到大排序，得到孔序列；
获取孔序列中处于第一位的测距孔与初始孔间的初始通断状态；
若初始通断状态为开路状态，则确定处于第一位的测距孔对应的间距为任一对位测试设备的检测结果；
若初始通断状态为短路状态，则获取孔序列中处于下一位的测距孔与初始孔的当前通断状态，直至测距孔与初始孔的通断状态为开路状态；
若处于下一位的测距孔与初始孔的当前通断状态为开路状态，则确定处于下一位的测距孔对应的间距为任一对位测试设备的检测结果。
在其中一个实施例中，根据各检测结果，输出线路板层间偏移量的步骤，包括：
获取检测结果中的最大值；
将最大值确认为线路板层间偏移量并输出。
另一方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任一项方法的步骤。
上述技术方案中的一个技术方案具有如下优点和有益效果：
上述线路板层间对准检测设备，通过将多个对位测试设备设于待测线路板的外围，在待测线路板存在层间偏移时，对位测试设备受其影响也发生偏移，从而测电设备可以测试起始孔与各测距孔间的通断状态，并根据通断状态以及测距孔的间距，确定各个对位测试设备的检测结果。最后根据各个检测结果能够准确输出线路板层间偏移量。
附图说明
通过附图中所示的本申请的优选实施例的更具体说明，本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1为一个实施例中对位测试设备的内层结构和外层结构的示意图；
图2为一个实施例中线路板层间对准检测方法的第一示意性流程示意图；
图3为一个实施例中根据各通断状态，确定各对位测试设备的检测结果的步骤的流程示意图；
图4为另一个实施例中外层结构的示意图；
图5为一个实施例中测电设备的使用示意图；
图6为一个实施例中根据各检测结果，输出线路板层间偏移量的步骤的流程示意图；
图7为一个实施例中线路板层间对准检测装置的结构框图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
传统技术中是通过照X-RAY机，观察板边角和板中间的独立孔有无崩孔，并通过RING大小与位置的比例粗略判断偏移量，而这种方法没有办法精确判断出偏移量的值，只能判断出存在层间偏移的情况，提供不了定量的数据分析。
而本申请的线路板层间对准检测设备可以有效解决上述问题。
在一个实施例中，提供了一种线路板层间对准检测设备，包括：
多个对位测试设备如图1所示，设于待测线路板的外围；所述对位测试设备设有导电介质；所述对位测试设备包括内层结构11和外层结构13；所述内层结构开设有起始孔101以及若干测距孔103；所述内层结构上还设有所述导电介质(图1未示)；所述起始孔的外径与所述导电介质的间距为零；各所述测距孔的外径与所述导电介质的间距均不同；所述外层结构13上开设有通孔131；各所述通孔用于使所述起始孔和各所述测距孔暴露；
测电设备，用于通过所述通孔检测所述起始孔与各所述测距孔间的通断状态，并根据各所述通断状态，确定各所述对位测试设备的检测结果；所述测电设备还用于根据各所述检测结果，输出线路板层间偏移量。
其中，待测线路板的外围为线路板的边缘的任意位置；在一个示例中，对位测试设备的数量可以为4个，分别设于待测线路板的四个板角位置。在其中一个实施例中，内层结构的数量为根据待测线路板的层数得到。需要说明的是，本申请的待测线路板为多层线路板，优选地，待测线路板的层数为六层及以上。导电介质为具有导电能力的介质，如铜等金属。
具体而言，起始孔和测距孔开设于内层结构上。具体的，内层结构可以为内层板。外层结构开设有通孔，测电设备可以通过该通孔向起始孔和测距孔进行插入。在一个具体示例中，通孔的外径、起始孔的外径和测距孔的外径相同，通过通孔能够使起始孔和测距孔完全暴露。
内层结构上设有导电介质，且开设有起始孔和测距孔。起始孔的外径与导电介质的间距为0，也即当测电设备通过通孔插入起始孔时，也与导电介质连接。测距孔的外径与导电介质存在间距，也即当测电设备通过通孔插入测距孔时，若不存在层间偏移测电设备不接触导电介质，若存在层间偏移测电设备接触导电介质。
进一步的，测电设备可以为本领域任一种检测两个端口是否能够导通的设备，在一个具体示例中，测电设备可以包括万用表。在另一个具体示例中，测电设备也可以包括万用表和MCU，万用表将检测所述起始孔与各所述测距孔间的通断状态，并传输给MCU，MCU进行根据各所述通断状态，确定各所述对位测试设备的检测结果；所述测电设备还用于根据各所述检测结果，输出线路板层间偏移量。在一个具体示例中，外部结构为独立的PAD焊盘。
测电设备通过通孔获取起始孔与各测距孔间的通断状态，具体为通过将第一测电端插入与起始孔对应的通孔，第二测电端插入与测距孔对应的通孔，以获取到起始孔与各测距孔间的通断状态。以测电设备为万用表举例，将第一测电端通过通孔往起始孔插入，通过通孔往测距孔插入。若线路板存在层间偏移，则会使得内层结构也偏移，从而第一测电端与内层结构的导电介质接触，第二测电端根据偏移量确定是否与导电介质接触。例如，在线路板的偏移量为5密耳时，而测距孔的外径与导电介质的间隙为6密耳，则第二测电端不与导电介质接触，若测距孔的外径与导电介质的间隙为4密耳或4密耳时，第二测电端与导电介质接触。需要说明的是，起始孔与各所述测距孔间的通断状态并不是指两者本身的通断状态，而是指在实际过程中，测电设备在向起始孔与测距孔插入时实际检测到的通断状态。
具体而言，测电设备根据所述间距的值，对任一所述对准检测设备中各所述测距孔进行从小到大排序，得到孔序列；然后获取所述孔序列中处于第一位的测距孔与所述初始孔间的初始通断状态；若所述初始通断状态为所述开路状态，则确定所述处于第一位的测距孔对应的间距为任一所述对位测试设备的检测结果；若所述初始通断状态为短路状态，则获取所述孔序列中处于下一位的测距孔与所述初始孔的当前通断状态，直至所述测距孔与所述初始孔的通断状态为开路状态；若所述处于下一位的测距孔与所述初始孔的当前通断状态为开路状态，则确定所述处于下一位的测距孔对应的间距为任一所述对位测试设备的检测结果。进一步的，测电设备根据处于不同位置的对位测试设备检测得到的检测结果，作为线路板层间偏移量，可以取最大值作为层间偏移量，也可以取平均值。在其中一个实施例中，各测距孔的外径与导电介质的间距为等差数列。
上述线路板层间对准检测设备，通过将多个对位测试设备设于待测线路板的外围，在待测线路板存在层间偏移时，对位测试设备受其影响也发生偏移，从而测电设备可以测试起始孔与各测距孔间的通断状态，并根据通断状态以及测距孔的间距，确定各个对位测试设备的检测结果。最后根据各个检测结果能够准确输出线路板层间偏移量。
在其中一个实施例中，各通孔的一侧还标有对应的标识；
标识用于表示通孔对应的起始孔的外径与导电介质的间距，或标识用于表示通孔对应的测距孔的外径与导电介质的间距。
在一个实施例中，测距孔的数量为5个；各测距孔的外径与导电介质的间距分别为4密耳、5密耳、6密耳、7密耳、8密耳。进一步的，通孔的的孔径的范围为1.0-1.5毫米。
在一个实施例中，如图2所示，还提供了一种基于上述任一项线路板层间对准检测设备的线路板层间对准检测方法，包括步骤：
S210，通过通孔检测起始孔与各测距孔间的通断状态，并根据各通断状态，确定各对位测试设备的检测结果；
具体的，可以采用测电设备通过通孔检测起始孔与各测距孔间的通断状态，并根据通断状态确定检测结果。例如若通断状态为开路状态，则确定对应的测距孔间距为检测结果。
S220，根据各检测结果，输出线路板层间偏移量。
具体的，可以先获取检测结果中的最大值；将最大值确认为线路板层间偏移量并输出。也可将检测结果的平均值确认为线路板层间偏移量并输出。
在其中一个实施例中，通断状态包括开路状态和短路状态；
如图3所示，根据各通断状态，确定各对位测试设备的检测结果的步骤，包括：
S310，根据间距的值，对任一对准检测设备中各测距孔进行从小到大排序，得到孔序列；
S320，获取孔序列中处于第一位的测距孔与初始孔间的初始通断状态；
S330，若初始通断状态为开路状态，则确定处于第一位的测距孔对应的间距为任一对位测试设备的检测结果；
S340，若初始通断状态为短路状态，则获取孔序列中处于下一位的测距孔与初始孔的当前通断状态，直至测距孔与初始孔的通断状态为开路状态；
S350，若处于下一位的测距孔与初始孔的当前通断状态为开路状态，则确定处于下一位的测距孔对应的间距为任一对位测试设备的检测结果。
具体的，若外层结构如图4所示，为独立的焊盘PAD，其上通孔标识有相应的测距孔到导电介质的间距G(表示0)、4、5、6、7、8)
如图5所示，将测电设备的两个端口(B和C)分别连接G点和4mil处对应的PAD，如图中D、A两个孔中。
若开路，说明层间对准度为4mil，测试停止。
若短路，说明层间对准度超过4mil,则继续测量G点和5mil处PAD情况。并将测电设备的两个端口分别连接G点和5mil处PAD，若开路，说明层间对准度为5mil，测试停止；若短路，说明层间对准度超过5mil，则继续测量G点和6mil处PAD情况；依次分别测试直至8mil处开路，则此PCB层间对准度超8mil。分别测量板边4个板角处，综合可得出该PCB层间对准度。
在其中一个实施例中，如图6所示，根据各检测结果，输出线路板层间偏移量的步骤，包括：
S610，获取检测结果中的最大值；
S620，将最大值确认为线路板层间偏移量并输出。
应该理解的是，虽然图2、3、6的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2、3、6中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图7所示，提供了一种线路板层间对准检测装置，包括：
获取模块，用于通过通孔检测起始孔与各测距孔间的通断状态，并根据各通断状态，确定各对位测试设备的检测结果；
输出模块，用于根据各检测结果，输出线路板层间偏移量。
关于线路板层间对准检测装置的具体限定可以参见上文中对于线路板层间对准检测方法的限定，在此不再赘述。上述线路板层间对准检测装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
通过通孔检测起始孔与各测距孔间的通断状态，并根据各通断状态，确定各对位测试设备的检测结果；
根据各检测结果，输出线路板层间偏移量。
在一个实施例中，根据各通断状态，确定各对位测试设备的检测结果的步骤被处理器执行时还实现以下步骤：
根据间距的值，对任一对准检测设备中各测距孔进行从小到大排序，得到孔序列；
获取孔序列中处于第一位的测距孔与初始孔间的初始通断状态；
若初始通断状态为开路状态，则确定处于第一位的测距孔对应的间距为任一对位测试设备的检测结果；
若初始通断状态为短路状态，则获取孔序列中处于下一位的测距孔与初始孔的当前通断状态，直至测距孔与初始孔的通断状态为开路状态；
若处于下一位的测距孔与初始孔的当前通断状态为开路状态，则确定处于下一位的测距孔对应的间距为任一对位测试设备的检测结果。
在一个实施例中，根据各检测结果，输出线路板层间偏移量的步骤被处理器执行时还实现以下步骤：
获取检测结果中的最大值；
将最大值确认为线路板层间偏移量并输出。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线式动态随机存储器(Rambus DRAM，简称RDRAM)、以及接口动态随机存储器(DRDRAM)等。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种线路板层间对准检测设备，其特征在于，包括：
多个对位测试设备，设于待测线路板的外围；所述对位测试设备设有导电介质；所述对位测试设备包括内层结构和外层结构；所述内层结构开设有起始孔以及若干测距孔；所述内层结构上还设有所述导电介质；所述起始孔的外径与所述导电介质的间距为零；各所述测距孔的外径与所述导电介质的间距均不同；所述外层结构上开设有通孔；各所述通孔用于使所述起始孔和各所述测距孔暴露；
测电设备，用于通过所述通孔检测所述起始孔与各所述测距孔间的通断状态，并根据各所述通断状态，确定各所述对位测试设备的检测结果；所述测电设备还用于根据各所述检测结果，输出线路板层间偏移量。
2.根据权利要求1所述的线路板层间对准检测设备，其特征在于，各所述通孔的一侧还标有对应的标识；
所述标识用于表示所述通孔对应的起始孔的外径与所述导电介质的间距，或所述标识用于表示所述通孔对应的测距孔的外径与所述导电介质的间距。
3.根据权利要求1所述的线路板层间对准检测设备，其特征在于，所述内层结构的数量为根据待测线路板的层数得到。
4.根据权利要求1所述的线路板层间对准检测设备，其特征在于，各所述测距孔的外径与所述导电介质的间距为等差数列。
5.根据权利要求4所述的线路板层间对准检测设备，其特征在于，所述测距孔的数量为5个；
各所述测距孔的外径与所述导电介质的间距分别为4密耳、5密耳、6密耳、7密耳、8密耳。
6.根据权利要求1所述的线路板层间对准检测设备，其特征在于，所述通孔的孔径的范围为1.0-1.5毫米。
7.一种基于权利要求1至6任一项所述的线路板层间对准检测设备的线路板层间对准检测方法，其特征在于，包括步骤：
通过所述通孔检测所述起始孔与各所述测距孔间的通断状态，并根据各所述通断状态，确定各所述对位测试设备的检测结果；
根据各所述检测结果，输出线路板层间偏移量。
8.根据权利要求7所述的线路板层间对准检测方法，其特征在于，所述通断状态包括开路状态和短路状态；
所述根据各所述通断状态，确定各所述对位测试设备的检测结果的步骤，包括：
根据所述间距的值，对任一所述对准检测设备中各所述测距孔进行从小到大排序，得到孔序列；
获取所述孔序列中处于第一位的测距孔与所述初始孔间的初始通断状态；
若所述初始通断状态为所述开路状态，则确定所述处于第一位的测距孔对应的间距为任一所述对位测试设备的检测结果；
若所述初始通断状态为短路状态，则获取所述孔序列中处于下一位的测距孔与所述初始孔的当前通断状态，直至所述测距孔与所述初始孔的通断状态为开路状态；
若所述处于下一位的测距孔与所述初始孔的当前通断状态为开路状态，则确定所述处于下一位的测距孔对应的间距为任一所述对位测试设备的检测结果。
9.根据权利要求7所述的线路板层间对准检测方法，其特征在于，所述根据各所述检测结果，输出线路板层间偏移量的步骤，包括：
获取所述检测结果中的最大值；
将所述最大值确认为所述线路板层间偏移量并输出。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求7至9中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110908511.3A CN113597145A (zh) | 2021-08-09 | 2021-08-09 | 线路板层间对准检测设备、方法和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110908511.3A CN113597145A (zh) | 2021-08-09 | 2021-08-09 | 线路板层间对准检测设备、方法和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113597145A true CN113597145A (zh) | 2021-11-02 |
Family
ID=78256419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110908511.3A Pending CN113597145A (zh) | 2021-08-09 | 2021-08-09 | 线路板层间对准检测设备、方法和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113597145A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114585166A (zh) * | 2022-04-29 | 2022-06-03 | 苏州东山精密制造股份有限公司 | 柔性天线多层板的层偏检测方法 |
| CN115962720A (zh) * | 2022-12-28 | 2023-04-14 | 皆利士多层线路版(中山)有限公司 | 对位检测结构、线路板及对位检测方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223833A (ja) * | 1999-02-01 | 2000-08-11 | Nippon Avionics Co Ltd | 多層プリント配線板の製造方法 |
| US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
| JP2008135585A (ja) * | 2006-11-29 | 2008-06-12 | Hitachi Ltd | プリント配線板のＶｉａ位置ずれ検査パターン構造 |
| CN101697001A (zh) * | 2009-01-22 | 2010-04-21 | 依利安达(广州)电子有限公司 | 一种检测多层印制电路板层间位置偏移的方法 |
| CN106550556A (zh) * | 2016-10-12 | 2017-03-29 | 深圳市五株科技股份有限公司 | 多层线路板对准度检测系统及其检测方法 |
| CN108650809A (zh) * | 2018-05-23 | 2018-10-12 | 胜宏科技（惠州）股份有限公司 | 一种线路板层间偏位的监测方法 |
| CN109526156A (zh) * | 2018-11-05 | 2019-03-26 | 深圳崇达多层线路板有限公司 | 一种用于检测钻孔偏移程度的检测模块及检测方法 |
| CN110493977A (zh) * | 2019-05-17 | 2019-11-22 | 惠州市特创电子科技有限公司 | 一种高频板的层偏检测结构及方法 |
-
2021
- 2021-08-09 CN CN202110908511.3A patent/CN113597145A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223833A (ja) * | 1999-02-01 | 2000-08-11 | Nippon Avionics Co Ltd | 多層プリント配線板の製造方法 |
| US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
| JP2008135585A (ja) * | 2006-11-29 | 2008-06-12 | Hitachi Ltd | プリント配線板のＶｉａ位置ずれ検査パターン構造 |
| CN101697001A (zh) * | 2009-01-22 | 2010-04-21 | 依利安达(广州)电子有限公司 | 一种检测多层印制电路板层间位置偏移的方法 |
| CN106550556A (zh) * | 2016-10-12 | 2017-03-29 | 深圳市五株科技股份有限公司 | 多层线路板对准度检测系统及其检测方法 |
| CN108650809A (zh) * | 2018-05-23 | 2018-10-12 | 胜宏科技（惠州）股份有限公司 | 一种线路板层间偏位的监测方法 |
| CN109526156A (zh) * | 2018-11-05 | 2019-03-26 | 深圳崇达多层线路板有限公司 | 一种用于检测钻孔偏移程度的检测模块及检测方法 |
| CN110493977A (zh) * | 2019-05-17 | 2019-11-22 | 惠州市特创电子科技有限公司 | 一种高频板的层偏检测结构及方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114585166A (zh) * | 2022-04-29 | 2022-06-03 | 苏州东山精密制造股份有限公司 | 柔性天线多层板的层偏检测方法 |
| CN115962720A (zh) * | 2022-12-28 | 2023-04-14 | 皆利士多层线路版(中山)有限公司 | 对位检测结构、线路板及对位检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113597145A (zh) | 线路板层间对准检测设备、方法和存储介质 | |
| CN109738788B (zh) | 飞针测试机测试方法、装置、飞针测试机及存储介质 | |
| CN112362662A (zh) | 一种片式熔断器失效点的分析方法及装置 | |
| CN112908874B (zh) | 半导体结构的量测方法及量测装置 | |
| EP1118867A1 (en) | Method for testing a CMOS integrated circuit | |
| KR101961536B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
| CN211090107U (zh) | 一种具有蚀刻均匀性检测的pcb电路板 | |
| CN115079075A (zh) | 用于检验wat测试机台的测试结构及方法、测试系统 | |
| CN114609569A (zh) | 一种探针的检测方法及检测装置 | |
| CN109561574B (zh) | 阻抗测试、线路板加工、线路板生产方法及测试组件 | |
| CN219715663U (zh) | 一种led晶粒测试机的高精度检测装置 | |
| JP2011033549A (ja) | プローブカードの検査方法、半導体装置の検査方法及びプローブカード | |
| CN116243141A (zh) | Pcb快速检测方法、应用及装置 | |
| CN116338430A (zh) | 一种高多层板临近导体耐caf性能的性能测试方法 | |
| JP2000074991A (ja) | 半導体チップ用パッケージの良否検査方法及びその装置とこれに用いるプローブピン構造 | |
| KR20140009027A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
| JP4474874B2 (ja) | アルミ電解コンデンサの製造方法及びこれを用いた接続抵抗検査装置 | |
| CN117949813A (zh) | 芯片检测电路及方法 | |
| CN113465793A (zh) | 线路板检测方法、装置、设备及存储介质 | |
| CN102187239B (zh) | 电气设备特性的确定 | |
| KR200217494Y1 (ko) | 회로의 단면적 검사용 회로가 인쇄된 인쇄회로기판 | |
| Capen et al. | Process Control Plan to Monitor Acceptable Levels of Flux and other residues | |
| CN115877173A (zh) | 盲孔检测结构及盲孔检测方法 | |
| US9632110B2 (en) | Semiconductor element inspection device and inspection method | |
| KR101565314B1 (ko) | 간접 접촉 프로빙 시스템 및 이를 이용한 프로빙 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211102 |
|
| RJ01 | Rejection of invention patent application after publication |