CN117949813A - 芯片检测电路及方法 - Google Patents
芯片检测电路及方法 Download PDFInfo
- Publication number
- CN117949813A CN117949813A CN202410128449.XA CN202410128449A CN117949813A CN 117949813 A CN117949813 A CN 117949813A CN 202410128449 A CN202410128449 A CN 202410128449A CN 117949813 A CN117949813 A CN 117949813A
- Authority
- CN
- China
- Prior art keywords
- detection
- chip
- conductor layer
- detected
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 339
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004020 conductor Substances 0.000 claims abstract description 167
- 238000012545 processing Methods 0.000 claims abstract description 96
- 238000005516 engineering process Methods 0.000 claims abstract description 27
- 238000007689 inspection Methods 0.000 claims description 16
- 239000000615 nonconductor Substances 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 10
- 238000011156 evaluation Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 18
- 239000000523 sample Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 238000013441 quality evaluation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实施例提供一种芯片检测电路及方法,其中,该电路包括第一端、第二端和检测模块。其中,该电路的第一端用于连接晶圆中的待检测芯片的第一检测部,第二端用于连接待检测芯片的第二检测部。其中,待检测芯片的至少一个导体层至少覆盖部分第一检测部,待检测芯片的该至少一个导体层至少覆盖部分第二检测部。检测模块用于检测第一检测部与第二检测部之间的电性参数,电性参数用于评估该至少一个导体层的加工工艺质量。在本实施例中,通过检测待检测芯片的第一检测部与第二检测部之间的电性参数,为导体层的加工工艺质量提供评估依据。本实施例可用于自动化测试,能够极大地缩减测试的周期和成本、提高生产效率,且不会对待检测芯片造成损伤。
Description
技术领域
本申请涉及检测技术领域,尤其涉及一种芯片检测电路及方法。
背景技术
随着现代电子技术的快速发展,集成电路的逐步完善和升级对半导体制造工艺提出了更高的要求。在半导体制造过程中,晶圆级导体层的加工工艺是非常关键的一步,其质量的好坏直接影响到晶圆中芯片的质量和性能。因此,如何监控和评估芯片的导体层的加工工艺质量是半导体工业面临的重要问题之一。
发明内容
有鉴于此,本实施例提供了一种芯片检测电路及方法,可快速地检测待检测芯片导体层的加工工艺的质量,且不会对芯片造成损伤。
根据本实施例的一方面,提供了一种芯片检测电路,包括:
第一端,用于连接晶圆中的待检测芯片的第一检测部;
第二端,用于连接待检测芯片的第二检测部;其中,待检测芯片的至少一个导体层至少覆盖部分第一检测部,待检测芯片的至少一个导体层至少覆盖部分第二检测部;
检测模块,用于检测第一检测部与第二检测部之间的电性参数,电性参数用于评估至少一个导体层的加工工艺质量。
可选地,第一端,用于连接晶圆中的待检测芯片的第一检测部包括:第一端用于连接晶圆中的待检测芯片的第一检测部的第一检测点;第二端,用于连接晶圆中的待检测芯片的第二检测部包括:第二端用于连接晶圆中的待检测芯片的第二检测部的第二检测点;检测模块,用于检测第一检测部与第二检测部之间的电性参数包括:检测模块用于检测第一检测点与第二检测点之间的电性参数。
可选地,第一检测部和第二检测部包括焊盘,第一检测点和第二检测点设置于焊盘的表面,焊盘用于设置于待检测芯片的两端。
可选地,上述检测模块包括:
电流产生单元,与第一检测点和第二检测点构成电流回路,用于产生电流信号;
接触电阻单元,用于限制电流回路中的电流大小;
电压检测单元,用于检测第一检测点与第二检测点之间的电压差。
可选地,上述检测模块还包括:
电阻计算单元,用于根据电压差计算第一检测点与第二检测点之间的电阻值。
可选地,上述芯片检测电路还包括:
处理模块,用于根据电性参数和参数预设值评估待检测芯片的至少一个导体层的加工工艺质量。
根据本实施例的另一方面,提供了一种芯片检测方法,包括:
在晶圆中的待检测芯片上设置第一检测部和第二检测部;
在待检测芯片的至少一个导体层的加工工艺中,将导体层至少覆盖部分第一检测部,将导体层至少覆盖部分第二检测部;
通过检测电路检测第一检测部与第二检测部之间的电性参数;
基于电性参数评估待检测芯片的至少一个导体层的加工工艺质量。
可选地,在晶圆中的待检测芯片上设置第一检测部和第二检测部包括:在晶圆中的待检测芯片上设置第一检测部和第二检测部;第一检测部包括第一检测点,第二检测部包括第二检测点;
通过检测电路检测第一检测部与第二检测部之间的电性参数包括:通过检测电路检测第一检测点与第二检测点之间的电性参数。
可选地,通过检测电路检测第一检测点与第二检测点之间的电性参数,包括:
在一个或多个导体层加工工艺完成时,将检测电路的第一端与第一检测点连接,将检测电路的第二端与第二检测点连接;
通过检测电路产生电流信号,并基于电流信号测量第一检测点与第二检测点之间的电压差;
根据电压差计算第一检测点与第二检测点之间的电阻值。
可选地,基于电性参数评估待检测芯片的至少一个导体层的加工工艺质量,包括:
根据电性参数和参数预设值评估待检测芯片的至少一个导体层的加工工艺质量;
上述芯片检测方法还包括:
在非导体层加工工艺中,不使用非导体层覆盖第一检测部和第二检测部。
本申请实施例中提供的芯片检测电路及方法,可检测第一检测部与第二检测部之间的电性参数,为导体层的加工工艺质量提供评估依据。可用于自动化测试,能够极大地缩减测试的周期和成本、提高生产效率,且不会对待检测芯片造成损伤。
附图说明
在下面结合附图对于示例性实施例的描述中,本实施例的更多细节、特征和优点被公开,在附图中:
图1示出了本实施例的芯片检测电路的结构示意图。
图2示出了本实施例的检测模块的结构示意图。
图3示出了本实施例的检测模块的另一结构示意图。
图4示出了本实施例的检测模块的又一结构示意图。
图5示出了本实施例的芯片检测电路的另一结构示意图。
图6示出了本实施例的芯片检测电路的又一结构示意图。
图7示出了本实施例的芯片检测方法的流程示意图。
图8示出了本实施例的待检测芯片的第一焊盘和第二焊盘的位置示意图。
附图中,1为第一焊盘,2为第二焊盘。
具体实施方式
下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例,然而应当理解的是,本申请可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是,本申请的附图及实施例仅用于示例性作用,并非用于限制本申请的保护范围。
应当理解,本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行,和/或并行执行。此外,方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。
本申请使用的术语“包括”及其变形是开放性包括,即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”;术语“另一实施例”表示“至少一个另外的实施例”;术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。需要注意,本申请中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分,并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
需要注意,本申请实施例中的“多个”是指两个或两个以上,鉴于此,本申请实施例中也可以将“多个”理解为“至少两个”。“至少一个”,可理解为一个或多个,例如理解为一个、两个或更多个。例如,包括至少一个,是指包括一个、两个或更多个,而且不限制包括的是哪几个,例如,包括A、B和C中的至少一个,那么包括的可以是A、B、C、A和B、A和C、B和C、或A和B和C。
本申请实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的,而并不是用于对这些消息或信息的范围进行限制。
相关技术中,导体层加工工艺的监控方法主要有两种,一种方法是对加工结束后的晶圆切割验证,这种方法属于破坏性的验证方法,周期长;另外一种方法是通过高精度仪器在加工工艺导体表面划过,该方法可能对芯片造成一定程度的损伤,甚至导致芯片报废。
以下参照附图描述本实施例的方案,如图1所示,本实施例提供一种芯片检测电路100,芯片检测电路100包括第一端、第二端和检测模块110,第一端用于连接晶圆中的待检测芯片200的第一检测部,第二端用于连接待检测芯片200的第二检测部。其中,待检测芯片200的至少一个导体层至少覆盖部分第一检测部,待检测芯片200的该至少一个导体层至少覆盖部分第二检测部。检测模块110用于检测第一检测部与第二检测部之间的电性参数,电性参数用于评估该至少一个导体层的加工工艺质量。
导体层至少覆盖部分第一检测部可以是导体层覆盖部分或者全部覆盖第一检测部,导体层至少覆盖部分第二检测部可以是导体层覆盖部分或者全部覆盖第二检测部,以与第一检测部和第二检测部形成电性连接。
在本实施例中,导体层包括但不限于铝膜、金膜、铂膜、硅膜等,本实施例对此不作限定。
在本实施例中,可以对一个或多个导体层进行检测。
示例性的,在检测一个导体层时,将待检测芯片200的该导体层至少覆盖部分第一检测部和第二检测部,检测电路100检测该导体层的电性参数,则该电性参数用于评估该导体层的加工工艺质量。
示例性的,在检测多个导体层时,将该多个导体层至少覆盖部分第一检测部和第二检测部,检测电路100可以检测得到该多个导体层部分和/或整体的电性参数,则该电性参数用于评估该多个导体层的部分和/或整体的加工工艺质量。
例如,检测导体层A、B和C的加工工艺质量。一种方式为:将导体层A、B和C至少覆盖部分第一检测部和第二检测部,在导体层A、B和C加工完成后,检测第一检测部与第二检测部之间的电性参数,该电性参数表征导体层A、B和C整体的加工工艺质量。另一种方式为:在导体层A的加工工艺中,将导体层A至少覆盖部分第一检测部和第二检测部,在导体层A加工完成后,检测第一检测部与第二检测部之间的电性参数,得到第一电性参数,该第一电性参数可以表征导体层A的加工工艺质量。导体层B在导体层A之后加工,在导体层B的加工工艺中,将导体层B至少覆盖部分第一检测部和第二检测部,在导体层B加工完成后,检测第一检测部与第二检测部之间的电性参数,得到第二电性参数,该第二电性参数可以表征导体层A和B的加工工艺质量。可以基于第一电性参数与第二电性参数确定导体层B对应的第三电性参数。导体层C检测与导体层B类似,在此不作赘述。
在本实施例中,电路结构简单,可通过检测模块110检测第一检测部与第二检测部之间的电性参数,为导体层的加工工艺质量提供评估依据。本实施例可用于自动化测试,能够极大地缩减测试的周期和成本、提高生产效率,且不会对待检测芯片200造成损伤。
在一些实施方式中,第一端用于连接晶圆中的待检测芯片200的第一检测部包括:第一端用于连接晶圆中的待检测芯片200的第一检测部的第一检测点。第二端用于连接晶圆中的待检测芯片200的第二检测部包括:第二端用于连接晶圆中的待检测芯片200的第二检测部的第二检测点。检测模块110用于检测第一检测部与第二检测部之间的电性参数包括:检测模块110用于检测第一检测点与第二检测点之间的电性参数。
在本实施方式中,第一检测部和第二检测部包括焊盘,第一检测点和第二检测点设置于焊盘的表面,焊盘用于设置于待检测芯片200的两端。示例性的,第一检测部包括第一焊盘,第二检测部包括第二焊盘,第一焊盘位于待检测芯片200的一端,第二焊盘位于待检测芯片200的另一端,第一焊盘与第二焊盘之间的电阻表征待检测芯片200的至少一个导体层的电阻,该第一焊盘和该第二焊盘可以是为评估该至少一个导体层的加工工艺质量而预留的测试焊盘。
在本实施方式中,导体层可以覆盖第一检测点,也可以不覆盖第一检测点,导体层可以覆盖第二检测点,也可以不覆盖第二检测点。
示例性的,导体层覆盖部分第一检测部、覆盖部分第二检测部,第一检测部包括第一焊盘,第一焊盘包括A区域和B区域,导体层只覆盖A区域,第二检测部包括第二焊盘,第二焊盘包括C区域和D区域,导体层只覆盖C区域。第一种情况,第一检测点位于A区域、第二检测点位于C区域,即导体层同时覆盖第一检测点和第二检测点,则第一检测点与第二检测点之间的电性参数可用于评估导体层的加工工艺质量。第二种情况,第一检测点位于B区域、第二检测点位于D区域,即导体层不覆盖第一检测点和第二检测点,由于焊盘是导体,第一检测点通过第一焊盘与导体层连接,第二检测点通过第二焊盘与导体层连接,则第一检测点与第二检测点之间的电性参数可用于评估导体层的加工工艺质量。第三种情况为第一检测点位于A区域、第二检测点位于D区域,第四种情况为第一检测点位于B区域、第二检测点位于C区域,第三种情况、第四种情况的原理与第一种情况、第二种情况类似,在此不作赘述。
在一些实施方式中,如图2所示,检测模块110包括电流产生单元111、接触电阻单元112和电压检测单元113,电流产生单元111与第一检测点和第二检测点构成电流回路,电流产生单元111用于产生电流信号。电流信号流经第一检测点和第二检测点,在第一检测点与第二检测点之间形成电压差。接触电阻单元112用于限制电流回路中的电流大小,电压检测单元113用于检测第一检测点与第二检测点之间的电压差。
在本实施方式中,可通过电压检测单元113检测第一检测点与第二检测点之间的电压差,为导体层的加工工艺质量提供评估依据。
作为一种实施方式,电流产生单元111包括电流源,电流源的第一端连接于第一检测点,电流源的第二端连接于第二检测点,电流源用于提供电流回路的电流信号。其中,电流源的第一端可以为电流源的正电极,电流源的第二端可以为电流源的负电极;或者,电流源的第一端可以为电流源的负电极,电流源的第二端可以为电流源的正电极,可以理解,电流源的正、负电极之前可以具有电压差。
导体层厚度通常在微米级别,其电阻值在毫欧级别。为了提高测试精度,在对微小电阻测量时,不能施加过高的电流。由于第一检测点与第二检测点之间的电压差较小,若直接基于该电压差评估导体层的加工工艺质量,会产生较大的误差。
作为另一种实施方式,如图3所示,检测模块110还包括放大单元114,放大单元114连接于电压检测单元113,用于放大第一检测点与第二检测点之间的电压差。
在本实施方式中,放大单元114可以放大第一检测点与第二检测点之间的电压差,提高导体层的加工工艺质量评估的准确性。
在另一些实施方式中,检测模块110还包括电阻计算单元115,电阻计算单元115用于根据电压差计算第一检测点与第二检测点之间的电阻值。
在本实施方式中,可通过电阻计算单元115计算第一检测点与第二检测点之间的电阻值,为导体层的加工工艺质量提供评估依据。
作为一种实施方式,如图4所示,电阻计算单元115根据放大后的电压差计算第一检测点与第二检测点之间的电阻值,计算精度可以达到毫欧级,提高了导体层的加工工艺质量评估的准确性和可靠性。
在又一些实施方式中,如图5所示,芯片检测电路100还包括处理模块120,处理模块120用于根据电性参数评估待检测芯片200的至少一个导体层的加工工艺质量。
作为一种实施方式,处理模块120用于根据电性参数和参数预设值评估待检测芯片200的至少一个导体层的加工工艺质量。
作为一种示例,参数预设值包括参数最大值和参数最小值,处理模块120用于在电性参数的值大于等于参数最小值、且小于等于参数最大值时,判定待检测芯片200的至少一个导体层的加工工艺质量合格;在电性参数的值小于参数最小值或者大于参数最大值时,判定待检测芯片200的至少一个导体层的加工工艺质量不合格。
作为另一种示例,处理模块120用于计算电性参数的值与参数预设值的差值,当差值在预设区间时,判定待检测芯片200的至少一个导体层的加工工艺质量合格;当差值不在预设区间时,判定待检测芯片200的至少一个导体层的加工工艺质量不合格。
作为又一种示例,处理模块120用于根据电压差和电压差预设值评估待检测芯片200的至少一个导体层的加工工艺质量。
作为又一种示例,处理模块120用于根据电阻值和电阻预设值评估待检测芯片200的至少一个导体层的加工工艺质量。
为了更好地阐述本实施例的芯片检测电路100的工作原理,如图6所示,列举以下示例:
芯片检测电路100的第一端为探针IN+、第二端为探针IN-,探针IN+连接于第一检测点,探针IN-连接于第二检测点。其中,探针IN+和探针IN-可以为ATE(AutomaticTestEquipment,自动化测试设备)的两根探针。
检测模块110包括电流产生单元111、接触电阻112、电压检测单元113和放大单元114,电流产生单元111包括电流源,接触电阻112包括接触电阻R1和接触电阻R3,接触电阻R1的第一端连接于电流源,接触电阻R1的第二端连接于第一检测点。接触电阻R3的第一端连接于第二检测点,接触电阻R3的第二端接地。在本示例中,第一检测点与第二检测点之间的电阻设为待测电阻R2,待测电阻R2的阻值设为R2,电流源产生的电流设为I。其中,接触电阻R1和接触电阻R3用于限制电流回路中的电流大小,避免断路或烧毁电路等问题的发生。在一些可选的实施方式中,接触电阻R1和接触电阻R3中的至少一个可以为可变电阻。待测电阻R2为上述有待评估加工工艺质量的芯片的导体层的电阻。可以理解,上述电流源可以为构成上述ATE的组件。
电流源输出恒定电流I,电流I流经接触电阻R1、待测电阻R2、接触电阻R3和GND。由欧姆定律可得待测电阻R2上的电压U:
U=I×R2
电压检测单元113输出电压U至放大单元114,放大单元114对电压U进行放大,并输出放大后电压Uout。设放大单元114的放大倍数为G,其中,放大倍数为G可以根据实际需要进行设定,则:
Uout=U×G
其中,电压U可以通过上述ATE或者万用表测量。处理模块120计算R2与电阻预设值的差值,当差值的绝对值大于差值阈值时,判定待检测芯片200的导体层的加工工艺不合格;当差值的绝对值小于或等于差值阈值时,判定待检测芯片200的导体层的加工工艺合格。
其中,电阻预设值可以是待检测芯片200的第一检测点与第二检测点之间的理论电阻值。
在本示例中,导体层为铝膜,第一检测部位于待检测芯片200的一端,第二检测部位于待检测芯片200的另一端,铝膜至少部分覆盖第一检测部,铝膜至少部分覆盖第二检测部,则第一检测点与第二检测点之间的理论电阻值为:
R理论=ρ*(L/A)=ρ*(L/(THK*W))
其中,ρ是铝的电阻率,L是待检测芯片200上铝膜的长度,A是铝膜的横截面积,THK是铝膜的厚度,W是铝膜的宽度。第一检测点与第二检测点之间的距离为L,在铝膜的厚度固定时,可通过监控铝膜的电阻值实现对铝膜的宽度进行监控;在铝膜的宽度固定时,可通过监控铝膜的电阻值实现对铝膜的厚度进行监控;在铝膜的宽度和厚度固定时,可通过监控铝膜的电阻值实现对铝膜的长度进行监控。
本实施例还提供一种芯片检测方法,如图7所示,包括步骤:
S1,在晶圆中的待检测芯片上设置第一检测部和第二检测部;
S2,在待检测芯片的至少一个导体层的加工工艺中,将导体层至少覆盖部分第一检测部,将该导体层至少覆盖部分第二检测部;
S3,通过检测电路检测第一检测部与第二检测部之间的电性参数;
S4,基于电性参数评估待检测芯片的至少一个导体层的加工工艺质量。
在本实施例中,在待检测芯片上设置第一检测部和第二检测部,并将导体层至少覆盖部分第一检测部和第二检测部,最后通过第一检测部与第二检测部之间的电性参数评估待检测芯片的导体层的加工工艺质量,操作简单,能够极大地缩减测试的周期和成本、提高生产效率,且不会对待检测芯片造成损伤。
在一些实施方式中,在晶圆中的待检测芯片上设置第一检测部和第二检测部包括:在晶圆中的待检测芯片上设置第一检测部和第二检测部,第一检测部包括第一检测点,第二检测部包括第二检测点。通过检测电路检测第一检测部与第二检测部之间的电性参数包括:通过检测电路检测第一检测点与第二检测点之间的电性参数。
作为一种实施方式,第一检测部和第二检测部包括焊盘,第一检测点和第二检测点设置于焊盘的表面,焊盘用于设置于待检测芯片的两端。示例性的,如图8所示,第一检测部包括第一焊盘1,第二检测部包括第二焊盘2,待检测芯片的第一端可以是第一焊盘1,待检测芯片的第二端可以是第二焊盘2,该第一焊盘1和该第二焊盘2可以是为评估至少一个导体层的加工工艺质量而预留的测试焊盘。
在本实施方式中,导体层可以覆盖第一检测点,也可以不覆盖第一检测点,导体层可以覆盖第二检测点,也可以不覆盖第二检测点。
示例性地,导体层覆盖部分第一检测部、覆盖部分第二检测部,第一检测部包括第一焊盘,第一焊盘包括A区域和B区域,导体层只覆盖A区域,第二检测部包括第二焊盘,第二焊盘包括C区域和D区域,导体层只覆盖C区域。第一种情况,第一检测点位于A区域、第二检测点位于C区域,即导体层同时覆盖第一检测点和第二检测点,则第一检测点与第二检测点之间的电性参数可用于评估导体层的加工工艺质量。第二种情况,第一检测点位于B区域、第二检测点位于D区域,即导体层不覆盖第一检测点和第二检测点,由于焊盘是导体,第一检测点通过第一焊盘与导体层连接,第二检测点通过第二焊盘与导体层连接,则第一检测点与第二检测点之间的电性参数可用于评估导体层的加工工艺质量。第三种情况为第一检测点位于A区域、第二检测点位于D区域,第四种情况为第一检测点位于B区域、第二检测点位于C区域,第三种情况、第四种情况的原理与第一种情况、第二种情况类似,在此不作赘述。
在待检测芯片只包括一个导体层时,则将该一个导体层至少覆盖部分第一检测部、将该一个导体层至少覆盖部分第二检测部。在待检测芯片包括多个导体层时,可在多个导体层中的至少一个导体层加工工艺中,将导体层至少覆盖部分第一检测部、至少覆盖部分第二检测部。
在一些实施方式中,步骤S3包括:
在一个或多个导体层加工工艺完成时,通过检测电路检测第一检测点与第二检测点之间的电性参数。
在待检测芯片只包括一个导体层时,则将该一个导体层至少覆盖部分第一检测部、将该一个导体层至少覆盖部分第二检测部,在该一个导体层加工完成后,通过检测电路检测第一检测点与第二检测点之间的电性参数,根据电性参数评估该一个导体层的加工工艺质量。
在待检测芯片包括多个需要检测的导体层时,将多个需要检测的导体层中的每个导体层至少覆盖部分第一检测部、至少覆盖部分第二检测部,检测电路可以检测得到该多个需要检测的导体层中部分和/或整体的电性参数,则该电性参数用于评估该多个需要检测的导体层的部分和/或整体的加工工艺质量。
例如,检测导体层A、B和C的加工工艺质量。一种方式为:将导体层A、B和C至少覆盖部分第一检测部和第二检测部,在导体层A、B和C加工完成后,检测第一检测部与第二检测部之间的电性参数,该电性参数表征导体层A、B和C整体的加工工艺质量。另一种方式为:在导体层A的加工工艺中,将导体层A至少覆盖部分第一检测部和第二检测部,在导体层A加工完成后,检测第一检测部与第二检测部之间的电性参数,得到第一电性参数,该第一电性参数可以表征导体层A的加工工艺质量。导体层B在导体层A之后加工,在导体层B的加工工艺中,将导体层B至少覆盖部分第一检测部和第二检测部,在导体层B加工完成后,检测第一检测部与第二检测部之间的电性参数,得到第二电性参数,该第二电性参数可以表征导体层A和B的加工工艺质量。可以基于第一电性参数与第二电性参数确定导体层B对应的第三电性参数。导体层C检测与导体层B类似,在此不作赘述。
在又一些实施方式中,步骤S3还包括:
在一个或多个导体层加工工艺完成时,将检测电路的第一端与第一检测点连接,将检测电路的第二端与第二检测点连接;
通过检测电路产生电流,并基于电流信号测量第一检测点与第二检测点之间的电压差。
作为一种实施方式,步骤S3还包括:
对电压差进行放大,以提高导体层的加工工艺质量评估的准确性。
在又一些实施方式中,步骤S3还包括:
根据电压差或放大后的电压差计算第一检测点与第二检测点之间的电阻值。
在又一些实施方式中,步骤S3还包括:
根据电性参数和参数预设值评估待检测芯片的导体层的加工工艺质量。
作为一种示例,参数预设值包括参数最大值和参数最小值,根据电性参数和参数预设值评估待检测芯片的导体层的加工工艺质量,包括:
在电性参数的值大于等于参数最小值、且小于等于参数最大值时,判定待检测芯片的至少一个导体层的加工工艺质量合格;在电性参数的值小于参数最小值或者大于参数最大值时,判定待检测芯片的至少一个导体层的加工工艺质量不合格。
作为另一种示例,根据电性参数和参数预设值评估待检测芯片的导体层的加工工艺质量,包括:
计算电性参数的值与参数预设值的差值,当差值在预设区间时,判定待检测芯片的至少一个导体层的加工工艺质量合格;当差值不在预设区间时,判定待检测芯片的至少一个导体层的加工工艺质量不合格。
作为又一种示例,根据电性参数和参数预设值评估待检测芯片的导体层的加工工艺质量,包括:
根据电压差和电压差预设值评估待检测芯片的至少一个导体层的加工工艺质量。
作为又一种示例,根据电性参数和参数预设值评估待检测芯片的导体层的加工工艺质量,包括:
根据电阻值和电阻预设值评估待检测芯片的至少一个导体层的加工工艺质量。
在又一些实施方式中,芯片检测方法还包括:
在非导体层加工工艺中,不使用非导体层覆盖第一检测部和第二检测部。
示例性的,在加工晶圆的过程中,需要加工两个导体层A1和A2,还需要加工一个非导体层B1,加工顺序为导体层A1、非导体层B1和导体层A2。
当导体层A1加工完成后,第一检测点与第二检测点的电性参数可用于评估导体层A1的加工工艺质量。在加工非导体层B1时,若非导体层B1覆盖第一检测部和第二检测部,则导体层A1和导体层A2不能电性连接,在导体层A2加工完成后,第一检测点与第二检测点的电性参数不可用于评估导体层A1和导体层A2的整体的加工工艺质量。
以上,仅是本申请的较佳实施例而已,并非对本申请作任何形式上的限制,虽然本申请已以较佳实施例揭示如上,然而并非用以限定本申请,任何本领域技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本申请技术方案内容,依据本申请的技术实质对以上实施例所作的任何简介修改、等同变化与修饰,均仍属于本申请技术方案的范围内。
Claims (10)
1.一种芯片检测电路,其特征在于,包括:
第一端,用于连接晶圆中的待检测芯片的第一检测部;
第二端,用于连接所述待检测芯片的第二检测部;其中,所述待检测芯片的至少一个导体层至少覆盖部分所述第一检测部,所述待检测芯片的至少一个导体层至少覆盖部分所述第二检测部;
检测模块,用于检测所述第一检测部与所述第二检测部之间的电性参数,所述电性参数用于评估所述至少一个导体层的加工工艺质量。
2.根据权利要求1所述的芯片检测电路,其特征在于,所述第一端,用于连接晶圆中的待检测芯片的第一检测部包括:所述第一端用于连接晶圆中的待检测芯片的第一检测部的第一检测点;所述第二端,用于连接晶圆中的待检测芯片的第二检测部包括:所述第二端用于连接晶圆中的待检测芯片的第二检测部的第二检测点;所述检测模块,用于检测所述第一检测部与所述第二检测部之间的电性参数包括:所述检测模块用于检测所述第一检测点与所述第二检测点之间的电性参数。
3.根据权利要求2所述的芯片检测电路,其特征在于,所述第一检测部和所述第二检测部包括焊盘,所述第一检测点和所述第二检测点设置于所述焊盘的表面,所述焊盘用于设置于所述待检测芯片的两端。
4.根据权利要求2所述的芯片检测电路,其特征在于,所述检测模块包括:
电流产生单元,与所述第一检测点和所述第二检测点构成电流回路,用于产生电流信号;
接触电阻单元,用于限制所述电流回路中的电流大小;
电压检测单元,用于检测所述第一检测点与所述第二检测点之间的电压差。
5.根据权利要求4所述的芯片检测电路,其特征在于,所述检测模块还包括:
电阻计算单元,用于根据所述电压差计算所述第一检测点与所述第二检测点之间的电阻值。
6.根据权利要求1至5中任一项所述的芯片检测电路,其特征在于,所述芯片检测电路还包括:
处理模块,用于根据所述电性参数和参数预设值评估所述待检测芯片的所述至少一个导体层的加工工艺质量。
7.一种芯片检测方法,其特征在于,包括:
在晶圆中的待检测芯片上设置第一检测部和第二检测部;
在所述待检测芯片的至少一个导体层的加工工艺中,将导体层至少覆盖部分所述第一检测部,将导体层至少覆盖部分所述第二检测部;
通过检测电路检测所述第一检测部与所述第二检测部之间的电性参数;
基于所述电性参数评估所述待检测芯片的所述至少一个导体层的加工工艺质量。
8.根据权利要求7所述的芯片检测方法,其特征在于,所述在晶圆中的待检测芯片上设置第一检测部和第二检测部包括:在所述晶圆中的所述待检测芯片上设置所述第一检测部和所述第二检测部;所述第一检测部包括第一检测点,所述第二检测部包括第二检测点;
所述通过检测电路检测所述第一检测部与所述第二检测部之间的电性参数包括:通过所述检测电路检测所述第一检测点与所述第二检测点之间的电性参数。
9.根据权利要求8所述的芯片检测方法,其特征在于,所述通过所述检测电路检测所述第一检测点与所述第二检测点之间的电性参数,包括:
在一个或多个导体层加工工艺完成时,将所述检测电路的第一端与所述第一检测点连接,将所述检测电路的第二端与所述第二检测点连接;
通过所述检测电路产生电流信号,并基于所述电流信号测量所述第一检测点与所述第二检测点之间的电压差;
根据所述电压差计算所述第一检测点与所述第二检测点之间的电阻值。
10.根据权利要求7至9中任一项所述的芯片检测方法,其特征在于,所述基于所述电性参数评估所述待检测芯片的所述至少一个导体层的加工工艺质量,包括:
根据所述电性参数和参数预设值评估所述待检测芯片的所述至少一个导体层的加工工艺质量;
所述芯片检测方法还包括:
在非导体层加工工艺中,不使用非导体层覆盖所述第一检测部和所述第二检测部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410128449.XA CN117949813A (zh) | 2024-01-29 | 2024-01-29 | 芯片检测电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410128449.XA CN117949813A (zh) | 2024-01-29 | 2024-01-29 | 芯片检测电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117949813A true CN117949813A (zh) | 2024-04-30 |
Family
ID=90796119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410128449.XA Pending CN117949813A (zh) | 2024-01-29 | 2024-01-29 | 芯片检测电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117949813A (zh) |
-
2024
- 2024-01-29 CN CN202410128449.XA patent/CN117949813A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4898139B2 (ja) | プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法 | |
CN1851488A (zh) | 用容性测量检测不可访问的插针上的短路的方法和装置 | |
CN109557376B (zh) | 电阻测定装置、基板检查装置以及电阻测定方法 | |
TWI383160B (zh) | 電性連接瑕疵偵測系統及方法 | |
EP1118867B1 (en) | Method for testing a CMOS integrated circuit | |
JP2004085247A (ja) | プローブカード | |
CN117949813A (zh) | 芯片检测电路及方法 | |
JP2959967B2 (ja) | 二次電池の絶縁検査装置 | |
CN115079075A (zh) | 用于检验wat测试机台的测试结构及方法、测试系统 | |
US6989682B1 (en) | Test key on a wafer | |
US8519388B2 (en) | Embedded structure for passivation integrity testing | |
US8471581B2 (en) | Apparatus and method for inspecting defects in circuit pattern of substrate | |
JP5097046B2 (ja) | 半導体デバイスの信頼性評価方法、および半導体デバイスの信頼性評価装置 | |
CN113506755A (zh) | 自动检测测试通道的校验图形结构及测试方法 | |
JPS649731B2 (zh) | ||
JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
KR100607766B1 (ko) | 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법 | |
WO2023218783A1 (ja) | 半導体試験装置および半導体試験装置の性能評価方法 | |
JPH10300823A (ja) | プローバの点検方法 | |
JPH10107109A (ja) | 半導体素子及びその評価方法 | |
JP2005049314A (ja) | プロービングテスト法およびプローブ状態検出装置 | |
JP2952641B2 (ja) | 集積回路装置の試験装置およびその試験方法 | |
US7233152B2 (en) | Short detection circuit and short detection method | |
JP6255833B2 (ja) | 基板検査方法及び基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |