CN1851488A - 用容性测量检测不可访问的插针上的短路的方法和装置 - Google Patents

Abstract

本发明是一种使用容性耦合技术诊断集成电路器件的不可访问节点或非接触节点上的短路缺陷的方法和装置。根据本发明，交流(AC)信号发生器被连接，以向被测IC器件的可访问节点施加交流(AC)信号。优选地，被测IC器件的所有余下可访问节点接地。容性传感探测器的传感器板以信号耦合方式放置在集成电路器件上的感兴趣的不可访问节点的附近。如果在感兴趣的不可访问节点上存在信号，则其容性耦合到探测器的传感器板。测量设备通过容性传感探测器获得代表容性耦合到传感器板的电流量的测量值。基于测量值和/或从测量值导出的参数，可以推断被激励可访问节点和不可访问节点之间可能的短路缺陷的存在。

Description

用容性测量检测不可访问的插针上的短路的方法和装置

技术领域

本发明一般地涉及集成电路器件，更具体地，本发明涉及使用容性(capacitive)测量检测集成电路器件的不可访问的(inaccessible)节点上的电气短路的新型技术。

背景技术

集成电路组件在现代电子器件中是普遍存在的，并且该工业部门的很大一部分都在致力于这种器件的设计和制造。随着电子器件不断被改进并变得更加复杂，消费者对这些产品的质量水平的期待也越来越高。因此，制造商一直在寻求新的改进后的测试技术，以在器件制造之后运输这些器件之前测试集成电路、印刷电路板和集成电路组件的质量。尽管测试需要检查产品的许多方面(如功能性测试和老化(burn-in)测试)，但是在制造后最重要的测试之一是基本连续性测试。连续性测试包括两个方面：开路测试和短路测试。执行开路测试是为了确保假定连接在器件元件之间的所有连接(例如，集成电路插针到印刷电路板、集成电路引线到插针、印刷电路板节点之间的导电线连接等等)都是完好的。执行短路测试是为了确保器件上的所有连接都只连接在设计时希望其连接的节点之间。

短路测试揭示了通常称为“短路连接”，或这里称为“短路”缺陷的缺陷。短路缺陷定义为在电路中两个节点间应当是电隔离的情况下，在这两个节点之间存在电连接。短路缺陷一般来源于制造工艺中的问题，如由于焊浆的不均匀施加而引起的焊料过量、在湿法工艺中不小心引入的导电微粒等等。

诸如集成电路、集成电路组件、印刷电路板(PCB)和印刷电路组件(PCA)之类的集成电路器件一般是用工业在线测试(ICT)测试器来测试的。ICT测试器一般配备有测试器接口插针阵列，该阵列可配置地连接到各种测试器资源(如电流源、电压源、测量设备等)。集成电路器件可被安装在包括多个探针的测试器固定件上，这些探针将各个测试器接口插针连接到集成电路器件的相应节点。

图1的简化示意性框图图示了传统测试设置1，其实现方式通常是用ICT设备来测试集成电路器件13上的短路缺陷。如图所示，在该示例中，集成电路器件13包括四个节点5、7、9和11(标记为N1、N2、N3和N4)。电压源2经由电阻(R)3连接到节点N1。其他节点N2、N3和N4中的每一个经由连接接地12，从而受到保护。在良好的集成电路器件13上，不存在短路，因此经过电阻器3的电流量I_S是取决于E16的阻抗的已知值(利用已知的良好的板加以测量确定)。如果在N1和其他节点N2、N3或N4中的任何一个之间存在短路，则流经电阻器3的电流I_S将不同于所期望的无短路值，很大可能是有明显的(因而是可检测的)增大。该技术能够检测节点N1和任何其他的接地节点N2、N3、N4之间的短路缺陷。依次对于每个节点5、7、9、11(N1、N2、N3、N4)相对于其他每个节点执行设置和测量过程。如果没有一个电流测量值与所期望的无短路电流值有明显不同，则集成电路器件13不包含短路缺陷。

上述技术的优点在于它较简单，并且只要被测集成电路器件上的所有节点都是可访问的，则它就能良好地工作。“可访问的”意味着ICT设备可以经由某种探测技术与节点形成欧姆接触。如果不能满足这一条件，则该节点是“不可访问的”。图2图示了在集成电路器件14的节点N3不可访问时图1的测试设置15。因此，由于节点N3是不可访问的并且不能被保护(接地)，所以在节点N1和节点N3之间的短路不会被检测出来，这是因为在节点N3上没有到地的回路，电流不会流经电阻器(R)3(即，I_S＝0)。

诸如ICA、PCB和PCA之类的实际集成电路器件一般有大量节点。如上所述，IC器件的节点之间的短路缺陷可能使集成电路器件无法工作，或者如果在不适当的节点之间存在短路，则可能损坏集成电路器件的元件。

许多现代的集成电路器件由于几何尺寸的收缩原因而没有访问点。在某些情况下，集成电路器件上的节点数目超过了当前可用的ICT设备可以接触的节点数目。这些过量的非接触节点以及仅由于太小而无法探测的节点被认为是不可访问的，并且不能利用如今的方法来测试。

因此，需要一种诊断集成电路器件的不可访问节点或非接触节点上的短路缺陷的方法。

发明内容

本发明是一种使用容性耦合技术诊断集成电路器件的不可访问节点或非接触节点上的短路缺陷的方法和装置。根据本发明，交流(AC)信号发生器被连接以向被测IC器件的可访问节点施加交流(AC)信号。优选地，被测IC器件的所有余下可访问节点接地。容性传感探测器的传感器板以信号耦合方式放置在集成电路器件上的感兴趣的不可访问节点的附近。如果在感兴趣的不可访问节点上存在信号，则其容性耦合到探测器的传感器板。测量设备通过容性传感探测器获得代表容性耦合到传感器板的电流量的测量值。基于测量值和/或从测量值导出的参数，可以推断被激励的可访问节点和不可访问节点之间可能的短路缺陷的存在。

附图说明

通过参考下面结合附图的详细描述，可以更完全且更好地理解本发明及其许多附带优点，在附图中，相似的标号指示相同或类似的元件，其中：

图1的示意性框图图示了用于诊断所有感兴趣节点都可访问的集成电路器件上的短路缺陷的传统测试设置；

图2的示意性框图图示了用于诊断至少一个感兴趣节点不可访问的集成电路器件上的短路缺陷的传统测试设置；

图3A是根据本发明实现的测试设置的示意性框图，其用于诊断在没有短路缺陷存在的情形中不可访问节点和可访问节点之间的短路缺陷；

图3B是在短路缺陷确实存在的情形中图3A的测试设置的示意性框图；

图4A的操作流程图图示了测试方法的优选实施例；

图4B是实现本发明的系统的框图；

图5A是根据本发明实现的另一种测试设置的示意性框图，其用于诊断在没有短路缺陷存在的情形中不可访问节点和可访问节点之间的短路缺陷；

图5B是在短路缺陷确实存在的情形中图5A的测试设置的示意性框图；

图6的流程图图示了图5A和5B所示的测试设置的测试操作。

具体实施方式

这里所用的术语“节点”指在电气器件的等同示意图中形成单个电气点的电气器件的导电部分。例如，节点可以是集成电路管芯的焊盘，集成电路器件的插针、导线、焊点、焊盘、导电线或其他的元件互连点，或者其任意组合。这里所用的术语“集成电路”和“集成电路器件”可以包括集成电路管芯、集成电路封装、集成电路组件、印刷电路板(PCB)和/或印刷电路组件(PCA)。

本发明是用于诊断IC器件的不可访问节点和可访问节点之间的短路缺陷的技术。出于讨论目的而非限制目的，这里所讨论的实施例是集成电路器件为印刷电路组件(PCA)的情形。大多数现代的PCA在其上安装有多个集成电路(IC)。这些IC一般有连接到PCA的印刷电路板(PCB)的节点的许多个输入、输出、电源和接地端口(如焊盘、插针等)。这些节点中的某一些可由ICT设备访问，而某一些则不能，原因如前所述。

通常使用容性测量技术来检测将IC封装的端口连接到PCB的接合点上的开路缺陷。例如，Crook等人的美国专利5,557,209、Kerschner等人的美国专利5,420,500和Kerschner等人的美国专利5,498,964描述了一种容性传感技术，其利用器件引线框架和被测IC的其他内部元件与容性测量探测器的传感器板形成小的电容器，传感器板与被测IC的封装直接接触，或与其相邻。通常连接到IC封装的插针的每个节点都被激励，并且容性耦合到探测器的传感器板的引线框架上的电流被放大并被测量。大于预定阈值的测量值指示将节点连接到PCB上的IC封装的各个端口的接合点完好。太低的测量值指示该器件和接合点有开路缺陷。

图3A示出了根据本发明实现的示例性测试设置20，其用于诊断IC器件38的不可访问的节点27(标记为N3)和可访问节点23(标记为N1)之间的短路缺陷，在该示例中IC器件38是包括IC封装30(包含IC管芯)的PCA。在该示例中，节点27(标记为N3)是不可访问的，而所有其他节点23、25、28、29(标记为N1、N2、N4和N5)是可访问的。节点N3、N4和N5电连接到IC封装30的端口。块24和26(标记为E1和E2)代表IC器件38上的其他通用电路元件。

为了执行测试，AC信号发生器22向一个节点23(N1)施加激励信号，而所有余下的可访问节点N2、N4、N5都受保护(即，连接到电路的地21)。容性传感探测器33获得测量值I_S。这种情况下，容性传感探测器33包括放置在IC封装30顶部或相邻于IC封装30放置的传感器板35，以与封装引线框架31一起形成电容器。在经由导线32a、32b、32c连接到引线框架的任何一个节点上的电流将容性地耦合到传感器板35。诸如放大器36后跟电流表37这样的测量设备34测量容性耦合的电流I_S。测量值I_S代表由于向节点N1施加AC信号而从连接到IC端口的所有节点27、28、29(N3、N4、N5)传导到引线框架的电流，并且也可以用来导出IC封装30的引线框架31和容性传感探测器33的传感器板35之间的电容值。

对于没有短路缺陷的正常良好的IC器件38，测量值(以电流I_S的形式，或从电流I_S导出的电容C_S的形式)将接近于0，这是因为源信号没有通路耦合到探测器33的传感器板35。更具体地说，电流I_S将流经块24(E1)到节点25(N2)，并在节点N2返回到地。没有电流I_S在封装引线框架31上流动以耦合到探测器33的传感器板35。

然而，如图3B所示，如果节点23(N1)和27(N3)被短路线39短路在一起，则由AC信号发生器22生成的AC信号类似地施加到IC封装30的封装引线框架31上，就好像节点27(N3)被激励一样，并且所得到的测量值I_S反映了容性耦合到传感器板35的引线框架31上的电流。

总的来说，如果所测得的电流I_S或导出的电容C_S为0(在预定义的容差范围内)，则在可访问节点N1和不可访问节点N3之间没有短路。如果测量值超过某个预定义的阈值，则在可访问节点N1和不可访问节点N3之间有(或可能有)短路。

在对IC器件38上的所有节点执行该方法时，该方法将检测任何不可访问节点和可访问节点对之间的短路，只要不可访问节点连接到可由容性传感探测器33访问的器件38即可。

图4A的流程图图示了图3A和3B的测试设置20的测试操作。如图所示，测试方法100包括以下步骤：向IC器件的可访问节点施加交流(AC)信号(步骤101)；将容性传感探测器的传感器板以信号耦合方式至少放置在集成电路器件的第二非接地节点的附近，这会将第二非接地节点上存在的信号耦合到传感器板(如果该信号存在)(步骤102)；使IC器件的余下可访问节点接地(步骤103)；通过容性传感探测器获得代表容性耦合到传感器板的电流量的测量值(步骤104)；并基于测量值和/或从测量值导出的参数确定第一节点和第二节点之间可能的短路缺陷的存在(步骤105)。

图4B是实现本发明的系统的框图。系统包括ICT测试器110，ICT测试器110具有AC信号发生器111，可配置AC信号发生器111的AC信号输出使其(经由一个或多个测试器接口插针、固定探针、导电线和/或导线)施加到被测IC器件(DUT)120的可访问节点121上。该系统还包括容性传感探测器130，其可被配置为以信号耦合的方式放置在IC DUT 120的被测不可访问节点122的附近。容性传感探测器包括耦合到放大器132的传感器板131，放大器132后跟有获取电流测量值I_S 141的电流表133。

在优选的示例性实施例中，ICT测试器110是用CA，Palo Alto的安捷伦技术公司制造的安捷伦3070在线测试(ICT)测试器来实现的。在该测试器中，要使用的容性传感探测器的类型取决于要测试的器件类型。在一个示例性实施例中，容性传感探测器130是用也是由安捷伦技术公司制造的安捷伦TestJet探测器来实现的。根据要测试的器件，电流读数的灵敏度必须非常高，以准确地区分良好连接的测量值和短路缺陷的测量值。从而，例如，在IC DUT 120是球状栅格阵列的情况下，可以可靠地测量非常低的电流值的安捷伦VTEP产品可用作容性传感探测器130以测量短路。

测量值I_S141由短路缺陷检测功能140来评价，该短路缺陷检测功能140将测量值I_S141与预定义的阈值142相比较，该阈值142优选为0加上预定的误差容限。如果测量值I_S141低于阈值142，则短路缺陷检测功能140将可访问节点121和不可访问的被测节点122的对归类为不表现短路缺陷。相反地，如果测量值I_S超过阈值142，则短路缺陷检测功能140将节点121和122的对归类为表现短路缺陷。归类后的结果在信号144上输出。

图5A图示了根据本发明的原理实现的另一个测试设置40。在图5中，节点43(标记为N1)由AC信号发生器42生成的AC信号激励，节点44(标记为N2)是不可访问的。余下的节点45(标记为N3)受保护(即，连接到电路地41)。在该配置中，被激励的节点43(N1)连接到IC封装50的信号端口。跟先前一样，利用容性传感探测器51来检测传送到封装引线框架46的电流(例如由于被激励节点N1和不可访问节点N2之间的短路引起，其中N2也连接到IC封装50的不同信号端口)，而传感器板52放置在IC封装50上或相邻于IC封装50放置，并且任何容性耦合的信号I_S被放大器53放大，并且被电流表54测量。

如图5A所示，对于没有短路缺陷的良好IC器件，所期望的测量值将等于在封装引线框架46上只存在来自被激励节点43(N1)的电流时所获得的测量值。

如图5B所示，如果被激励节点43(N1)和不可访问节点44(N2)之间存在短路缺陷55，则测量值(例如由放大器53及其后的电流表54检测)将近似为良好IC器件50的期望值的两倍。

如前所述，在对IC器件50上的所有信号节点执行该方法时，该方法将检测任何不可访问节点和可访问节点对之间的短路，只要不可访问节点连接到其上有容性传感探测器的器件即可。

图6的流程图图示了图5A和5B的测试设置40的测试操作。如图所示，测试方法110包括以下步骤：向IC器件的连接到IC封装的信号端口的可访问节点施加交流(AC)信号，其中该IC封装具有连接到感兴趣的不可访问节点的另一个信号端口(步骤111)；将容性传感探测器的传感器板以信号耦合方式放置在IC封装的附近(步骤112)；使连接到IC封装的信号端口的余下可访问节点接地(步骤113)；通过容性传感控制器获得代表容性耦合到传感器板的电流量的测量值(步骤114)；并且基于测量值和/或从测量值导出的参数确定第一节点和第二节点之间可能的短路缺陷的存在(步骤115)。

因为在给定IC器件上一般有大量的节点，所以可能希望智能地减少为确定器件上可能存在的短路缺陷的候选而必须采取的测量次数。一种用于缩短要测试节点的列表(从而提高产量)的技术是分析IC器件并只选择在不可访问节点的“短路半径”内的节点。该技术包括检查不可访问节点可能被短路的每个位置，并且只查看在该点的预定最大半径内的其他节点。这样，通过确认只有某些节点可能由于彼此的邻近关系而短路在一起，过滤了要测试的节点列表。

尽管出于示例性目的公开了本发明的优选实施例，但是本领域的技术人员将意识到，在不脱离所附权利要求所公开的本发明的范围和精神的前提下，可以进行各种修改、添加和替换。当前公开的本发明的其他优点或应用也可能随着时间的流逝而变清楚。

Claims (14)

1.一种用于诊断集成电路器件的节点之间的短路缺陷的方法，包括以下步骤：

向所述集成电路器件的第一可访问节点施加交流信号；

将容性传感探测器的传感器板以信号耦合方式至少放置在所述集成电路器件的第二非接地节点的附近，这会将所述第二非接地节点上存在的信号耦合到所述传感器板，如果所述信号存在的话；

使所述集成电路器件的任何余下可访问节点接地；

通过容性传感探测器获得代表容性耦合到所述传感器板的电流量的测量值；以及

基于所述测量值和/或从所述测量值导出的参数确定所述第一节点和所述第二节点之间可能的短路缺陷的存在。

2.如权利要求1所述的方法，其中：

所述集成电路器件的第二非接地节点是不可访问以便探测的。

3.如权利要求1所述的方法，其中所述确定步骤包括：

如果所述测量值超过预定义的阈值，则认为存在可能的短路缺陷。

4.如权利要求3所述的方法，其中所述预定义的阈值是0加上预定容差。

5.如权利要求1所述的方法，其中：

所述第二非接地节点连接到集成电路封装的第一信号端口，所述第一信号端口连接到所述集成电路封装的封装引线框架；并且

所述容性传感探测器的传感器板放置在所述集成电路封装上或邻近所述集成电路封装放置，从而使所述传感器板以信号耦合方式与所述封装引线框架相邻。

6.如权利要求5所述的方法，其中：

所述第一可访问节点连接到所述集成电路封装的第二信号端口，所述第二信号端口连接到所述集成电路封装的封装引线框架。

7.如权利要求1所述的方法，其中：

所述集成电路器件的余下可访问节点包括在所述第二非接地节点的预定义半径内的所有可访问节点。

8.一种用于诊断集成电路器件的节点之间的短路缺陷的装置，包括：

向所述集成电路器件的第一可访问节点施加交流信号的交流信号发生器；

具有传感器板的容性传感探测器，当所述传感器板以信号耦合方式至少放置在所述集成电路器件的第二非接地节点的附近时，会将所述第二非接地节点上存在的信号容性耦合到所述传感器板，如果所述信号存在的话；

用于使所述集成电路器件的任何余下可访问节点接地的接地装置；

通过所述容性传感探测器获得代表容性耦合到所述传感器板的电流量的测量值的测量设备；以及

基于所述测量值和/或从所述测量值导出的参数确定所述第一节点和所述第二节点之间可能的短路缺陷的存在的短路缺陷检测功能。

9.如权利要求8所述的装置，其中：

所述集成电路器件的第二非接地节点是不可访问以便探测的。

10.如权利要求8所述的装置，其中：

如果所述测量值超过预定义的阈值，则短路缺陷检测功能确定存在可能的短路缺陷。

11.如权利要求10所述的装置，其中所述预定义的阈值是0加上预定容差。

12.如权利要求8所述的装置，其中：

所述第二非接地节点连接到集成电路封装的第一信号端口，所述第一信号端口连接到所述集成电路封装的封装引线框架；并且

所述容性传感探测器的传感器板放置在所述集成电路封装上或邻近所述集成电路封装放置，从而使所述传感器板以信号耦合方式与所述封装引线框架相邻。

13.如权利要求12所述的装置，其中：

所述第一可访问节点连接到所述集成电路封装的第二信号端口，所述第二信号端口连接到所述集成电路封装的封装引线框架。

14.如权利要求8所述的装置，其中：

所述集成电路器件的余下可访问节点包括在所述第二非接地节点的预定义半径内的所有可访问节点。

Images