CN113506755A - 自动检测测试通道的校验图形结构及测试方法 - Google Patents
自动检测测试通道的校验图形结构及测试方法 Download PDFInfo
- Publication number
- CN113506755A CN113506755A CN202110719072.1A CN202110719072A CN113506755A CN 113506755 A CN113506755 A CN 113506755A CN 202110719072 A CN202110719072 A CN 202110719072A CN 113506755 A CN113506755 A CN 113506755A
- Authority
- CN
- China
- Prior art keywords
- test
- channel
- pads
- resistance
- test channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Abstract
本发明公开了一种自动检测测试通道的校验图形结构,所述校验图形结构包含有多个PAD,所述的多个PAD等距排列,各个PAD之间采用电阻结构进行连接。在测试机台的测试程序中增加所述电阻校验图形的测试项目并优先测试,进行规格管控;当测试通道发生异常时,针对电阻校验图形的测试相关项目连续测试失败,则触发测试机台自动暂停,测试系统根据失效位置判定可疑通道,记录测试结果并启动相关的缺陷诊断程序;操作员根据诊断结果判定下一步的处理方式。本发明通过校验图形结构来判定测试通道是否异常。能够客观地表征测试通道的接触状态,可第一时间定位异常位置,避免测试的误判。
Description
技术领域
本发明涉及半导体器件制造及测试领域,特别是指一种晶圆测试系统中自动检测测试通道的结构方法。
背景技术
在半导体器件制造工艺中,测试是保证器件出厂品质的重要环节,通过测试,能将制造过程中产生的一些残次品,或者性能不合格产品挑选出来,或者是通过测试,获知器件的性能参数,能对产品进行等级的区分。
晶圆允收测试(Wafer Acceptance Test)作为芯片质量的检验工序其量测的效率和准确性极为重要测试系统由Tester(测试仪)与Prober(探针台)共同组成,Tester通过探针卡接触晶圆上的测试Pad, 将电信号由测试通道传导至器件。探针卡(PE board)是测试仪器与待测器件(DUT)之间的接口,典型的探针卡是一种带有很多细针的的印刷电路板,这些细针和待测器件之间进行物理和电学接触,探针传递进出晶圆测试结构压焊点的电压电流。当测试通道(Tester内部电路板或探针卡)发生异常时,设备没有报警机制,会导致不良通道所涉及的测试项目Fail, 造成误测定,需要重新花费机时再测定。
上述方式目前主要存在以下缺点:
一,测试过程中发生通道故障(PE board故障、探针氧化等)时,设备没有探测和报警机制,测试会继续进行直至结束。
二,通道故障会导致相关项目误测定,必须返工重测,占用机时。
发明内容
本发明所要解决的技术问题在于提供一种能自动检测测试通道是否能正常工作的校验图形结构,以及利用该校验图形结构进行测试通道自检的方法。
为解决上述问题,本发明所述的一种自动检测测试通道的校验图形结构,是在晶圆上划分一个独立的结构区域,所述校验图形结构包含有多个PAD,所述的多个PAD等距排列,各个PAD之间采用电阻结构进行连接。
进一步的改进是,所述的电阻结构为由多晶硅导线形成的电阻。
进一步的改进是,所述的校验图形结构是放置于晶圆上的划片槽内,所述的PAD的排布不仅限于直线排列,只要与原有的测试图形结构的测试点或者探针卡相匹配即可。
进一步的改进是,所述的校验图形结构中PAD的个数由相关的工艺决定,PAD之间等距排列,且PAD之间的电阻结构的参数保持一致。
本发明提供一种自动检测测试通道的方法,在工艺监控系统测试结构中增加一条电阻校验图形,所述电阻校验图形包含有多个PAD,PAD之间采用电阻结构连接。
在测试机台的测试程序中增加所述电阻校验图形的测试项目并优先测试,进行规格管控。
当测试通道发生异常时,针对电阻校验图形的测试相关项目连续测试失败,则触发测试机台自动暂停,测试系统根据失效位置判定可疑通道,记录测试结果并启动相关的缺陷诊断程序。
操作员根据诊断结果判定下一步的处理方式。
进一步的改进是,所述电阻校验图形的测试项目为方块电阻测试。
进一步的改进是,所述的测试系统根据电阻校验图形中的失效电阻位置来判定哪些通道可能存在问题,划为可疑通道。
进一步的改进是,所述的测试通道发生异常,是指当前测试的通道的方块电阻明显异于其他通道的值,或者是未测到方块电阻值。
进一步的改进是,操作员根据诊断结果决定选择继续测试或者是中断测试;若中断测试,则将已测数据进行上传。
本发明所述的自动检测测试通道的校验图形结构及测试方法,利用多个PAD及晶圆上电阻结构来形成多个通道,对电阻结构进行方块电阻测试,通过方块电阻的测试结果来判定测试通道是否异常。能够客观地表征测试通道的接触状态,可第一时间定位异常位置,避免测试的误判。
附图说明
图1 是本发明提供的自动检测测试通道的校验图形结构的一实施例。
图2 是测试程序中的校验图形结构的测试项目。
图3 是测试项目中出现异常的示意图。
图4 是诊断程序示意图。
图5 是本发明方法的流程示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式,对本发明中的技术方案进行清楚、完整的描述,但本发明不限于以下的实施方式。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用于方便、明晰地辅助说明本发明实施例的目的。本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大,自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
本发明所述的自动检测测试通道的校验图形结构,所述校验图形结构能自动检测测试通道是否能正常工作。所述校验图形结构是在晶圆上划分一个独立的结构区域,一般来说是放置于晶圆上的划片槽内,该划片槽也是很多晶圆上的测试结构通常放置的区域,在完成晶圆的检测之后,随着裂片后被损坏,不占用晶圆的正常使用面积,裂片后也不影响芯片的正常工作。所述校验图形结构包含有多个PAD,所述PAD的数量是由相关工艺来决定的,PAD的数量会影响到测试通道数,每相邻的两个PAD之间可以形成一个测试通道,PAD越多能形成的测试通道数也越多。
所述的多个PAD等距排列,各个PAD之间采用电阻结构进行连接。在本发明提供的实施例中,如图1所示,由于校验图形结构放置于划片槽内,因此PAD整体呈一条直线排布,PAD之间的电阻结构由常见的多晶硅来构成。所述的PAD的排布不仅限于直线排列,只要与原有的晶圆上的测试图形结构的测试探点或者探针卡相匹配即可。多晶硅导线连接两个PAD,其阻值较易调整和控制。
所述的PAD之间等距排列,且PAD之间的电阻结构的参数保持一致。这样的目的是保证任意两个相邻的PAD之间的电阻值(方块电阻)都能够保持一致,便于后期通过监控方块电阻的值来找出异常。
利用上述结构,本发明提供一种自动检测测试通道的方法,在工艺监控系统测试结构中增加一条电阻校验图形结构,在测试时;
在测试机台的测试程序中增加所述电阻校验图形的测试项目并优先测试,进行规格管控。在本实施例中,主要是利用对校验图形结构的方块电阻进行监控来检测测试通道是否能正常工作。测试方块电阻的方式采用行业内常用的测试方法,包括加电压来测试电流得出方块电阻,或者是通过加电流来测试电压进而得出方块电阻,通过对各个测试通道中的方块电阻进行测试来检测测试通道,图2中所示的是测试方块电阻的各个测试条件,在该测试条件下对各个通道的方块电阻进行测试。测试方块电阻的方式采用业内常用的方式,是为本领域的公知技术,在此不做赘述。
当测试通道发生异常时,针对电阻校验图形的测试相关项目连续测试失败,比如某一个或多个测试通道的方块电阻值明显异于其他测试通道的值,或者是未测到该测试通道的值,则触发测试机台自动暂停并发出警报,测试系统根据失效位置判定可疑通道。测试通道的方块电阻值异常则可能是探针与PAD之间接触不良,未测到该测试通道的值则可能是探针与PAD未实现良好接触所导致的。
如图3所示,是本发明提供的一测试结果数据,图中表格包含有多个数据,所述数据为方块电阻值,深色背景表格内的方块电阻数据明显异于其他通道的值,判定为失效数据。可以通过该异常的值,以及方块电阻位置与通道的映射关系来定位到是哪个或哪几个通道发生了异常。
将上述的测试结果数据记录下来并启动相关的缺陷诊断程序,如图4所示,通过诊断程序来判定通道异常的原因。
操作员根据诊断结果判定下一步的处理方式。根据诊断结果决定选择继续测试或者是中断测试;若中断测试,则将已测数据进行上传。
本发明所述的自动检测测试通道的校验图形结构及测试方法,利用多个PAD及电阻结构来形成多个测试通道,对电阻结构进行方块电阻测试,通过方块电阻的测试结果来判定测试通道是否异常。能够客观地表征测试通道的接触状态,可第一时间定为异常位置,避免测试的误判。结合自动测试程序,可实现异常时设备自我感知、自我诊断的功能,提高设备检测的能力及精准度。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种自动检测测试通道的校验图形结构,其特征在于:在晶圆上划分一个独立的结构区域,所述校验图形结构包含有多个PAD,所述的多个PAD等距排列,各个PAD之间采用电阻结构进行连接。
2.如权利要求1所述的自动检测测试通道的结构,其特征在于:所述的电阻结构为由多晶硅导线形成的电阻。
3.如权利要求1所述的自动检测测试通道的结构,其特征在于:所述的校验图形结构是放置于晶圆上的划片槽内,所述的PAD的排布不仅限于直线排列,只要与原有的测试图形结构的测试点或者探针卡相匹配即可。
4.如权利要求1所述的自动检测测试通道的结构,其特征在于:所述的校验图形结构中PAD的个数由相关的工艺决定,PAD之间等距排列,且PAD之间的电阻结构的参数保持一致。
5.一种自动检测测试通道的方法,其特征在于:在工艺监控系统测试结构中增加一条电阻校验图形,所述电阻校验图形包含有多个PAD,PAD之间采用电阻结构连接;
在测试机台的测试程序中增加所述电阻校验图形的测试项目并优先测试,进行规格管控;
当测试通道发生异常时,针对电阻校验图形的测试相关项目连续测试失败,则触发测试机台自动暂停,测试系统根据失效位置判定可疑通道,记录测试结果并启动相关的缺陷诊断程序;
操作员根据诊断结果判定下一步的处理方式。
6.如权利要求5所述的自动检测测试通道的测试方法,其特征在于:所述电阻校验图形的测试项目为方块电阻测试。
7.如权利要求5所述的自动检测测试通道的测试方法,其特征在于:所述的测试系统根据电阻校验图形中的失效电阻位置来判定哪些通道可能存在问题,划为可疑通道。
8.如权利要求5所述的自动检测测试通道的测试方法,其特征在于:所述的测试通道发生异常,是指当前测试的通道的方块电阻明显异于其他通道的值,或者是未测到方块电阻值。
9.如权利要求5所述的自动检测测试通道的测试方法,其特征在于:操作员根据诊断结果决定选择继续测试或者是中断测试;若中断测试,则将已测数据进行上传,将数据存储到文件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110719072.1A CN113506755A (zh) | 2021-06-28 | 2021-06-28 | 自动检测测试通道的校验图形结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110719072.1A CN113506755A (zh) | 2021-06-28 | 2021-06-28 | 自动检测测试通道的校验图形结构及测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113506755A true CN113506755A (zh) | 2021-10-15 |
Family
ID=78011229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110719072.1A Pending CN113506755A (zh) | 2021-06-28 | 2021-06-28 | 自动检测测试通道的校验图形结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113506755A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114167259A (zh) * | 2021-12-07 | 2022-03-11 | 华东光电集成器件研究所 | 一种编程测试多连片基板通孔通断的方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101275994A (zh) * | 2007-03-27 | 2008-10-01 | 和舰科技(苏州)有限公司 | 监测探针卡状态的方法 |
US20120062270A1 (en) * | 2009-06-02 | 2012-03-15 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
CN103135022A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 在测试程序中自动检测探针卡接触特性的方法 |
CN103293503A (zh) * | 2013-05-24 | 2013-09-11 | 上海宏力半导体制造有限公司 | 探针卡的检测方法 |
CN104237823A (zh) * | 2014-07-31 | 2014-12-24 | 上海华力微电子有限公司 | 一种有效验证探针卡异常的方法 |
CN104407264A (zh) * | 2014-11-10 | 2015-03-11 | 上海华虹宏力半导体制造有限公司 | 在晶圆测试中确认探针卡接触性的测试方法 |
CN105699834A (zh) * | 2016-01-15 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | 探针卡检测方法 |
CN108279368A (zh) * | 2018-01-23 | 2018-07-13 | 德淮半导体有限公司 | 测试机台及测试方法 |
-
2021
- 2021-06-28 CN CN202110719072.1A patent/CN113506755A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101275994A (zh) * | 2007-03-27 | 2008-10-01 | 和舰科技(苏州)有限公司 | 监测探针卡状态的方法 |
US20120062270A1 (en) * | 2009-06-02 | 2012-03-15 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
CN103135022A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 在测试程序中自动检测探针卡接触特性的方法 |
CN103293503A (zh) * | 2013-05-24 | 2013-09-11 | 上海宏力半导体制造有限公司 | 探针卡的检测方法 |
CN104237823A (zh) * | 2014-07-31 | 2014-12-24 | 上海华力微电子有限公司 | 一种有效验证探针卡异常的方法 |
CN104407264A (zh) * | 2014-11-10 | 2015-03-11 | 上海华虹宏力半导体制造有限公司 | 在晶圆测试中确认探针卡接触性的测试方法 |
CN105699834A (zh) * | 2016-01-15 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | 探针卡检测方法 |
CN108279368A (zh) * | 2018-01-23 | 2018-07-13 | 德淮半导体有限公司 | 测试机台及测试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114167259A (zh) * | 2021-12-07 | 2022-03-11 | 华东光电集成器件研究所 | 一种编程测试多连片基板通孔通断的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0123828B1 (en) | Method and apparatus for testing electrical interconnection networks | |
KR102239051B1 (ko) | 검사 시스템, 및 검사 시스템의 고장 해석 및 예지 방법 | |
KR100805833B1 (ko) | 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법 | |
US7495464B2 (en) | Inspection device of a semiconductor device | |
CN113506755A (zh) | 自动检测测试通道的校验图形结构及测试方法 | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
CN113671339B (zh) | 验证探针异常和接触异常的装置和方法以及晶圆测试方法 | |
EP1405090A1 (en) | Testing a batch of electrical components | |
US10768206B2 (en) | Loop-back probe test and verification method | |
CN113391181A (zh) | 一种检测晶圆测试探针卡状态的设备、晶圆结构和方法 | |
KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
US6512390B1 (en) | Detecting device for a switch matrix | |
CN111190091B (zh) | Wat设备的测试头及其诊断修复方法 | |
JPH04315068A (ja) | プリント回路板の検査装置 | |
JP2627929B2 (ja) | 検査装置 | |
JPS6030147A (ja) | 半導体ウェ−ハ | |
JP4477211B2 (ja) | 回路基板検査装置 | |
JPH0595030A (ja) | 自動検査装置 | |
CN117665544A (zh) | 晶圆接受测试方法 | |
CN115424952A (zh) | Wat系统自动比对基准点的功能 | |
KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
JPH03185744A (ja) | 半導体素子 | |
JPH0277666A (ja) | 配線の試験方法 | |
JPH10300823A (ja) | プローバの点検方法 | |
JPH0344574A (ja) | 試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |