JPH0277666A - 配線の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線の試験方法に係り、特に、終端抵抗を有
するネットを構成する配線に好適な配線の試験に関する
。

〔従来の技術〕

従来の試験は、ネットを構成する配線材料の抵抗値が十
分に低い場合には、終端抵抗値をネットの正常性を証明
する基準として使うことにより、二個所からあがって来
るプロービングの異常情報によりネットを特定すること
が出来た。

〔発明が解決しようとする課題〕

上記従来技術は、配線抵抗が高い場合に於て、配慮がさ
れておらず、配線抵抗が高い場合に於て、ネットの異常
個所が特定出来ないと言う問題があった・ 本発明の目的は、前記配線抵抗の高い場合に於ても、不
良の検出を確実に行いかつ不良個所の特定を短時間に行
うことにある。

〔課題を解決するための手段〕

上記目的は、最初にネットの抵抗を電流駆動、電圧測定
あるいは、電圧駆動、電流測定いづれかの方法により、
抵抗値を検出する。抵抗値が期待値に合っているか否か
によりそのネットが正常か異常かの判定をする。異常と
判定されたネットに隣接するネットを選びだし、最初の
ネットを抵抗値検出状態のままにし、隣接ネットの電圧
測定を行うことにより、ショート状態にあるネットには
。

抵抗値検出時に加わった電圧が観測される。このように
して、Ｉｇ接ネットの電圧測定を行うことにより、ショ
ート個所の検出を行うことにより達成される。

〔作用〕

終端抵抗を含むネットの接続チエツクは全ての負荷点か
らその終端抵抗の抵抗値が観測されればラインの断線が
ないことが確認出来る。又、ラインどうしのショートは
、終端抵抗値が半分に下ってみえるためこれも抵抗値を
観測すれば、これも容易に発見出来る。又この場合、シ
ョートした相手方のラインでも半分に下った終端抵抗値
を観測することになり、ショートの相手も容易に判断が
つく。ライン抵抗が大きい配線の場合、パスラインのよ
うに２個終端抵抗が入ったネットに終端が１個のネット
がショートした時、必ずしも終端が３個になったショー
トネットの方が抵抗が終端２個のネットより小さいとは
限らない場合がある。

このような時、抵抗値の観測だけでなく、ショートした
ネット側のラインの電圧を観測すると、本来ＯｖがＷｔ
測されるべきところ、抵抗測定のために加わった電圧が
観測されこれにより、容易にショート相手のネットを特
定出来る。

〔実施例〕

以下本発明の一実施例を第１図により説明する。

ＬＳＩＩのＡ、Ｂはネット２で接続され、ＬＳＩＡ、Ｃ
，Ｄは、ネット３で接続されたネットが、ＬＳＩＩのＡ
の端子６でショート５していた場合について説明する。

ＬＳＩＩのＡのネット２側の端子６には、ショート５が
ない場合には終端抵抗４が１個分の抵抗が観測され、又
、ネット３側に接続された端子６には終端抵抗４が２個
並列に接続され、終端抵抗２個の並列抵抗が、観測され
るはずである。この二つのネット２，３を短落するショ
ート５が生ずると、ＬＳＩＩのＡの端子６をネット２側
を見てもネット３側を見ても終端抵抗４が３個並列に接
続された抵抗値が観測される。

従って、通常のネットに比較して抵抗が低いと言うこと
によって、異常なネットを抽出することが出来る。この
ような原理にもとづいて実施する配線試験方法に於て、
異常を見つけるためには、ネットの内ＬＳＩＩとの接続
点である端子６に１点だけ接触すれば、そのＬＳＩが、
ネットに接続されているか否かを判別出来る。試験の効
率を考えると、１点だけ接触するより、ＬＳ１１単位に
、ＬＳＩＩの全ピンを同時に接触するような機構を用い
れば接触の手間かはぶける。

第２図にＬＳＩＩの全ピンを同時に接触ブロックプロー
バフの構造図を示す、この構造は、ＬＳｌｌのリードを
接続するパッドから引出した接触パッド１０に、プロー
ブ針１１が、同時にＬＳｌｌの全端子に接触出来るよう
な位置に植え込まれた形をしており、各プローブ針から
は、テスタに接続するケーブルが接続されている。この
ような構造のプローバーであるから、第１図のＬＳＩＩ
のＡをプロービングしていて、ネット２につながる端子
６を試験していて、異常を見つけた時、さらにネット３
につながる端子６の電圧を測定することは簡単である。

又、プリント板８が組立前のボードの状態で検査が完了
していて、良品であった場合に、ショート不良が発生す
る可能性は、ＬＳｌｌをプリント板８に取付けた時にあ
る。このためより効率的にテストを行うためには、ショ
ートを発見したＬＳＩＩの端子６の隣接したピンの電圧
を調べることにより、ショートの相手をより早く見つけ
ることが出来る。もし、ショートが有った場合には、そ
のピンは、ショートを発見した端子６と同電位となって
いるはずである。又、第１図のＬＳＩＩのＢをプロービ
ングしていて、端子６に異常を見つけた時、ＬＳＩのＢ
の他の端子の電圧測定を行っても、他の端子には異常が
見つけられない。この時はこのＬＳＩＩのＢには不良が
なかったことを示している。同様にして、ＬＳＩ１のＣ
，Ｄについても同様のことが言える。従って、全ＬＳＩ
の試験が終った時には、不良のあるＬＳＩの接続点が明
らかとなり、手直し修理に対して、正確な不良情報が与
えられ、より正しい手直が行われることになる。

〔発明の効果〕

本発明によれば、ＬＳＩをプリント板へ搭載した時に発
生するショート不良をより早く、正確に位置指摘できる
ので１手直し時間の短縮と、誤った指摘による誤った交
換作業による品質の劣化を防止して、高品質のものを短
時間で仕上げることが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例の説明ブロック図、第２図
は、ブロックプローバ図である。 １・・・ＬＳＩ、２・・・ネット、３・・・ネット、４
・・・終端抵抗、５・・・ショート、６・・・端子、７
・・・ブロックプローバ、８・・・プリント板、９・・
・ケーブル、１０・・・接触パッド、１１・・・プロー
ブ針。 佑　１　口 躬　２呂

Claims (1)

【特許請求の範囲】
1. １、終端抵抗をもったネットで構成された配線の試験に
   於て、ネットの異常の検出は、ネットを構成する抵抗値
   により行い、抵抗値の異常を検出したネットに隣接する
   ネットの電位を測定し、ネットの異常個所を特定するこ
   とを特徴とする配線の試験方法。