JP3163265B2 - フラットケーブルと多層基板の検査装置及び検査方法 - Google Patents
フラットケーブルと多層基板の検査装置及び検査方法Info
- Publication number
- JP3163265B2 JP3163265B2 JP06380197A JP6380197A JP3163265B2 JP 3163265 B2 JP3163265 B2 JP 3163265B2 JP 06380197 A JP06380197 A JP 06380197A JP 6380197 A JP6380197 A JP 6380197A JP 3163265 B2 JP3163265 B2 JP 3163265B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- contact patterns
- flat cable
- pull
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フラットケーブ
ル，ワイヤーハーネス，プリント配線基板，又は半導体
チップをプリント配線基板に接続するフィルムテープな
どの良否を判定する検査装置に関し、より詳しくは配線
又はパターンが所定の経路で正しく導通しているか、ま
た他の経路と短絡していることがないかを検査する配線
又はパターンの検査装置に関する。
ル，ワイヤーハーネス，プリント配線基板，又は半導体
チップをプリント配線基板に接続するフィルムテープな
どの良否を判定する検査装置に関し、より詳しくは配線
又はパターンが所定の経路で正しく導通しているか、ま
た他の経路と短絡していることがないかを検査する配線
又はパターンの検査装置に関する。
【０００２】
【従来の技術】この種の導通状態や絶縁状態の検査を簡
便に行うためには、図４に示す如く導通テスタ１０１を
用い、フラットケーブル１０２や、プリント基板(図示
せず)等の配線パターンの各々の配線の両端が導通して
いるか、また隣接する他の配線と短絡していることがな
いかを順々に手作業で検査確認することができる。
便に行うためには、図４に示す如く導通テスタ１０１を
用い、フラットケーブル１０２や、プリント基板(図示
せず)等の配線パターンの各々の配線の両端が導通して
いるか、また隣接する他の配線と短絡していることがな
いかを順々に手作業で検査確認することができる。
【０００３】かかる作業は極めて煩雑であり、配線の本
数が増加するにつれ、検査コストが著しく上昇してしま
うため、生産工程に適用するには不向きである。
数が増加するにつれ、検査コストが著しく上昇してしま
うため、生産工程に適用するには不向きである。
【０００４】そこで従来技術でも対策が採られており、
図５に示すような検査装置１１０が用いられている。こ
の検査装置１１０は、前記導通テスタに相当する測定回
路である導通絶縁判別部１０３を有しており、検査対象
であるワイヤーハーネス１０５とその導通絶縁判別部と
の間を、切替回路１０４を介して接続するように構成さ
れている。その切替回路１０４は制御回路１０６によっ
て制御されており、その制御により、切替回路１０４
は、前述の手作業の手順通り、導通絶縁判別部１０３に
よって、ワイヤーハーネス１０５を構成する導線の検査
を順番に行うように構成されている。
図５に示すような検査装置１１０が用いられている。こ
の検査装置１１０は、前記導通テスタに相当する測定回
路である導通絶縁判別部１０３を有しており、検査対象
であるワイヤーハーネス１０５とその導通絶縁判別部と
の間を、切替回路１０４を介して接続するように構成さ
れている。その切替回路１０４は制御回路１０６によっ
て制御されており、その制御により、切替回路１０４
は、前述の手作業の手順通り、導通絶縁判別部１０３に
よって、ワイヤーハーネス１０５を構成する導線の検査
を順番に行うように構成されている。
【０００５】このような検査装置１１０によれば、制御
回路１０６の自動測定により、大量の検査対象物の良・
不良を迅速に検出することができ、そのような検査結果
は表示部１０７に表示されるので、不良品を除去するこ
とが可能になっている。
回路１０６の自動測定により、大量の検査対象物の良・
不良を迅速に検出することができ、そのような検査結果
は表示部１０７に表示されるので、不良品を除去するこ
とが可能になっている。
【０００６】ところが上述の検査装置１１０でも、手作
業の場合と同様に、１本、又は複数本のワイヤーハーネ
スを選択し、切替回路１０４によって切り替えながら導
通絶縁判別部１０３と接続させるものであり、接続順序
を工夫することにより、手作業に比べると検査速度は格
段に早くなるものの、増々多ピン化する半導体デバイス
に対応したプリント基板上の配線検査には、長時間を要
していた。
業の場合と同様に、１本、又は複数本のワイヤーハーネ
スを選択し、切替回路１０４によって切り替えながら導
通絶縁判別部１０３と接続させるものであり、接続順序
を工夫することにより、手作業に比べると検査速度は格
段に早くなるものの、増々多ピン化する半導体デバイス
に対応したプリント基板上の配線検査には、長時間を要
していた。
【０００７】また、切替回路１０４内にはリレー等の高
価な部品が多用されているため、検査装置１１０が大型
化し、更に制御回路１０６により、その構成が複雑で高
価になってしまうという欠点がある。
価な部品が多用されているため、検査装置１１０が大型
化し、更に制御回路１０６により、その構成が複雑で高
価になってしまうという欠点がある。
【０００８】本発明は上記問題点に鑑みてなされたもの
で、全ての配線又はパターンについてのオープン不良
と、隣接し合う配線又はパターン間のショート不良とを
１パスで瞬時に検査することができる配線又はパターン
の検査装置を提供することにある。
で、全ての配線又はパターンについてのオープン不良
と、隣接し合う配線又はパターン間のショート不良とを
１パスで瞬時に検査することができる配線又はパターン
の検査装置を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、フラットケーブルの複数の
配線に電圧を印加する電圧印加手段と、前記各配線の他
端の電圧を検出する電圧検出手段とを有し、前記フラッ
トケーブルのオープン不良とショート不良を検査する検
査装置であって、前記電圧印加手段は、前記複数の配線
のうち、１本おきの配線の一端に電源電圧を印加すると
共に、他端を第１のプルダウン抵抗を介して接地電位に
接続し、且つ、その配線の間に位置する配線の一端をプ
ルアップ抵抗を介して前記電源電圧に接続させると共に
他端を第２のプルダウン抵抗を介して接地電位に接続さ
せるように構成され、前記フラットケーブルが良品であ
った場合には、前記各配線のうち、前記第２のプルダウ
ン抵抗が接続された部分には、互いに等しい電圧が現れ
るように構成され、前記電圧検査手段は、前記電源電圧
が一端に印加された配線の他端の電圧と、他の配線の前
記プルダウン抵抗を介して接地電位に接続された部分の
電圧とを検出し、前記フラットケーブルが良品であった
場合の電圧と比較し、測定対象のフラットケーブルの良
否を判定するフラットケーブル検査装置である。また、
請求項２記載の発明は、多層基板の表面に位置する複数
のコンタクトパターンを有する多層プリント配線板の、
前記コンタクトパターン間のオープン不良とショート不
良を検査する多層基板検査装置であって、前記各コンタ
クトパターンは、中心に位置する１個のコンタクトパタ
ーンに対し、隣接するコンタクトパターンが４個存する
格子状に配置されている場合に、前記多層基板が良品で
あれば、隣り合うコンタクトパターンの一方に電源電圧
が現れ、他方に電源電圧とは異なる一の電圧が現れるよ
うに、前記各コンタクトパターンに電圧を印加する電圧
印加手段と、前記各コンタクトパターンに現れる電圧を
検出する電圧検査手段とを有し、前記電圧検査手段が検
出した電圧により、測定対象の多層基板の良否を判定す
る多層基板検査装置である。また、請求項３記載の発明
は、多層基板の表面に位置する複数のコンタクトパター
ンを有する多層プリント配線板の、前記コンタクトパタ
ーン間のオープン不良とショート不良を検査する多層基
板検査装置であって、前記各コンタクトパターンは、中
心に位置する１個のコンタクトパターンに対し、隣接す
るコンタクトパターンが６個存する最密状に配置されて
いる場合に、前記多層基板が良品であれば、互いに隣接
する３個のコンタクトパターンのそれぞれに、互いに電
圧が異なる第１、第２、第３の電圧が現れるように、前
記各コンタクトパターンに電圧を印加する電圧印加手段
と、前記各コンタクトパターンに現れる電圧を検出する
電圧検査手段とを有し、前記電圧検査手段が検出した電
圧により、測定対象の多層基板の良否を判定する多層基
板検査装置である。
に、請求項１記載の発明は、フラットケーブルの複数の
配線に電圧を印加する電圧印加手段と、前記各配線の他
端の電圧を検出する電圧検出手段とを有し、前記フラッ
トケーブルのオープン不良とショート不良を検査する検
査装置であって、前記電圧印加手段は、前記複数の配線
のうち、１本おきの配線の一端に電源電圧を印加すると
共に、他端を第１のプルダウン抵抗を介して接地電位に
接続し、且つ、その配線の間に位置する配線の一端をプ
ルアップ抵抗を介して前記電源電圧に接続させると共に
他端を第２のプルダウン抵抗を介して接地電位に接続さ
せるように構成され、前記フラットケーブルが良品であ
った場合には、前記各配線のうち、前記第２のプルダウ
ン抵抗が接続された部分には、互いに等しい電圧が現れ
るように構成され、前記電圧検査手段は、前記電源電圧
が一端に印加された配線の他端の電圧と、他の配線の前
記プルダウン抵抗を介して接地電位に接続された部分の
電圧とを検出し、前記フラットケーブルが良品であった
場合の電圧と比較し、測定対象のフラットケーブルの良
否を判定するフラットケーブル検査装置である。また、
請求項２記載の発明は、多層基板の表面に位置する複数
のコンタクトパターンを有する多層プリント配線板の、
前記コンタクトパターン間のオープン不良とショート不
良を検査する多層基板検査装置であって、前記各コンタ
クトパターンは、中心に位置する１個のコンタクトパタ
ーンに対し、隣接するコンタクトパターンが４個存する
格子状に配置されている場合に、前記多層基板が良品で
あれば、隣り合うコンタクトパターンの一方に電源電圧
が現れ、他方に電源電圧とは異なる一の電圧が現れるよ
うに、前記各コンタクトパターンに電圧を印加する電圧
印加手段と、前記各コンタクトパターンに現れる電圧を
検出する電圧検査手段とを有し、前記電圧検査手段が検
出した電圧により、測定対象の多層基板の良否を判定す
る多層基板検査装置である。また、請求項３記載の発明
は、多層基板の表面に位置する複数のコンタクトパター
ンを有する多層プリント配線板の、前記コンタクトパタ
ーン間のオープン不良とショート不良を検査する多層基
板検査装置であって、前記各コンタクトパターンは、中
心に位置する１個のコンタクトパターンに対し、隣接す
るコンタクトパターンが６個存する最密状に配置されて
いる場合に、前記多層基板が良品であれば、互いに隣接
する３個のコンタクトパターンのそれぞれに、互いに電
圧が異なる第１、第２、第３の電圧が現れるように、前
記各コンタクトパターンに電圧を印加する電圧印加手段
と、前記各コンタクトパターンに現れる電圧を検出する
電圧検査手段とを有し、前記電圧検査手段が検出した電
圧により、測定対象の多層基板の良否を判定する多層基
板検査装置である。
【００１０】また、請求項４記載の発明は、フラットケ
ーブルの複数の配線に電圧を印加し、前記各配線の他端
の電圧を検出し、前記フラットケーブルのオープン不良
とショート不良を検査するフラットケーブル検査方法で
あって、前記複数の配線のうち、１本おきの配線の一端
に電源電圧を印加すると共に、他端を第１のプルダウン
抵抗を介して接地電位に接続し、且つ、その配線の間に
位置する配線の一端をプルアップ抵抗を介して前記電源
電圧に接続すると共に、他端を第２のプルダウン抵抗を
介して接地電位に接続し、前記フラットケーブルが良品
であった場合には、前記各配線のうち、前記第２のプル
ダウン抵抗が接続された部分には、互いに等しい電圧が
現れるようにし、前記第１のプルダウン抵抗が接続され
た部分の電圧と、前記第２のプルダウン抵抗が接続され
た部分の電圧とを検出し、前記フラットケーブルが良品
であった場合の電圧と比較し、測定対象のフラットケー
ブルの良否を判定するフラットケーブル検査方法であ
る。請求項５記載の発明は、多層基板の表面に位置する
複数のコンタクトパターンを有する多層プリント配線板
の、前記コンタクトパターン間のオープン不良とショー
ト不良を検査する多層基板検査方法であって、前記各コ
ンタクトパターンは、中心に位置する１個のコンタクト
パターンに対し、隣接するコンタクトパターンが４個存
する格子状に配置されている場合に、前記多層基板が良
品であれば、隣り合うコンタクトパターンの一方に電源
電圧が現れ、他方に電源電圧とは異なる一の電圧が現れ
るように、前記各コンタクトパターンに電圧を印加し、
前記各コンタクトパターンに現れる電圧を検出し、測定
対象の多層基板の良否を判定する多層基板検査方法であ
る。請求項６記載の発明は、多層基板の表面に位置する
複数のコンタクトパターンを有する多層プリント配線板
の、前記コンタクトパターン間のオープン不良とショー
ト不良を検査する検査方法であって、前記各コンタクト
パターンは、中心に位置する１個のコンタクトパターン
に対し、隣接するコンタクトパターンが６個存する最密
状に配置されている場合に、前記多層基板が良品であれ
ば、互いに隣接する３個のコンタクトパターンのそれぞ
れに、互いに電圧が異なる第１、第２、第３の電圧が現
れるように、前記各コンタクトパターンに電圧を印加
し、前記各コンタクトパターンに現れる電圧を検出し、
測定対象の多層基板の良否を判定する多層基板検査方法
である。
ーブルの複数の配線に電圧を印加し、前記各配線の他端
の電圧を検出し、前記フラットケーブルのオープン不良
とショート不良を検査するフラットケーブル検査方法で
あって、前記複数の配線のうち、１本おきの配線の一端
に電源電圧を印加すると共に、他端を第１のプルダウン
抵抗を介して接地電位に接続し、且つ、その配線の間に
位置する配線の一端をプルアップ抵抗を介して前記電源
電圧に接続すると共に、他端を第２のプルダウン抵抗を
介して接地電位に接続し、前記フラットケーブルが良品
であった場合には、前記各配線のうち、前記第２のプル
ダウン抵抗が接続された部分には、互いに等しい電圧が
現れるようにし、前記第１のプルダウン抵抗が接続され
た部分の電圧と、前記第２のプルダウン抵抗が接続され
た部分の電圧とを検出し、前記フラットケーブルが良品
であった場合の電圧と比較し、測定対象のフラットケー
ブルの良否を判定するフラットケーブル検査方法であ
る。請求項５記載の発明は、多層基板の表面に位置する
複数のコンタクトパターンを有する多層プリント配線板
の、前記コンタクトパターン間のオープン不良とショー
ト不良を検査する多層基板検査方法であって、前記各コ
ンタクトパターンは、中心に位置する１個のコンタクト
パターンに対し、隣接するコンタクトパターンが４個存
する格子状に配置されている場合に、前記多層基板が良
品であれば、隣り合うコンタクトパターンの一方に電源
電圧が現れ、他方に電源電圧とは異なる一の電圧が現れ
るように、前記各コンタクトパターンに電圧を印加し、
前記各コンタクトパターンに現れる電圧を検出し、測定
対象の多層基板の良否を判定する多層基板検査方法であ
る。請求項６記載の発明は、多層基板の表面に位置する
複数のコンタクトパターンを有する多層プリント配線板
の、前記コンタクトパターン間のオープン不良とショー
ト不良を検査する検査方法であって、前記各コンタクト
パターンは、中心に位置する１個のコンタクトパターン
に対し、隣接するコンタクトパターンが６個存する最密
状に配置されている場合に、前記多層基板が良品であれ
ば、互いに隣接する３個のコンタクトパターンのそれぞ
れに、互いに電圧が異なる第１、第２、第３の電圧が現
れるように、前記各コンタクトパターンに電圧を印加
し、前記各コンタクトパターンに現れる電圧を検出し、
測定対象の多層基板の良否を判定する多層基板検査方法
である。
【００１１】上述した本発明の構成によれば、複数の配
線又はパターンを有する検査対象について、各配線又は
パターンのオープン不良と、互いに隣接し合う配線又は
パターン間のショート不良とを検出し、検査対象の選別
作業を行う際に、検査装置によって良品と不良品を判断
することができる。
線又はパターンを有する検査対象について、各配線又は
パターンのオープン不良と、互いに隣接し合う配線又は
パターン間のショート不良とを検出し、検査対象の選別
作業を行う際に、検査装置によって良品と不良品を判断
することができる。
【００１２】その検査装置は、複数の配線又はパターン
に電圧を印加する電圧印加手段と、各配線又はパターン
の電圧を検出する電圧検出手段とを有しており、その電
圧印加手段は、互いに隣接し合う配線又はパターン間に
異なる電圧を印加している。
に電圧を印加する電圧印加手段と、各配線又はパターン
の電圧を検出する電圧検出手段とを有しており、その電
圧印加手段は、互いに隣接し合う配線又はパターン間に
異なる電圧を印加している。
【００１３】各配線又はパターンのオープン不良やショ
ート不良があった場合には、各配線又はパターンの電圧
が良品であった場合の電圧とは異なる大きさの電圧にな
るように構成されている。例えば、電圧印加手段の出力
インピーダンスを大きくしたり、後記詳述するように、
電源電圧を抵抗分圧して電圧印加を行うようにすると、
ショート不良があった場合には、その配線又はパターン
の電圧値が良品である場合の電圧値とは異なるようにす
ることができる。
ート不良があった場合には、各配線又はパターンの電圧
が良品であった場合の電圧とは異なる大きさの電圧にな
るように構成されている。例えば、電圧印加手段の出力
インピーダンスを大きくしたり、後記詳述するように、
電源電圧を抵抗分圧して電圧印加を行うようにすると、
ショート不良があった場合には、その配線又はパターン
の電圧値が良品である場合の電圧値とは異なるようにす
ることができる。
【００１４】また、例えば、配線又はパターンの一端に
電圧を印加し、他端をプルダウン又はプルアップして電
圧を検出するようにすれば、オープン不良があった場合
に直ちに検出することが可能となる。このように、各配
線又はパターンの電圧を検出することで、ショート不良
やオープン不良を検出することができる。
電圧を印加し、他端をプルダウン又はプルアップして電
圧を検出するようにすれば、オープン不良があった場合
に直ちに検出することが可能となる。このように、各配
線又はパターンの電圧を検出することで、ショート不良
やオープン不良を検出することができる。
【００１５】ところで、良品とは異なる電圧値が検出さ
れた検査対象は選別の際に除去する必要があるので、１
箇所でもショート不良やオープン不良があった場合に
は、良否判定手段によって不良と判定できるようにして
おくと、選別作業を迅速に行うことが可能となる。
れた検査対象は選別の際に除去する必要があるので、１
箇所でもショート不良やオープン不良があった場合に
は、良否判定手段によって不良と判定できるようにして
おくと、選別作業を迅速に行うことが可能となる。
【００１６】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態を説明する。図２の回路図を参照し、符号１
は、配線又はパターンの良否を判定する本発明の検査装
置であり、検査対象であるフラットケーブル１０を中心
として、図面左側が奇数ピンのオープンモードを検査す
る奇数ピン検査回路であり、右側が偶数ピンのオープン
モードと、奇数ピンと偶数ピン間のショートモードを検
査する偶数ピン検査回路である。
の実施形態を説明する。図２の回路図を参照し、符号１
は、配線又はパターンの良否を判定する本発明の検査装
置であり、検査対象であるフラットケーブル１０を中心
として、図面左側が奇数ピンのオープンモードを検査す
る奇数ピン検査回路であり、右側が偶数ピンのオープン
モードと、奇数ピンと偶数ピン間のショートモードを検
査する偶数ピン検査回路である。
【００１７】まず、回路図左部分の奇数ピン検査回路に
ついて説明する。フラットケーブル１０の奇数ピン１０
1，１０3，１０5には、図中右側の端子１１1，１１3，
１１5において電源電圧Ｖccが印加されており、図中左
側の端子１２1，１２3，１２5は、プルダウン抵抗１
３1，１３3，１３5の一端と、多入力ＮＡＮＤゲート１
４の入力側に接続されている。各プルダウン抵抗１
３1，１３3，１３5の他端はグラウンド電位に接続さ
れ、他方、多入力ＮＡＮＤゲート１４の出力は、電流制
限抵抗を介して、エミッタ接地のＮＰＮトランジスタＴ
ｒ1のベース端子に入力されている。
ついて説明する。フラットケーブル１０の奇数ピン１０
1，１０3，１０5には、図中右側の端子１１1，１１3，
１１5において電源電圧Ｖccが印加されており、図中左
側の端子１２1，１２3，１２5は、プルダウン抵抗１
３1，１３3，１３5の一端と、多入力ＮＡＮＤゲート１
４の入力側に接続されている。各プルダウン抵抗１
３1，１３3，１３5の他端はグラウンド電位に接続さ
れ、他方、多入力ＮＡＮＤゲート１４の出力は、電流制
限抵抗を介して、エミッタ接地のＮＰＮトランジスタＴ
ｒ1のベース端子に入力されている。
【００１８】ＮＰＮトランジスタＴｒ1のコレクタ端子
には、良否判定手段である発光ダイオードＬＥＤ1が接
続されており、ＮＡＮＤゲート１４の出力がハイ状態に
なり、ＮＰＮトランジスタＴｒ1が導通すると、電源電
圧Ｖccから発光ダイオードＬＥＤ1に電流が供給され、
発光するように構成されている。
には、良否判定手段である発光ダイオードＬＥＤ1が接
続されており、ＮＡＮＤゲート１４の出力がハイ状態に
なり、ＮＰＮトランジスタＴｒ1が導通すると、電源電
圧Ｖccから発光ダイオードＬＥＤ1に電流が供給され、
発光するように構成されている。
【００１９】いま、フラットケーブル１０の奇数ピン１
０1，１０3，１０5がオープン不良になっておらず、全
て正常に導通しているものとする。この場合には、多入
力ＮＡＮＤゲート１４の入力側はすべて電源電圧Ｖccに
保持されており、その電圧レベルはハイ状態にある。従
って、ＮＡＮＤゲート１４の出力はロー状態となり、Ｎ
ＰＮトランジスタＴｒ1は導通せず、発光ダイオードＬ
ＥＤ1は発光しない。
０1，１０3，１０5がオープン不良になっておらず、全
て正常に導通しているものとする。この場合には、多入
力ＮＡＮＤゲート１４の入力側はすべて電源電圧Ｖccに
保持されており、その電圧レベルはハイ状態にある。従
って、ＮＡＮＤゲート１４の出力はロー状態となり、Ｎ
ＰＮトランジスタＴｒ1は導通せず、発光ダイオードＬ
ＥＤ1は発光しない。
【００２０】フラットケーブル１０の各奇数ピン１
０1，１０3，１０5が断線してオープン不良になったも
のとすると、端子１２1、１２3、１２5のうちのオープ
ン不良となった奇数ピンに接続されたものがプルダウン
抵抗１３1、１３3、１３5のいずれかによってグラウン
ド電位に接続され、ロー状態になる
０1，１０3，１０5が断線してオープン不良になったも
のとすると、端子１２1、１２3、１２5のうちのオープ
ン不良となった奇数ピンに接続されたものがプルダウン
抵抗１３1、１３3、１３5のいずれかによってグラウン
ド電位に接続され、ロー状態になる
【００２１】ＮＡＮＤゲート１４は、その入力のうち、
一つでもロー状態であると出力はハイ状態になることか
ら、奇数ピン１０1、１０3、１０5のいずれか一つでも
オープン不良があった場合には、出力はハイ状態にな
り、発光ダイオードＬＥＤ1は発光する。その発光ダイ
オードＬＥＤ1は視認できるように構成されており、従
って、奇数ピン１０1〜１０5にオープン不良があるか否
かは、発光ダイオードＬＥＤ1を観察することで判定す
ることができる。
一つでもロー状態であると出力はハイ状態になることか
ら、奇数ピン１０1、１０3、１０5のいずれか一つでも
オープン不良があった場合には、出力はハイ状態にな
り、発光ダイオードＬＥＤ1は発光する。その発光ダイ
オードＬＥＤ1は視認できるように構成されており、従
って、奇数ピン１０1〜１０5にオープン不良があるか否
かは、発光ダイオードＬＥＤ1を観察することで判定す
ることができる。
【００２２】次に、回路図右部分の偶数ピン検査回路に
ついて説明する。フラットケーブル１０の偶数ピン１０
2，１０4は、図中右側の端子１１2，１１4において一端
がグラウンド電位に接続されたプルダウン抵抗１６2，
１６4の他端に接続されており、図中左側の端子１２2，
１２4において、一端が電源電圧Ｖccに接続されたプル
アップ抵抗１７2，１７4の他端に接続されている。
ついて説明する。フラットケーブル１０の偶数ピン１０
2，１０4は、図中右側の端子１１2，１１4において一端
がグラウンド電位に接続されたプルダウン抵抗１６2，
１６4の他端に接続されており、図中左側の端子１２2，
１２4において、一端が電源電圧Ｖccに接続されたプル
アップ抵抗１７2，１７4の他端に接続されている。
【００２３】ここで、プルダウン抵抗１６2，１６4とプ
ルアップ抵抗１７2，１７4の値はすべて等しく設定され
ているので、２本の偶数ピン１０2，１０4の電位は電源
電圧Ｖccの半分の電圧Ｖcc／２となっている。その２本
の偶数ピン１０2，１０4のうち、一方の偶数ピン１０2
は一組を成すコンパレータ１８ａ2，１８ｂ2の反転入力
端子と非反転入力端子にそれぞれ接続されており、他方
の偶数ピン１０4は、同様に、他の一組を成すコンパレ
ータ１８ａ4，１８ｂ4の反転入力端子と非反転入力端子
にそれぞれ接続されている。
ルアップ抵抗１７2，１７4の値はすべて等しく設定され
ているので、２本の偶数ピン１０2，１０4の電位は電源
電圧Ｖccの半分の電圧Ｖcc／２となっている。その２本
の偶数ピン１０2，１０4のうち、一方の偶数ピン１０2
は一組を成すコンパレータ１８ａ2，１８ｂ2の反転入力
端子と非反転入力端子にそれぞれ接続されており、他方
の偶数ピン１０4は、同様に、他の一組を成すコンパレ
ータ１８ａ4，１８ｂ4の反転入力端子と非反転入力端子
にそれぞれ接続されている。
【００２４】コンパレータ１８ａ2、１８ａ4の非反転入
力端子は、可変抵抗１９ａ2、１９ａ4によって、Ｖcc／
２よりも僅かに高い電圧(例えば、Ｖcc／２＋０．２Ｖ)
がそれぞれ入力されており、一方、コンパレータ１８ｂ
2、１８ｂ4の反転入力端子には、可変抵抗１９ｂ2、１
９ｂ4によってＶcc／２よりも僅かに低い電圧(例えば、
Ｖcc／２−０．２Ｖ)がそれぞれ入力されている。
力端子は、可変抵抗１９ａ2、１９ａ4によって、Ｖcc／
２よりも僅かに高い電圧(例えば、Ｖcc／２＋０．２Ｖ)
がそれぞれ入力されており、一方、コンパレータ１８ｂ
2、１８ｂ4の反転入力端子には、可変抵抗１９ｂ2、１
９ｂ4によってＶcc／２よりも僅かに低い電圧(例えば、
Ｖcc／２−０．２Ｖ)がそれぞれ入力されている。
【００２５】一組を成すコンパレータ１８ａ2、１８ｂ2
の出力は、それぞれ反転されて一つのＮＯＲゲート２０
2に入力されており、他の一組を成すコンパレータ１８
ａ4、１８ｂ4の出力は、それぞれ反転されて他のＮＯＲ
ゲート２０4に入力されている。それら２個のＮＯＲゲ
ート２０2、２０4の出力はＮＡＮＤゲート２１に入力さ
れており、そのＮＡＮＤゲート２１の出力は、電流制限
抵抗を介してＮＰＮトランジスタＴｒ2のベース端子に
接続されている。
の出力は、それぞれ反転されて一つのＮＯＲゲート２０
2に入力されており、他の一組を成すコンパレータ１８
ａ4、１８ｂ4の出力は、それぞれ反転されて他のＮＯＲ
ゲート２０4に入力されている。それら２個のＮＯＲゲ
ート２０2、２０4の出力はＮＡＮＤゲート２１に入力さ
れており、そのＮＡＮＤゲート２１の出力は、電流制限
抵抗を介してＮＰＮトランジスタＴｒ2のベース端子に
接続されている。
【００２６】ＮＰＮトランジスタＴｒ2のコレクタ端子
には発光ダイオードＬＥＤ2が接続されており、ＮＰＮ
トランジスタＴｒ2が導通すると、電源電圧Ｖccから発
光ダイオードＬＥＤ2に電流が供給され、発光するよう
に構成されている。従って、２個のＮＯＲゲート２
０2、２０4の出力のうち、いずれか一方の出力がロー状
態のときに、発光ダイオードＬＥＤ2が発光する。
には発光ダイオードＬＥＤ2が接続されており、ＮＰＮ
トランジスタＴｒ2が導通すると、電源電圧Ｖccから発
光ダイオードＬＥＤ2に電流が供給され、発光するよう
に構成されている。従って、２個のＮＯＲゲート２
０2、２０4の出力のうち、いずれか一方の出力がロー状
態のときに、発光ダイオードＬＥＤ2が発光する。
【００２７】フラットケーブル１０の２本の偶数ピン１
０2、１０4がオープン不良ではなく正常に導通している
ものとすると、１本の偶数ピン１０2からの電圧Ｖcc／
２の入力により、一組を成すコンパレータ１８a2、１８
ｂ2の出力は両方ともハイ状態となり、各出力が反転さ
れてＮＯＲゲート２０2に入力される。また、偶数ピン
１０4からの入力により、他の一組を成すコンパレータ
１８a4、１８ｂ4の出力も、両方ともハイ状態となり、
各反転されてＮＯＲゲート２０4に入力される。従っ
て、２個のＮＯＲゲート２０2、２０4の出力は共にハイ
状態となり、後段のＮＡＮＤゲート２１の出力はロー状
態となるので、ＮＰＮトランジスタＴｒ2は導通せず、
発光ダイオードＬＥＤ2は発光しない。
０2、１０4がオープン不良ではなく正常に導通している
ものとすると、１本の偶数ピン１０2からの電圧Ｖcc／
２の入力により、一組を成すコンパレータ１８a2、１８
ｂ2の出力は両方ともハイ状態となり、各出力が反転さ
れてＮＯＲゲート２０2に入力される。また、偶数ピン
１０4からの入力により、他の一組を成すコンパレータ
１８a4、１８ｂ4の出力も、両方ともハイ状態となり、
各反転されてＮＯＲゲート２０4に入力される。従っ
て、２個のＮＯＲゲート２０2、２０4の出力は共にハイ
状態となり、後段のＮＡＮＤゲート２１の出力はロー状
態となるので、ＮＰＮトランジスタＴｒ2は導通せず、
発光ダイオードＬＥＤ2は発光しない。
【００２８】他方、２本の偶数ピン１０2，１０4のう
ち、少なくとも一つのピン、例えば符号１０2で示すピ
ンが断線してオープン不良になっているものとすると、
端子１１2から一組を成すコンパレータ１８ａ2，１８ｂ
2への入力はプルダウン抵抗１６2によって、グラウンド
電位に置かれ、その電圧が非反転入力端子に入力される
コンパレータ１８ｂ2の出力はロー状態となる。
ち、少なくとも一つのピン、例えば符号１０2で示すピ
ンが断線してオープン不良になっているものとすると、
端子１１2から一組を成すコンパレータ１８ａ2，１８ｂ
2への入力はプルダウン抵抗１６2によって、グラウンド
電位に置かれ、その電圧が非反転入力端子に入力される
コンパレータ１８ｂ2の出力はロー状態となる。
【００２９】その出力は反転された後、ＮＯＲゲート２
０2に入力され、ＮＯＲゲート２０2の出力はロー状態と
なるから、後段のＮＡＮＤゲート２１の出力がハイ状態
となり、ＮＰＮトランジスタＴｒ2が導通し、発光ダイ
オードＬＥＤ2が発光する。このように、フラットケー
ブル１０の偶数ピン１０2，１０4のオープン不良は発光
ダイオードＬＥＤ2の発光によって判定することができ
る。
０2に入力され、ＮＯＲゲート２０2の出力はロー状態と
なるから、後段のＮＡＮＤゲート２１の出力がハイ状態
となり、ＮＰＮトランジスタＴｒ2が導通し、発光ダイ
オードＬＥＤ2が発光する。このように、フラットケー
ブル１０の偶数ピン１０2，１０4のオープン不良は発光
ダイオードＬＥＤ2の発光によって判定することができ
る。
【００３０】次に、ショート不良について説明すると、
フラットケーブル１０の隣接し合うピンのうち、偶数ピ
ン１０2と、同奇数ピン１０1，１０3のいずれとかが短
絡し、ショート不良になっているものとする。このよう
なショート不良があった場合には、プルアップ抵抗１２
2両端は短絡され、偶数ピン１０2には電源電圧Ｖccが印
加されることになる。
フラットケーブル１０の隣接し合うピンのうち、偶数ピ
ン１０2と、同奇数ピン１０1，１０3のいずれとかが短
絡し、ショート不良になっているものとする。このよう
なショート不良があった場合には、プルアップ抵抗１２
2両端は短絡され、偶数ピン１０2には電源電圧Ｖccが印
加されることになる。
【００３１】この偶数ピン１０2の電圧は、端子１１2を
介して反転入力端子に入力されるので、コンパレータ１
８ａ2の出力はロー状態となり、後段のＮＯＲゲート２
０2の出力はロー状態となり、ＮＡＮＤゲート２１の出
力はハイ状態となり、ＮＰＮトランジスタＴｒ2が導通
し、発光ダイオードＬＥＤ2が発光する。
介して反転入力端子に入力されるので、コンパレータ１
８ａ2の出力はロー状態となり、後段のＮＯＲゲート２
０2の出力はロー状態となり、ＮＡＮＤゲート２１の出
力はハイ状態となり、ＮＰＮトランジスタＴｒ2が導通
し、発光ダイオードＬＥＤ2が発光する。
【００３２】このように、フラットケーブル１０の隣接
ピン同士のショート不良も、発光ダイオードＬＥＤ2の
発光によって知ることができる。なお偶数ピン１０4と
奇数ピン１０3，１０5の間のショート不良があった場合
についても同様に、発光ダイオードＬＥＤ2が発光す
る。
ピン同士のショート不良も、発光ダイオードＬＥＤ2の
発光によって知ることができる。なお偶数ピン１０4と
奇数ピン１０3，１０5の間のショート不良があった場合
についても同様に、発光ダイオードＬＥＤ2が発光す
る。
【００３３】以上のように、本発明によれば、全ての配
線又はパターンについてのオープン不良と、隣接し合う
配線又はパターン間のショート不良とを瞬時に検査する
ことができる。
線又はパターンについてのオープン不良と、隣接し合う
配線又はパターン間のショート不良とを瞬時に検査する
ことができる。
【００３４】なお、上記検査装置１では、奇数ピン１０
1、１０3、１０5に電源電圧Ｖccを印加し、偶数ピン１
０2、１０4に電源電圧Ｖccの半分のＶcc／２の電圧を印
加したが、電圧はその値に限定されるものではない。ま
た、用いる電圧値も二種類に限定されるものではなく、
三種類以上の電圧値を用いてもよい。但し、フラットケ
ーブル１０のように、配線又はパターンが平行に配置さ
れているものは、ショート不良は、隣り合う配線又はパ
ターン同士の間でしか発生しないので、最小では二種類
の電圧値で済む。
1、１０3、１０5に電源電圧Ｖccを印加し、偶数ピン１
０2、１０4に電源電圧Ｖccの半分のＶcc／２の電圧を印
加したが、電圧はその値に限定されるものではない。ま
た、用いる電圧値も二種類に限定されるものではなく、
三種類以上の電圧値を用いてもよい。但し、フラットケ
ーブル１０のように、配線又はパターンが平行に配置さ
れているものは、ショート不良は、隣り合う配線又はパ
ターン同士の間でしか発生しないので、最小では二種類
の電圧値で済む。
【００３５】また、この検査装置１では、発光ダイオー
ドＬＥＤ1、発光ダイオードＬＥＤ2を良否判定手段とし
たが、２個のＮＡＮＤゲート１４、２１の出力をＯＲゲ
ートで受けて一つのＮＰＮトランジスタのベース端子に
接続し、奇数ピン側と偶数ピン側のいずれか一方に不良
があった場合、そのコレクタ端子に接続された発光ダイ
オードが発光するようにしてもよい。
ドＬＥＤ1、発光ダイオードＬＥＤ2を良否判定手段とし
たが、２個のＮＡＮＤゲート１４、２１の出力をＯＲゲ
ートで受けて一つのＮＰＮトランジスタのベース端子に
接続し、奇数ピン側と偶数ピン側のいずれか一方に不良
があった場合、そのコレクタ端子に接続された発光ダイ
オードが発光するようにしてもよい。
【００３６】更に、良否判定手段は発光ダイオードに限
定されるものではなく、自動的に不良品と良品とを振り
分けるもの、不良品を除去するもの、不良品にマーキン
グを行うもの等、不良品を特定できるものであれば本発
明に含まれる。
定されるものではなく、自動的に不良品と良品とを振り
分けるもの、不良品を除去するもの、不良品にマーキン
グを行うもの等、不良品を特定できるものであれば本発
明に含まれる。
【００３７】更にまた、上記検査装置１は、フラットケ
ーブルケーブル１０の測定にのみ用いられるものではな
い。例えば、図３(a)の符号５０で示す、多層プリント
基板の表面の銅薄膜で構成されたコンタクトパターン間
のオープン不良やショート不良を検出するのにも用いる
ことができる。
ーブルケーブル１０の測定にのみ用いられるものではな
い。例えば、図３(a)の符号５０で示す、多層プリント
基板の表面の銅薄膜で構成されたコンタクトパターン間
のオープン不良やショート不良を検出するのにも用いる
ことができる。
【００３８】このコンタクトパターン５０は、スルーホ
ール５３によって下層の配線５１に接続されるものと、
スルーホール５３を有さず、表面の配線５２に接続され
るものがあるが、各コンタクトパターン５０は格子状に
配置されており、正方形の頂点上に位置するようにされ
ている。
ール５３によって下層の配線５１に接続されるものと、
スルーホール５３を有さず、表面の配線５２に接続され
るものがあるが、各コンタクトパターン５０は格子状に
配置されており、正方形の頂点上に位置するようにされ
ている。
【００３９】それらコンタクトパターン５０のうち、例
えば、一つのコンタクトパターン５０を符号Ａで特定す
ると、その符号Ａのコンタクトパターン５０は、符号Ｂ
1〜Ｂ4の位置にある４個のコンタクトパターン５０と互
いに隣接し合っている。
えば、一つのコンタクトパターン５０を符号Ａで特定す
ると、その符号Ａのコンタクトパターン５０は、符号Ｂ
1〜Ｂ4の位置にある４個のコンタクトパターン５０と互
いに隣接し合っている。
【００４０】この場合、符号Ｂ1〜Ｂ4のコンタクトパタ
ーン５０同士は互いに隣接し合っていない。従って、例
えば、符号Ａの位置をフラットケーブル１０の奇数ピン
に見立て、符号Ｂ1〜Ｂ4の位置を偶数ピンと見立て、配
線５２、５１によって接続された図示しない外部接続側
のパターンを用い、良品である場合、符号Ａの位置コン
タクトパターン５０に電源電圧Ｖccが現れ、符号Ｂ1〜
Ｂ4の位置のコンタクトパターン５０に電圧Ｖcc／２が
現れるようにすると(全体では、一個おきに電源電圧Ｖc
cと電圧Ｖcc／２が現れるようにする)、各コンタクトパ
ターン５０間のオープン不良とショート不良とを、上述
の検査装置１を用いて選別することができる。
ーン５０同士は互いに隣接し合っていない。従って、例
えば、符号Ａの位置をフラットケーブル１０の奇数ピン
に見立て、符号Ｂ1〜Ｂ4の位置を偶数ピンと見立て、配
線５２、５１によって接続された図示しない外部接続側
のパターンを用い、良品である場合、符号Ａの位置コン
タクトパターン５０に電源電圧Ｖccが現れ、符号Ｂ1〜
Ｂ4の位置のコンタクトパターン５０に電圧Ｖcc／２が
現れるようにすると(全体では、一個おきに電源電圧Ｖc
cと電圧Ｖcc／２が現れるようにする)、各コンタクトパ
ターン５０間のオープン不良とショート不良とを、上述
の検査装置１を用いて選別することができる。
【００４１】他方、図３(b)に示すような、最密状に配
置されたコンタクトパターン６０(コンタクトホールを
有さないコンタクトパターンと配線パターンとは省略し
てある)同士のオープン不良とショート不良を検出する
場合には、例えば、一つのコンタクトパターン６０を符
号Ｃで特定すると、その符号Ｃのコンタクトパターン６
０は、符号Ｄ1〜Ｄ6の位置にある６個のコンタクトパタ
ーン６０と隣接し合っている。
置されたコンタクトパターン６０(コンタクトホールを
有さないコンタクトパターンと配線パターンとは省略し
てある)同士のオープン不良とショート不良を検出する
場合には、例えば、一つのコンタクトパターン６０を符
号Ｃで特定すると、その符号Ｃのコンタクトパターン６
０は、符号Ｄ1〜Ｄ6の位置にある６個のコンタクトパタ
ーン６０と隣接し合っている。
【００４２】このような最密配置のコンタクトパターン
６０では、上述の格子状配置のコンタクトパターン５０
と異なって、符号Ｄ1と符号Ｄ2、符号Ｄ2と符号Ｄ3‥‥
符号Ｄ6と符号Ｄ1の位置にある２個のコンタクトパター
ン６０同士も隣接し合っている。
６０では、上述の格子状配置のコンタクトパターン５０
と異なって、符号Ｄ1と符号Ｄ2、符号Ｄ2と符号Ｄ3‥‥
符号Ｄ6と符号Ｄ1の位置にある２個のコンタクトパター
ン６０同士も隣接し合っている。
【００４３】従って、符号Ｃの位置のコンタクトパター
ンと符号Ｄ1、Ｄ3、Ｄ5の位置(奇数位置)にあるコンタ
クトパターン６０の間に異なる電圧を印加した場合、符
号Ｄ2、Ｄ4、Ｄ6の位置(偶数位置)にあるコンタクトパ
ターン６０には、それらとは異なる電圧を印加する必要
がある。
ンと符号Ｄ1、Ｄ3、Ｄ5の位置(奇数位置)にあるコンタ
クトパターン６０の間に異なる電圧を印加した場合、符
号Ｄ2、Ｄ4、Ｄ6の位置(偶数位置)にあるコンタクトパ
ターン６０には、それらとは異なる電圧を印加する必要
がある。
【００４４】即ち、このコンタクトパターン６０では、
第１の電圧、第２の電圧、第３の電圧の３種類の異なる
電圧を印加する必要がある。例えば、電源電圧Ｖccを三
等分し、第１の電圧をＶcc、第２の電圧をＶcc・２／
３、第３の電圧をＶcc／３とし、良品である場合、符号
Ｃの位置のコンタクトパターン６０に第１の電圧が、符
号Ｄ1、Ｄ3、Ｄ5の位置のコンタクトパターン６０に第
２の電圧が、符号Ｄ2、Ｄ4、Ｄ6の位置のコンタクトパ
ターン６０に第３の電圧が現れるようにする(全体で
は、正三角形の頂点位置にあるコンタクトパターン６０
間に異なる電圧が現れるようにする)と、本発明の検査
装置を用いて、ショート不良とオープン不良とを同時に
検出することが可能となる。
第１の電圧、第２の電圧、第３の電圧の３種類の異なる
電圧を印加する必要がある。例えば、電源電圧Ｖccを三
等分し、第１の電圧をＶcc、第２の電圧をＶcc・２／
３、第３の電圧をＶcc／３とし、良品である場合、符号
Ｃの位置のコンタクトパターン６０に第１の電圧が、符
号Ｄ1、Ｄ3、Ｄ5の位置のコンタクトパターン６０に第
２の電圧が、符号Ｄ2、Ｄ4、Ｄ6の位置のコンタクトパ
ターン６０に第３の電圧が現れるようにする(全体で
は、正三角形の頂点位置にあるコンタクトパターン６０
間に異なる電圧が現れるようにする)と、本発明の検査
装置を用いて、ショート不良とオープン不良とを同時に
検出することが可能となる。
【００４５】なお、このコンタクトパターン６０に用い
た電圧は３種類であるが、４種類以上の電圧を用いる場
合も本発明に含まれる。要するに、本発明は、互いに隣
接し合う配線又はパターン間に異なる電圧を印加し、オ
ープン不良やショート不良があった場合には、それら各
配線又はパターンに現れる電圧が、良品であった場合の
電圧とは異なる値の電圧になるようにすればよい。
た電圧は３種類であるが、４種類以上の電圧を用いる場
合も本発明に含まれる。要するに、本発明は、互いに隣
接し合う配線又はパターン間に異なる電圧を印加し、オ
ープン不良やショート不良があった場合には、それら各
配線又はパターンに現れる電圧が、良品であった場合の
電圧とは異なる値の電圧になるようにすればよい。
【００４６】
【発明の効果】以上のように本発明の配線又はパターン
の検査装置によれば、リレーを設ける必要がなくなるの
で、制御回路も不要となり、検査装置のコストが低減す
る。また、配線又はパターンと測定回路間との接続をリ
レーにより切換える必要がなくなるので、測定時間が短
縮する。
の検査装置によれば、リレーを設ける必要がなくなるの
で、制御回路も不要となり、検査装置のコストが低減す
る。また、配線又はパターンと測定回路間との接続をリ
レーにより切換える必要がなくなるので、測定時間が短
縮する。
【図１】 本発明の一実施形態の検査装置のブロック図
【図２】 その内部回路図
【図３】 (ａ)：本発明の検査対象のパターンを示す一
例 (ｂ)：そのパターンの他の例
例 (ｂ)：そのパターンの他の例
【図４】 従来技術の検査方法を説明するための図
【図５】 従来技術の検査装置のブロック図
１‥‥検査装置 １０‥‥フラットケーブル １１
‥‥右側端子 １２‥‥左側端子 １３‥‥プルダ
ウン抵抗(奇数ピン) １４‥‥多入力ＮＡＮＤゲート
(奇数ピン) １６‥‥プルダウン抵抗(偶数ピン)
１７‥‥プルアップ抵抗(偶数ピン) １８ａ，１８ｂ
‥‥コンパレータ １９ａ，１９ｂ‥‥可変抵抗
２０‥‥ＮＯＲゲート ２１‥‥ＮＡＮＤゲート
Ｔｒ1、2‥‥ＮＰＮトランジスタ ＬＥＤ1、2‥‥表
示装置(発光ダイオード)
‥‥右側端子 １２‥‥左側端子 １３‥‥プルダ
ウン抵抗(奇数ピン) １４‥‥多入力ＮＡＮＤゲート
(奇数ピン) １６‥‥プルダウン抵抗(偶数ピン)
１７‥‥プルアップ抵抗(偶数ピン) １８ａ，１８ｂ
‥‥コンパレータ １９ａ，１９ｂ‥‥可変抵抗
２０‥‥ＮＯＲゲート ２１‥‥ＮＡＮＤゲート
Ｔｒ1、2‥‥ＮＰＮトランジスタ ＬＥＤ1、2‥‥表
示装置(発光ダイオード)
Claims (6)
- 【請求項１】フラットケーブルの複数の配線に電圧を印
加する電圧印加手段と、前記各配線の他端の電圧を検出
する電圧検出手段とを有し、 前記フラットケーブルのオープン不良とショート不良を
検査する検査装置であって、 前記電圧印加手段は、前記複数の配線のうち、１本おき
の配線の一端に電源電圧を印加すると共に、他端を第１
のプルダウン抵抗を介して接地電位に接続し、且つ、そ
の配線の間に位置する配線の一端をプルアップ抵抗を介
して前記電源電圧に接続させると共に他端を第２のプル
ダウン抵抗を介して接地電位に接続させるように構成さ
れ、 前記フラットケーブルが良品であった場合には、前記各
配線のうち、前記第２のプルダウン抵抗が接続された部
分には、互いに等しい電圧が現れるように構成され、 前記電圧検査手段は、前記第１のプルダウン抵抗が接続
された部分の電圧と、前記第２のプルダウン抵抗が接続
された部分の電圧とを検出し、前記フラットケーブルが
良品であった場合の電圧と比較し、測定対象のフラット
ケーブルの良否を判定するフラットケーブル検査装置。 - 【請求項２】多層基板の表面に位置する複数のコンタク
トパターンを有する多層プリント配線板の、前記コンタ
クトパターン間のオープン不良とショート不良を検査す
る多層基板検査装置であって、 前記各コンタクトパターンは、中心に位置する１個のコ
ンタクトパターンに対し、隣接するコンタクトパターン
が４個存する格子状に配置されている場合に、 前記多層基板が良品であれば、隣り合うコンタクトパタ
ーンの一方に電源電圧が現れ、他方に電源電圧とは異な
る一の電圧が現れるように、前記各コンタクトパターン
に電圧を印加する電圧印加手段と、 前記各コンタクトパターンに現れる電圧を検出する電圧
検査手段とを有し、 前記電圧検査手段が検出した電圧により、測定対象の多
層基板の良否を判定する多層基板検査装置。 - 【請求項３】多層基板の表面に位置する複数のコンタク
トパターンを有する多層プリント配線板の、前記コンタ
クトパターン間のオープン不良とショート不良を検査す
る多層基板検査装置であって、 前記各コンタクトパターンは、中心に位置する１個のコ
ンタクトパターンに対し、隣接するコンタクトパターン
が６個存する最密状に配置されている場合に、 前記多層基板が良品であれば、互いに隣接する３個のコ
ンタクトパターンのそれぞれに、互いに電圧が異なる第
１、第２、第３の電圧が現れるように、前記各コンタク
トパターンに電圧を印加する電圧印加手段と、 前記各コンタクトパターンに現れる電圧を検出する電圧
検査手段とを有し、 前記電圧検査手段が検出した電圧により、測定対象の多
層基板の良否を判定する多層基板検査装置。 - 【請求項４】フラットケーブルの複数の配線に電圧を印
加し、前記各配線の他端の電圧を検出し、前記フラット
ケーブルのオープン不良とショート不良を検査するフラ
ットケーブル検査方法であって、 前記複数の配線のうち、１本おきの配線の一端に電源電
圧を印加すると共に、他端を第１のプルダウン抵抗を介
して接地電位に接続し、且つ、その配線の間に位置する
配線の一端をプルアップ抵抗を介して前記電源電圧に接
続すると共に、他端を第２のプルダウン抵抗を介して接
地電位に接続し、 前記フラットケーブルが良品であった場合には、前記各
配線のうち、前記第２のプルダウン抵抗が接続された部
分には、互いに等しい電圧が現れるようにし、 前記第１のプルダウン抵抗が接続された部分の電圧と、
前記第２のプルダウン抵抗が接続された部分の電圧とを
検出し、前記フラットケーブルが良品であった場合の電
圧と比較し、測定対象のフラットケーブルの良否を判定
するフラットケーブル検査方法。 - 【請求項５】多層基板の表面に位置する複数のコンタク
トパターンを有する多層プリント配線板の、前記コンタ
クトパターン間のオープン不良とショート不良を検査す
る多層基板検査方法であって、 前記各コンタクトパターンは、中心に位置する１個のコ
ンタクトパターンに対し、隣接するコンタクトパターン
が４個存する格子状に配置されている場合に、 前記多層基板が良品であれば、隣り合うコンタクトパタ
ーンの一方に電源電圧が現れ、他方に電源電圧とは異な
る一の電圧が現れるように、前記各コンタクトパターン
に電圧を印加し、 前記各コンタクトパターンに現れる電圧を検出し、測定
対象の多層基板の良否を判定する多層基板検査方法。 - 【請求項６】多層基板の表面に位置する複数のコンタク
トパターンを有する多層プリント配線板の、前記コンタ
クトパターン間のオープン不良とショート不良を検査す
る検査方法であって、 前記各コンタクトパターンは、中心に位置する１個のコ
ンタクトパターンに対し、隣接するコンタクトパターン
が６個存する最密状に配置されている場合に、 前記多層基板が良品であれば、互いに隣接する３個のコ
ンタクトパターンのそれぞれに、互いに電圧が異なる第
１、第２、第３の電圧が現れるように、前記各コンタク
トパターンに電圧を印加し、 前記各コンタクトパターンに現れる電圧を検出し、測定
対象の多層基板の良否を判定する多層基板検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06380197A JP3163265B2 (ja) | 1997-03-03 | 1997-03-03 | フラットケーブルと多層基板の検査装置及び検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06380197A JP3163265B2 (ja) | 1997-03-03 | 1997-03-03 | フラットケーブルと多層基板の検査装置及び検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10246748A JPH10246748A (ja) | 1998-09-14 |
| JP3163265B2 true JP3163265B2 (ja) | 2001-05-08 |
Family
ID=13239849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06380197A Expired - Fee Related JP3163265B2 (ja) | 1997-03-03 | 1997-03-03 | フラットケーブルと多層基板の検査装置及び検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163265B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007111127A (ja) * | 2005-10-18 | 2007-05-10 | Sanyo Product Co Ltd | 遊技機 |
| JP2007296132A (ja) * | 2006-04-28 | 2007-11-15 | Sanyo Product Co Ltd | 遊技機 |
| JP2007296133A (ja) * | 2006-04-28 | 2007-11-15 | Sanyo Product Co Ltd | 遊技機 |
| JP5474392B2 (ja) * | 2009-03-30 | 2014-04-16 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
| TWI575235B (zh) * | 2011-04-25 | 2017-03-21 | 夏普股份有限公司 | 配線缺陷檢查方法及配線缺陷檢查裝置、以及半導體基板之製造方法 |
| JP5804022B2 (ja) * | 2013-10-28 | 2015-11-04 | 株式会社三洋物産 | 遊技機 |
| JP6044648B2 (ja) * | 2015-01-16 | 2016-12-14 | 株式会社三洋物産 | 遊技機 |
| JP6265226B2 (ja) * | 2016-05-02 | 2018-01-24 | 株式会社三洋物産 | 遊技機 |
-
1997
- 1997-03-03 JP JP06380197A patent/JP3163265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10246748A (ja) | 1998-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| KR20090027610A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
| JPS59168375A (ja) | 電気接続回路網のテスト方法及び装置 | |
| JP3163265B2 (ja) | フラットケーブルと多層基板の検査装置及び検査方法 | |
| Kanygina et al. | Optical and electrical control in printed circuit board manufacturing | |
| JP4068248B2 (ja) | 基板の絶縁検査装置及びその絶縁検査方法 | |
| US4651084A (en) | Fault test apparatus for conductors of multiconductor cable | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| KR101499851B1 (ko) | 번인 보드의 테스트 시스템 | |
| JP5507363B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP5191805B2 (ja) | 検査装置および検査方法 | |
| JP2010175489A (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP6965110B2 (ja) | 検査装置および検査方法 | |
| JP2005300240A (ja) | 回路配線検査方法およびその装置 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JPS6255568A (ja) | 多数配線の短絡断線検査法 | |
| JPH11202016A (ja) | 回路基板の検査方法及び装置 | |
| JP2003255007A (ja) | 回路配線検査方法およびその装置 | |
| JP4369002B2 (ja) | 回路基板検査装置 | |
| JPS638432B2 (ja) | ||
| JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
| JPH0277666A (ja) | 配線の試験方法 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |