KR101499851B1 - 번인 보드의 테스트 시스템 - Google Patents

번인 보드의 테스트 시스템 Download PDF

Info

Publication number
KR101499851B1
KR101499851B1 KR1020130049175A KR20130049175A KR101499851B1 KR 101499851 B1 KR101499851 B1 KR 101499851B1 KR 1020130049175 A KR1020130049175 A KR 1020130049175A KR 20130049175 A KR20130049175 A KR 20130049175A KR 101499851 B1 KR101499851 B1 KR 101499851B1
Authority
KR
South Korea
Prior art keywords
test
burn
board
socket
sockets
Prior art date
Application number
KR1020130049175A
Other languages
English (en)
Other versions
KR20140131605A (ko
Inventor
김환유
조상호
김충길
Original Assignee
(주)블루이엔지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)블루이엔지 filed Critical (주)블루이엔지
Priority to KR1020130049175A priority Critical patent/KR101499851B1/ko
Publication of KR20140131605A publication Critical patent/KR20140131605A/ko
Application granted granted Critical
Publication of KR101499851B1 publication Critical patent/KR101499851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 번인 테스트 장치는 기능 테스트부와 DC 테스트부를 포함한다. 기능 테스트부는, 번인 보드의 전체 소켓들에 미리 양품으로 판정된 DUT들이 각각 탑재된 상태에서, 테스트 패턴 신호를 생성하여 번인 보드에 인가하고, DUT들로부터 소켓들을 통해 출력되는 테스트 결과 신호들을 수신하며, 수신된 테스트 결과 신호들을 기준 테스트 결과 데이터에 대비하여, 번인 보드 상에서 신호의 전송 경로를 구성하는 소켓, 신호 라인, 회로 소자 또는 커넥터의 양호 또는 불량 가능성을 결정할 수 있다. DC 테스트부는 적어도 하나의 소켓이 속하는 신호의 전송 경로에 관하여 불량 가능성이 검출되면, 소켓에 대해, 또는 번인 보드 전체의 소켓들에 대해, DUT 미탑재 상태 또는 단락 더미 DUT 탑재 상태에서, 각 소켓의 단자 단위로 각각 DC 테스트를 수행하고, DC 테스트 결과로부터 불량의 원인을 식별하는 DC 테스트부를 포함할 수 있다.

Description

번인 보드의 테스트 시스템{SYSTEM FOR TESTING INTEGRITY OF BURN-IN BOARDS FOR VARIOUS BURN-IN TESTS}
본 발명은 반도체 제조 공정에 관한 것으로, 더욱 상세하게는, 번인 테스트 공정에 관한 것이다.
다양한 반도체들의 제조 공정 중 후공정에 속하는 번인 테스트(Burn-in test)는 실사용 온도보다 높은 온도에서 테스트 대상 반도체 장치(DUT)를 동작시킴으로써 불량을 가속시켜, 초기에 불량을 일으킬 불량품들을 대부분 가려낼 수 있는 테스트이다.
TDBI(test during burn-in) 장치는 이러한 번인 테스트 중에 기능 테스트도 수행할 수 있게 한 장치이다. 하나의 TDBI 장치로 여러 종류의 반도체 장치를 테스트하기 위해서는 반도체 장치에 따라 달라지는 타이밍 및 테스트 패턴을 생성하여 테스트 대상 반도체 장치에 인가할 수 있어야 한다.
특정한 범주의 DUT들에 대해 실용 속도에서 해당 DUT를 전문적으로 심층 테스트하기 위한 고가의 ATE(automatic test equipment)에 비해, 상대적으로 저가이면서 범용에 가까운 TDBI 장치는 다양한 종류의 DUT들을 번인 환경 내에서 상대적으로 낮은 속도에서 불량품을 판별하기 위한 다양한 기능 테스트를 수행하는 구조를 갖추고 있다.
번인 테스트 장치는 고온 챔버와 테스트 공정을 제어하는 제어부로 나뉠 수 있는데, DUT들은 소터(sorter) 장치에 의해 번인 보드의 소켓들에 로딩되거나 언로딩될 수 있다. 번인 보드는 DUT들에 테스트용 전압, 전류 및 테스트 패턴 신호들을 인가하기 위한 선로들 및 회로 소자들이 구성되어 있고, 특수한 커넥터들 및 케이블들을 통해 제어부와 인터페이싱된다.
DUT들이 번인 테스트를 받는 동안에, 번인 보드도 고온 챔버 내에서 DUT들과 마찬가지로 실사용 온도보다 높은 가혹한 조건에서 구동되는데, DUT들은 한 차례 번인 테스트 후 언로딩되지만, 번인 보드들은 여러 차례 번인 테스트들이 진행되는 동안 재사용되므로 장시간 동안 반복적으로 고온에 노출된다.
반복 사용된 번인 보드들에서, 회로 소자들 자체가 노후화되기도 하지만 땜납 상태가 악화되어 생긴 단락(short)이나 개방(open) 때문에 테스트 패턴 신호가 제대로 인가되지 않거나 또는 전류 누설(leakage)에 때문에 테스트 결과 신호들이 왜곡될 수 있다. 이 경우, 상태가 악화된 번인 보드들로 인해 탑재된 양품 DUT들이 불량으로 판정될 가능성이 있다.
번인 보드들은 고온에서 동작할 수 있는 내구성을 가진 소재들로 제작되어 제조 비용이 높기 때문에, 상태가 일부 악화되었다고 폐기하는 것은 경제적이지 못하며, 수리 가능성에 따라 수리하여 재사용하는 것이 바람직하다.
따라서, 번인 보드들이 정상적인지, 또는 불량인지, 나아가 불량이라면 접점, 소켓, 파워 서플라이 등의 요소들 중에서, 어느 부분이 불량이고 수리가 가능한지 파악할 수 있어야 한다.
종래에는 예를 들어, 번인 보드의 다수의 소켓들이 공통으로 사용하는 신호선에 단락이 검출될 경우에, 어느 소켓에서 문제가 발생한 것인지를 판단하기 위해서는 해당 신호선을 공유하는 소켓들을 모두 점검하여야 하였다. 따라서 시간이 많이 소요되고 번거로웠을 뿐 아니라 계측하는 사람에 따라 결과가 달라지는 등 부정확한 경우도 있었다.
본 발명이 해결하고자 하는 과제는 번인 보드의 테스트 시스템 및 방법을 제공하는 데에 있다.
본 발명의 일 측면에 따른 번인 테스트 장치는,
번인 보드의 전체 소켓들에 미리 양품으로 판정된 DUT들이 각각 탑재된 상태에서, 테스트 패턴 신호를 생성하여 상기 번인 보드에 인가하고, 상기 DUT들로부터 소켓들을 통해 출력되는 테스트 결과 신호들을 수신하며, 상기 수신된 테스트 결과 신호들을 기준 테스트 결과 데이터에 대비하여, 상기 번인 보드 상에서 신호의 전송 경로를 구성하는 소켓, 신호 라인, 회로 소자 또는 커넥터의 양호 또는 불량 가능성을 결정하는 기능 테스트부; 및
적어도 하나의 소켓이 속하는 신호의 전송 경로에 관하여 불량 가능성이 검출되면, 상기 소켓에 대해, 또는 상기 번인 보드 전체의 소켓들에 대해, DUT 미탑재 상태 또는 단락 더미 DUT 탑재 상태에서, 각 소켓의 단자 단위로 각각 DC 테스트를 수행하고, DC 테스트 결과로부터 불량의 원인을 식별하는 DC 테스트부를 포함할 수 있다.
일 실시예에 따라, 상기 기능 테스트부는,
동일한 양품 DUT들에 대해 상기 번인 보드의 기능 테스트를 한 차례 이상 반복하고, 각 소켓 위치에서 상기 양품 DUT들의 판정 결과들에 기초한 판정 결과 맵을 생성하도록 동작할 수 있다.
일 실시예에 따라, 상기 번인 테스트 장치는,
번인 보드에서 발생 가능한 하나 이상의 다양한 불량 원인들의 조합에서 일어날 수 있는 불량 검출 양상들을 미리 저장한 불량 검출 양상 DB를 더 포함하고,
상기 DC 테스트부는,
상기 불량 검출 양상 DB를 참조하여, DC 테스트 결과로부터 불량의 원인을 식별하도록 동작할 수 있다.
일 실시예에 따라, 상기 불량 검출 양상 DB는,
불량 원인들과 전기량의 측정 범위들을 각각 나열한 룩업테이블일 수 있다.
일 실시예에 따라, 상기 번인 테스트 장치는,
상기 DC 테스트부가 DC 테스트 및 불량 검출 양상의 참조를 통한 불량 검출 결과를 저장하는 불량 검출 결과 DB를 더 포함할 수 있다.
본 발명의 다른 측면에 따른 번인 보드 테스트 방법으로서,
기능 테스트부가, 번인 보드의 전체 소켓들에 미리 양품으로 판정된 DUT들이 각각 탑재된 상태에서, 테스트 패턴 신호를 생성하여 상기 번인 보드에 인가하고, 상기 DUT들로부터 소켓들을 통해 출력되는 테스트 결과 신호들을 수신하는 단계;
상기 기능 테스트부가, 상기 수신된 테스트 결과 신호들을 기준 테스트 결과 데이터에 대비하여, 상기 번인 보드 상에서 신호의 전송 경로를 구성하는 소켓, 신호 라인, 회로 소자 또는 커넥터의 양호 또는 불량 가능성을 결정하는 단계;
적어도 하나의 소켓이 속하는 신호의 전송 경로에 관하여 불량 가능성이 검출되면, 상기 소켓에 대해, 또는 상기 번인 보드 전체의 소켓들에 대해, DUT 미탑재 상태에서, 각 소켓의 단자 단위로 각각 DC 테스트를 수행하고, DC 테스트 결과로부터 불량의 원인을 식별하는 단계; 및
불량 가능성이 검출된 상기 소켓에 대해, 또는 상기 번인 보드 전체의 소켓들에 대해, 단락 더미 DUT 탑재 상태에서, 각 소켓의 단자 단위로 각각 DC 테스트를 수행하고, DC 테스트 결과로부터 불량의 원인을 식별하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 번인 보드 테스트 방법은,
상기 기능 테스트부가, 양호 또는 불량 가능성을 결정하는 단계에 이어서,
동일한 양품 DUT들에 대해 상기 번인 보드의 기능 테스트를 한 차례 이상 반복하고, 각 소켓 위치에서 상기 양품 DUT들의 판정 결과들에 기초한 판정 결과 맵을 생성하는 단계; 및
판정 결과 맵이 적어도 하나의 불량 가능성이 있는 소켓을 포함하는지 판단하는 단계를 더 포함할 수 있다.
일 실시예에 따라, 상기 번인 보드 테스트 방법은,
번인 보드에서 발생 가능한 하나 이상의 다양한 불량 원인들의 조합에서 일어날 수 있는 불량 검출 양상들을 미리 저장한 불량 검출 양상 DB를 제공하는 단계; 및
상기 DC 테스트부가, 상기 불량 검출 양상 DB를 참조하여, DC 테스트 결과로부터 불량의 원인을 식별하는 단계를 더 포함할 수 있다.
일 실시예에 따라, 상기 불량 검출 양상 DB는,
불량 원인들과 전기량의 측정 범위들을 각각 나열한 룩업테이블일 수 있다.
일 실시예에 따라, 상기 번인 보드 테스트 방법은,
상기 DC 테스트부가 DC 테스트 및 불량 검출 양상의 참조를 통한 불량 검출 결과를 불량 검출 결과 DB에 저장하는 단계를 더 포함할 수 있다.
본 발명의 번인 보드의 테스트 시스템 및 방법에 따르면, 서로 다른 반도체 공정 중에 이용되는 DUT를 위한 테스트 기능들을 이용하여 번인 보드를 테스트할 수 있다.
본 발명의 번인 보드의 테스트 시스템 및 방법에 따르면, 종래에는 번인 보드의 수많은 소켓들에 대해 일일이 전압 또는 전류를 계측하여 불량 여부를 판단하였기 때문에 번거로웠을 뿐 아니라 부정확하였으나, 본 발명의 번인 보드 테스트 시스템은 테스트 절차를 자동적으로 수행하므로 편리하고 정확하게 불량을 파악할 수 있을 뿐 아니라, 어느 부분이 불량인지도 정확하게 파악할 수 있다.
도 1은 본 발명의 일 실시예에 따른 번인 보드의 테스트 시스템을 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 번인 보드의 테스트 방법을 예시한 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 번인 보드 테스트 시스템을 예시한 블록도이다.
도 1을 참조하면, 번인 보드 테스트 시스템(10)은 테스트 대상 번인 보드(11a)에 대해 기능 테스트를 수행하는 기능 테스트부(12)와, 불량이 발견된 테스트 대상 번인 보드(11b)에 대해 DC 테스트를 수행하는 DC 테스트부(13), 불량 검출 양상 DB(14) 및 불량 검출 결과 DB(15)를 포함한다.
기능 테스트부(12)와 DC 테스트부(13)의 구성 또는 동작은 종래의 반도체 테스트 공정에 사용되는 기능 테스트 장치 및 DC 테스트 장치와 각각 유사하거나 실질적으로 동일하여, 당해 기술에 지식을 가진 자에게 자명하므로 별도로 설명하지 않는다.
통상적으로 기능 테스트부(12)와 DC 테스트부(13)는 각각 다른 공정 절차 중에 DUT(20)의 동작이나 상태를 테스트하기 위해 개발된 장치들이지만, 본 발명에서는 DUT(20)가 탑재될 번인 보드(11a, 11b)의 상태를 테스트하는 데에 응용된다.
테스트를 할 번인 보드(11a)는 다수의 소켓들(111)이 가로 세로 매트릭스로 배열된다. 소켓(111)은 DUT(20)를 번인 보드(11a)의 기판에 기계적으로 고정하는 기계적 체결 구조와 DUT(20)의 핀 배열과 번인 보드(11a)의 신호 라인 배열 사이의 전기적 인터페이스를 동시에 제공하는 장치이다.
먼저 전체 소켓들(111)에 미리 양품으로 판정된 DUT들(20)을 탑재한다.
기능 테스트부(12)는 임의의 클럭 신호, 임의의 어드레스 신호, 임의의 컨트롤 신호, 임의의 커맨드 신호, 임의의 데이터 등으로 구성되는 일군의 테스트 패턴 신호를 생성하여 기능 테스트 인터페이스(121)를 통해 번인 보드(11a)에 인가할 수 있다. 기능 테스트부(12)가 생성하는 테스트 패턴 신호의 형태와 내용은 DUT에 따라 미리 정해질 수 있다.
기능 테스트부(12)는 테스트 패턴 신호를 수신한 DUT(20)로부터 소켓들(111)을 통해 출력되는 테스트 결과 신호들을 기능 테스트 인터페이스(121)를 통해 수신하고, 소정의 수신된 테스트 결과 신호들을 기준 테스트 결과 데이터에 대비하여, 번인 보드(11a) 상에서 신호의 전송 경로를 구성하는 각각의 소켓(111) 또는 소켓들(112), 번인 보드(11a)의 신호 라인(113), 회로 소자(114) 또는 커넥터(115)의 양호/불량 가능성을 결정할 수 있다.
이때, 테스트 대상 번인 보드(11a)에는 소켓(111)에 사전에 양품으로 판정된 DUT들(20)이 각각 탑재된 상태이므로, 만약 비정상적인 테스트 결과 신호가 수신되면, 그에 따라 그러한 비정상적인 테스트 결과 신호의 발생과 전송에 관여한 소켓(111) 또는 다수의 소켓들(112), 번인 보드(11a)의 신호 라인(113), 회로 소자(114) 또는 커넥터(115) 중에 적어도 어느 하나에 불량이 있을 가능성을 확인할 수 있다.
구체적으로, 비정상적인 테스트 결과 신호가 어떤 성격의 테스트 패턴 신호에 관한 응답이냐에 따라, 특정 위치의 소켓(111)의 불량 가능성, 특정 라인(행 또는 열)의 다수의 소켓들(111) 중 적어도 하나의 불량 가능성, 또는 번인 보드(11a)의 신호 라인(113), 회로 소자(114) 또는 커넥터(115) 중 적어도 하나의 불량 가능성을 판정할 수 있다.
예를 들어, 기능 테스트부(12)가 어떤 행 또는 열의 DUT들(20) 전체를 공통적으로 불량이라고 검출한다면, 기능 테스트부(12)는 그 행 또는 열의 소켓들(112)이 공유하는 신호들, 예를 들어 전원 신호나 상위 어드레스 신호가 전달되는 경로 상의 신호 라인(113), 회로 소자(114) 또는 커넥터(115) 중의 노후나 배선 불량 가능성을 논리적으로 판정할 수 있다.
또한 만약 기능 테스트부(12)가 특정 소켓(111)에 탑재된 DUT(20)에 한정되는 불량을 검출한다면, 기능 테스트부(12)는 특정 소켓(111) 자체의 배선 불량 가능성을 논리적으로 판정할 수 있다.
실시예에 따라, 기능 테스트부(12)는 동일한 양품 DUT들(20)에 대해 두 차례 기능 이상 테스트를 반복할 수 있다. 경험적으로, 이유는 정확히 특정할 수 없지만, 한 차례 테스트에서 정상으로 판정되더라도 다음 차례의 테스트에서는 불량으로 판정되는 경우와 같이 판정이 오락가락하는 경우가 종종 있다. 불량인데 양품으로 판정(false positive)할 가능성과 양품인데 불량으로 판정(false negative)할 가능성을 모두 줄이기 위해, 반복적으로 테스트할 수 있다.
따라서, 기능 테스트부(12)는 동일한 양품 DUT들(20)에 대해 기능 테스트를 여러 회 반복하고, 각 소켓(111) 위치에서 DUT들(20)의 누적된 판정 결과들에 기초한 판정 결과 맵을 생성할 수 있다.
판정 결과 맵은 예를 들어, 가로 m 개, 세로 n 개의 소켓들이 행렬 형태로 배치된 번인 보드의 형상을 본따 그래픽적으로 만들어질 수 있다.
판정 결과 맵에서 불량 가능성은 경험적, 통계적 기준을 바탕으로 최종적으로 판정할 수 있다. 예를 들어 20 번 반복 테스트 중 2회 이상을 기준으로 불량 가능성을 판정할 수 있다.
만약 판정 결과 맵에서 모든 소켓에 대해 불량 가능성이 없다면, 해당 번인 보드(11a)는 정상으로 판정된다. 반면에 판정 결과 맵이 단 하나의 소켓(111)이라도 불량 가능성을 내포한다면, 해당 번인 보드(11a)는 이제 DC 테스트부(13)에서 DC 테스트를 받을 필요가 있다.
DC 테스트부(13)는 DC 테스트 인터페이스(131)를 통해 번인 보드(11b)의 소켓(111), 신호 라인(113), 회로 소자(114) 또는 커넥터(115)들의 직류 전압 및 직류 전류 특성을 검출하고, 배선의 단락(short) 또는 개방(open) 상태 또는 저항기나 커패시터 등의 회로 소자의 정상 여부를 판정할 수 있다.
이를 위해, DC 테스트부(13)는 앞서 기능 테스트부(12)의 기능 테스트 결과에 의해 불량 가능성이 검출된 소켓(111)에 대해, 또는 번인 보드(11b) 전체의 소켓들에 대해, DUT 미탑재(unloading) 상태 및 단락 더미 DUT(short dummy DUT)(21) 탑재 상태에서, 매 소켓(111)의 단자 단위로 각각 DC 테스트를 수행할 수 있다. 단락 더미 DUT(21)는 DUT(20)의 핀 배열과 동일한 핀 배열을 가지며, 모든 핀들이 서로 단락되어 있는 특수한 DUT이다.
먼저 DUT 미탑재 상태는 단락 결함을 검출하기 위한 절차로서, 소켓(111)은 설계에 따라 의도적으로 단락된 단자들을 제외한 모든 단자들이 서로 간에 개방된 상태이어야 정상이므로, 만약 DC 테스트부(13)가 해당 소켓(111)에서 개방된 상태, 환산 저항값이 매우 큰 상태로 검출되지 않고 소정의 누설 전류가 검출된다거나 단락된 상태가 검출되면, 해당 소켓의 해당 단자들 사이에, 예를 들어 핀이 휘어 서로 접촉된 상태라든가, 기판이 노후화하여 절연 특성이 나빠졌다거나 하여, 전기적으로 문제가 있음을 알 수 있다.
경우에 따라서는, 어떤 공통된 신호 라인을 공유하는 소켓들(112)이 불량인 경우에는, 단자의 종류에 따라 해당 단자 자체가 아닌, 해당 단자들과 연결된 신호 라인(113), 회로 소자(114) 및 커넥터(115) 중 어느 구성 요소에 전기적으로 문제가 있을 수 있다.
단락 더미 DUT(21) 탑재 상태는 개방 결함을 검출하기 위한 절차로서, 소켓(111)은 모든 단자들이 단락 더미 DUT(21)에 의해 단락된 상태이어야 정상이므로, 만약 DC 테스트부(13)가 해당 소켓(111)에서 단락된 상태, 다시 말해 환산 저항값이 매우 작은 상태로 검출되지 않고 그보다 높은 또는 아주 큰 값의 저항이 검출되면, 해당 소켓의 해당 단자가 속하는 회로 경로의 어떤 구성 요소에 불량이 있음을 알 수 있다.
번인 보드(11b)의 불량은 전기적 결함 뿐 아니라 물리적 결함에 의해서도 일어날 수 있으며, 전기적 불량은 소켓의 단자가 속하는 직류 폐회로를 구성하는 모든 요소들 중 어느 하나에 또는 복합적으로 있을 수 있기 때문에, 불량의 양상들도 다양하게 나타날 수 있다.
이에 따라, 불량 검출 양상 DB(14)는 발생 가능한 하나 이상의 다양한 불량 원인들의 조합에서 일어날 수 있는 불량 검출 양상들을 미리 저장할 수 있다.
예를 들어, 불량 검출 양상은 소켓의 단자가 속하는 직류 폐회로를 구성하는 각각의 요소들에 생긴 불량과 그 불량으로 인한 전압, 전류 또는 저항의 측정 범위를 짝지은 정보일 수 있고, 불량 검출 양상 DB(14)는 이러한 불량 원인과 전기량의 측정 범위를 각각 나열한 룩업테이블일 수 있다.
만약 DC 테스트부(13)가 어떤 소켓(111)에 관하여 측정한 전압, 전류 또는 저항 측정 값을 가지고 불량 검출 양상 DB(14)를 참조하여 불량 원인을 식별할 수 있다.
예를 들어, 전기량 측정 값이 특정 요소의 불량 시에 발생하는 전기량 측정 범위에 부합한다면, DC 테스트부(13)는 그 부합하는 특정 요소에 불량이 있다고 판정할 수 있다.
불량 원인이 식별되면 작업자가 식별된 불량 원인을 직접 확인하고, 수리 또는 복원할 수 없는 수준이라면 번인 보드(11b)는 폐기될 수 있다.
DC 테스트부(13)는 DC 테스트 및 불량 검출 양상의 참조를 통한 불량 검출 결과를 불량 검출 결과 DB(15)에 저장할 수 있다.
도 2는 본 발명의 일 실시예에 따른 번인 보드의 테스트 방법을 예시한 순서도이다.
도 2를 참조하면, 번인 보드 테스트 방법은 단계(S21)에서, 전체 소켓들(111)에 미리 양품으로 판정된 DUT들(20)이 각각 탑재된 상태에서, 기능 테스트부(12)가 테스트 패턴 신호를 생성하여 기능 테스트 인터페이스(121)를 통해 번인 보드(11a)에 인가하고, 테스트 패턴 신호를 수신한 DUT들(20)로부터 소켓(111)을 통해 출력되는 테스트 결과 신호들을 기능 테스트 인터페이스(121)를 통해 수신하는 단계로부터 시작할 수 있다.
이어서, 단계(S22)에서, 기능 테스트부(12)가 소정의 수신된 테스트 결과 신호들을 기준 테스트 결과 데이터에 대비하여, 각각의 소켓(111) 또는 일련의 소켓들(112), 번인 보드(11a)의 신호 라인(113), 회로 소자(114) 또는 커넥터(115)의 양호 또는 불량 가능성을 결정한다.
탑재된 DUT들(20)은 모두 양품이기 때문에, 불량이 검출되면, 번인 보드 상에서 신호의 전송 경로를 구성하는 소켓(111)이나 신호 라인(113), 회로 소자(114) 또는 커넥터(115) 중 적어도 한 요소가 불량일 가능성이 있다고 할 수 있다.
단계(S23)에서, 기능 테스트부(12)가 동일한 양품 DUT들(20)에 대해 기능 테스트를 여러 회 반복하고, 각 소켓(111) 위치에서 DUT들(20)의 누적된 판정 결과들에 기초한 판정 결과 맵을 생성할 수 있다.
실시예에 따라, 기능 테스트부(12)가 동일한 양품 DUT들(20)에 대해 기능 테스트를 한 차례 반복하고 판정 결과 맵을 생성할 수도 있다.
단계(S24)에서, 판정 결과 맵이 적어도 하나의 불량 가능성이 있는 소켓을 포함하는지 판단하고, 그러하다면 단계(S25)로 진행하고, 그렇지 않고 불량이 없다면 번인 보드 테스트 절차를 종료한다.
단계(S25)에서, DC 테스트부(13)가 불량 가능성이 검출된 소켓(111)에 대해, 또는 번인 보드(11b) 전체의 소켓들에 대해, DUT 미탑재 상태에서, 각 소켓(111)의 단자 단위로 각각 DC 테스트를 수행할 수 있다.
단계(S26)에서, DC 테스트부(13)가 불량 가능성이 검출된 소켓(111)에 대해, 또는 번인 보드(11b) 전체의 소켓들에 대해, 단락 더미 DUT(21) 탑재 상태에서, 각 소켓(111)의 단자 단위로 각각 DC 테스트를 수행할 수 있다.
단계(S27)에서, DC 테스트부(13)가 발생 가능한 하나 이상의 다양한 불량 원인들의 조합에서 일어날 수 있는 불량 검출 양상들을 미리 저장한 불량 검출 양상 DB(14)를 참조하여, DC 테스트 결과로부터 불량의 원인을 식별할 수 있다.
불량 검출 양상 DB(14)는 이러한 불량 원인과 전기량의 측정 범위를 각각 나열한 룩업테이블일 수 있다.
불량 원인이 식별되면 작업자가 식별된 불량 원인을 직접 확인하고, 수리 또는 복원할 수 없는 수준이라면 번인 보드(11b)는 폐기될 수 있다.
이어서, 단계(S28)에서 DC 테스트부(13)가 DC 테스트 및 불량 검출 양상의 참조를 통한 불량 검출 결과를 불량 검출 결과 DB(15)에 저장할 수 있다.
향후에, 장시간 동안 번인 보드(11a, 11b)의 누적되는 불량 검출 결과를 이용하여 불량 검출 추세를 분석하면, 특정 요소에 반복적으로 불량이 발생하는 경향을 발견한다거나, 근본적인 불량 원인을 파악하여 개선책을 도모한다거나, 수리 노하우를 개발할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.
10 번인 보드 테스트 시스템
11 번인 보드 111, 112 소켓
113 신호 라인 114 회로 소자
115 커넥터
12 기능 테스트부 121 기능 테스트 인터페이스
13 DC 테스트부 131 DC 테스트 인터페이스
14 불량 검출 양상 DB 15 불량 검출 결과 DB

Claims (10)

  1. 번인 보드의 전체 소켓들에 미리 양품으로 판정된 DUT들이 각각 탑재된 상태에서, 테스트 패턴 신호를 생성하여 상기 번인 보드에 인가하고, 상기 DUT들로부터 소켓들을 통해 출력되는 테스트 결과 신호들을 수신하며, 상기 수신된 테스트 결과 신호들을 기준 테스트 결과 데이터에 대비하여, 상기 번인 보드 상에서 신호의 전송 경로를 구성하는 소켓, 신호 라인, 회로 소자 또는 커넥터의 양호 또는 불량 가능성을 결정하는 기능 테스트부; 및
    적어도 하나의 소켓이 속하는 신호의 전송 경로에 관하여 불량 가능성이 검출되면, 상기 소켓에 대해, 또는 상기 번인 보드 전체의 소켓들에 대해, DUT 미탑재 상태 또는 단락 더미 DUT 탑재 상태에서, 각 소켓의 단자 단위로 각각 DC 테스트를 수행하고, DC 테스트 결과로부터 불량의 원인을 식별하는 DC 테스트부를 포함하는 번인 테스트 장치.
  2. 청구항 1에 있어서, 상기 기능 테스트부는,
    동일한 양품 DUT들에 대해 상기 번인 보드의 기능 테스트를 한 차례 이상 반복하고, 각 소켓 위치에서 상기 양품 DUT들의 판정 결과들에 기초한 판정 결과 맵을 생성하도록 동작하는 것을 특징으로 하는 번인 테스트 장치.
  3. 청구항 1에 있어서,
    번인 보드에서 발생 가능한 하나 이상의 다양한 불량 원인들의 조합에서 일어날 수 있는 불량 검출 양상들을 미리 저장한 불량 검출 양상 DB를 더 포함하고,
    상기 DC 테스트부는,
    상기 불량 검출 양상 DB를 참조하여, DC 테스트 결과로부터 불량의 원인을 식별하도록 동작하는 것을 특징으로 하는 번인 테스트 장치.
  4. 청구항 3에 있어서, 상기 불량 검출 양상 DB는,
    불량 원인들과 전기량의 측정 범위들을 각각 나열한 룩업테이블인 것을 특징으로 하는 번인 테스트 장치.
  5. 청구항 1에 있어서, 상기 DC 테스트부가 DC 테스트 및 불량 검출 양상의 참조를 통한 불량 검출 결과를 저장하는 불량 검출 결과 DB를 더 포함하는 것을 특징으로 하는 번인 테스트 장치.
  6. 기능 테스트부 및 DC 테스트부를 포함하는 번인 테스트 장치를 이용한 번인 테스트 방법으로서,
    상기 기능 테스트부가, 번인 보드의 전체 소켓들에 미리 양품으로 판정된 DUT들이 각각 탑재된 상태에서, 테스트 패턴 신호를 생성하여 상기 번인 보드에 인가하고, 상기 DUT들로부터 소켓들을 통해 출력되는 테스트 결과 신호들을 수신하는 단계;
    상기 기능 테스트부가, 상기 수신된 테스트 결과 신호들을 기준 테스트 결과 데이터에 대비하여, 상기 번인 보드 상에서 신호의 전송 경로를 구성하는 소켓, 신호 라인, 회로 소자 또는 커넥터의 양호 또는 불량 가능성을 결정하는 단계;
    상기 DC 테스트부가, 적어도 하나의 소켓이 속하는 신호의 전송 경로에 관하여 불량 가능성이 검출되면, 상기 소켓에 대해, 또는 상기 번인 보드 전체의 소켓들에 대해, DUT 미탑재 상태에서, 각 소켓의 단자 단위로 각각 DC 테스트를 수행하고, DC 테스트 결과로부터 불량의 원인을 식별하는 단계; 및
    상기 DC 테스트부가, 불량 가능성이 검출된 상기 소켓에 대해, 또는 상기 번인 보드 전체의 소켓들에 대해, 단락 더미 DUT 탑재 상태에서, 각 소켓의 단자 단위로 각각 DC 테스트를 수행하고, DC 테스트 결과로부터 불량의 원인을 식별하는 단계를 포함하는 번인 테스트 방법.
  7. 청구항 6에 있어서, 상기 기능 테스트부가, 양호 또는 불량 가능성을 결정하는 단계에 이어서,
    동일한 양품 DUT들에 대해 상기 번인 보드의 기능 테스트를 한 차례 이상 반복하고, 각 소켓 위치에서 상기 양품 DUT들의 판정 결과들에 기초한 판정 결과 맵을 생성하는 단계; 및
    판정 결과 맵이 적어도 하나의 불량 가능성이 있는 소켓을 포함하는지 판단하는 단계를 더 포함하는 것을 특징으로 하는 번인 테스트 방법.
  8. 청구항 6에 있어서,
    상기 DC 테스트부가, 번인 보드에서 발생 가능한 하나 이상의 다양한 불량 원인들의 조합에서 일어날 수 있는 불량 검출 양상들을 미리 저장한 불량 검출 양상 DB를 참조하여, 상기 DC 테스트 결과로부터 불량의 원인을 식별하는 단계를 더 포함하는 것을 특징으로 하는 번인 테스트 방법.
  9. 청구항 8에 있어서, 상기 불량 검출 양상 DB는,
    불량 원인들과 전기량의 측정 범위들을 각각 나열한 룩업테이블인 것을 특징으로 하는 번인 테스트 방법.
  10. 청구항 6 또는 청구항 8에 있어서, 상기 DC 테스트부가 상기 DC 테스트 결과에 따라 식별한 불량의 원인을 불량 검출 결과 DB에 저장하는 단계를 더 포함하는 것을 특징으로 하는 번인 테스트 방법.
KR1020130049175A 2013-05-02 2013-05-02 번인 보드의 테스트 시스템 KR101499851B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130049175A KR101499851B1 (ko) 2013-05-02 2013-05-02 번인 보드의 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130049175A KR101499851B1 (ko) 2013-05-02 2013-05-02 번인 보드의 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20140131605A KR20140131605A (ko) 2014-11-14
KR101499851B1 true KR101499851B1 (ko) 2015-03-23

Family

ID=52452909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130049175A KR101499851B1 (ko) 2013-05-02 2013-05-02 번인 보드의 테스트 시스템

Country Status (1)

Country Link
KR (1) KR101499851B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001918A (ko) * 2016-06-28 2018-01-05 세메스 주식회사 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
KR20180056954A (ko) * 2016-11-21 2018-05-30 세메스 주식회사 테스트 핸들러의 인서트 검사 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548782B1 (ko) * 2016-07-26 2023-06-27 세메스 주식회사 반도체 소자 테스트 장치
KR102561064B1 (ko) * 2021-01-07 2023-07-27 박병옥 표시장치의 열화 성능 테스트 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040089897A (ko) * 2003-04-15 2004-10-22 삼성전자주식회사 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
JP2005300351A (ja) 2004-04-12 2005-10-27 Renesas Technology Corp 半導体試験装置および半導体試験方法
JP4902509B2 (ja) 2007-12-06 2012-03-21 日本エンジニアリング株式会社 バーンインシステム及びバーンインシステム用サーバコンピュータ
KR20120078225A (ko) * 2010-12-31 2012-07-10 선테스트코리아 주식회사 번인보드 검사장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040089897A (ko) * 2003-04-15 2004-10-22 삼성전자주식회사 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
JP2005300351A (ja) 2004-04-12 2005-10-27 Renesas Technology Corp 半導体試験装置および半導体試験方法
JP4902509B2 (ja) 2007-12-06 2012-03-21 日本エンジニアリング株式会社 バーンインシステム及びバーンインシステム用サーバコンピュータ
KR20120078225A (ko) * 2010-12-31 2012-07-10 선테스트코리아 주식회사 번인보드 검사장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001918A (ko) * 2016-06-28 2018-01-05 세메스 주식회사 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
KR102521076B1 (ko) * 2016-06-28 2023-04-12 세메스 주식회사 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
KR20180056954A (ko) * 2016-11-21 2018-05-30 세메스 주식회사 테스트 핸들러의 인서트 검사 방법
KR102635806B1 (ko) 2016-11-21 2024-02-13 세메스 주식회사 테스트 핸들러의 인서트 검사 방법

Also Published As

Publication number Publication date
KR20140131605A (ko) 2014-11-14

Similar Documents

Publication Publication Date Title
KR100493058B1 (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
US6138256A (en) Intelligent binning for electrically repairable semiconductor chips
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
KR101499851B1 (ko) 번인 보드의 테스트 시스템
US8922233B2 (en) Apparatus for testing a semiconductor device and method of testing a semiconductor device
TW201901167A (zh) 元件之檢查方法
JP2015049100A (ja) 測定装置および測定方法
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
JPH1138085A (ja) テスタの動作誤謬検査方法
WO2010112976A2 (en) Connection quality verification for integrated circuit test
JP6520127B2 (ja) 基板検査装置、基板検査方法及び基板検査用治具
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
JPH10142281A (ja) 回路基板検査方法
KR101483952B1 (ko) 와이어 하네스 검사방법
JP3797529B2 (ja) 導通状態検知機能付き集積回路
KR102635806B1 (ko) 테스트 핸들러의 인서트 검사 방법
US6717870B2 (en) Method for assessing the quality of a memory unit
KR20090109700A (ko) 메모리 테스트 보드의 동기화 장치
JPH04315068A (ja) プリント回路板の検査装置
JP4282589B2 (ja) 回路基板検査装置および回路基板検査方法
JP2002131372A (ja) 半導体デバイスの検査方法及び検査装置
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
CN111366797A (zh) 电容测试装置
JP4062424B2 (ja) メモリテストシステム及びメモリテスト方法
KR20070053396A (ko) 자동 소켓 오프 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200212

Year of fee payment: 6