CN111869336A - 测试样品和用于检查电路板的方法 - Google Patents
测试样品和用于检查电路板的方法 Download PDFInfo
- Publication number
- CN111869336A CN111869336A CN201980020547.9A CN201980020547A CN111869336A CN 111869336 A CN111869336 A CN 111869336A CN 201980020547 A CN201980020547 A CN 201980020547A CN 111869336 A CN111869336 A CN 111869336A
- Authority
- CN
- China
- Prior art keywords
- test
- layers
- circuit card
- layer
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 329
- 238000000034 method Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims description 46
- 238000005259 measurement Methods 0.000 claims description 15
- 238000013461 design Methods 0.000 claims description 12
- 238000002310 reflectometry Methods 0.000 claims description 7
- 230000001066 destructive effect Effects 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000000275 quality assurance Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明涉及一种用于带有至少一个电路卡(101)的面板(100)的测试样品(110)。电路卡(101)具有M个层(121),M等于2或更大,层分别通过基板(122、123)彼此电绝缘。测试样品(110)包括用于电路卡(101)的相应的M个层(121)的M个测试层(241)。M个测试层(241)分别具有导电的基准面(212)和与之电绝缘的测试线路(211、213)。测试层(241)的基准面(212)构造成针对直接相邻的测试层(241)的测试线路(212、213)的基准层。
Description
技术领域
本发明涉及一种测试样品,其使得能以可靠的和无损毁的方式检查电路板的结构。此外,本发明还涉及一种用于借助在本文献中说明的测试样品来检查电路板的方法。
背景技术
电路板或电路卡在当前可以具有多个(例如M = 4、6、8、10或更大)导电的层。在制造电路卡时可能发生的是,使用错误的材料(例如有错误的介电常数的材料)和/或有错误的厚度的材料。此外还可能发生的是,层被错换,这可能导致基于电路卡制造的电子电路发生故障。
典型地仅能在检验方法的范畴内(此时电路卡被损毁)识别这种制造误差。例如可以制造并且在使用显微镜的情况下测量电路卡的一个或多个显微照片,以便识别制造误差。
发明内容
本文献涉及的技术任务是,实现电路卡制造的有效和无损毁的质量保障。
该任务通过独立权利要求的主题解决。有利的实施方式尤其在从属权利要求中定义、在随后的说明书说明或者在附图中示出。
按照本发明的一个方面,说明了一种用于带有至少一个电路卡的面板的测试样品。电路卡和测试样品在共同的面板上制造并且因此典型地具有相同的或相应的层结构。电路卡或面板可以具有M个层,M等于2或者更大(典型地M = 4、6、8、10或更大),M个层分别通过基板(例如由纤维复合材料制成)彼此电绝缘。电路卡或面板尤其典型地具有M-1个基板。
为了制造电路卡,提供M个用于面板的M个层的壳模。在此,壳模具有电路卡的相应的额定层的设计或布局和测试样品的测试层的设计或布局。层设计或布局可以分别成对地施加到两层的面板上。紧接着N个制好的两层的面板通过各一个基板(特别是预浸基板)合并在一起,以便制造M=2N层的面板。在制造时有可能错误地合并两层的面板(例如以错误的顺序)和/或可能使用错误的基板来合并两层的面板(例如有错误的厚度和/或错误的介电特性)。因此所制造的电路卡可能是不合格的。借助在本文献中说明的测试样品能以有效和无损毁的方式检出电路卡的制造误差。
如已经在上文中陈述的那样,测试样品包括用于电路卡的相应的M个层的M个测试层。M个测试层可以分别具有导电的基准面和与之电绝缘的测试线路。为了这个目的,可以围绕测试层的测试线路创造出一个绝缘区域(通过移除所述层的导电的材料)。在此,M个测试层的基准面优选分别覆盖相应的测试层的总面积的70%、80%或更大。
这样来构造M个测试层的基准面,使得一个测试层的基准面构造成用于至少一个直接相邻的测试层的测试线路的基准层或电气参照。尤其可以这样来构造M个测试层,使得针对所有的M个测试层、一个或多个直接相邻的测试层的基准面,形成了用于相应的测试层的测试线路的基准层或电气参照。为了这个目的,M个测试层的基准面可以通过一个或多个金属化通孔或导孔导电地相互连接。M个测试层的基准面尤其可以分别与接地线和/或地线连接。
因此提供了一种有M个测试层的测试样品,其中,M个测试层分别具有至少一个(必要时正好一个)测试线路。测试线路在一个或多个直接相邻的测试层中分别具有基准层,并且因此能以可靠的方式用于测量测试层的一个或多个电气特性以及基于该电气特性来鉴别不同的测试层。因此可以基于在测试样品的测试层和电路卡的层之间的一对一的关系通过测量测试层的一个或多个电气特性推断出电路卡的制造误差。
有待检查的电路卡可以在额定状态中(特别是在无误差的状态中)具有M个有各一个额定设计的额定层(这就是说导体结构的额定布局)。电路卡的一个或多个、特别是M-1个基板在额定状态中可以备选或补充性地分别具有关于基板厚度的和/或关于介电特性(特别是基板的材料的介电常数)的额定值。
测试样品的M个测试层可以构造用于,在额定状态下(这就是说在无误差地制造面板时),在无损毁地测量M个测试层的至少一个电气上重要的特性时提供(至少或正好)M个不同的参考值。尤其可以为每个所测得的特性提供至少一个参考值。在此,针对不同的测试层的所测得的特性的参考值可以至少部分不同。针对至少一个电气上重要的特性的至少M个不同的参考值然后可以用于将测试样品的M个测试层彼此区分开来。
必要时可以测量多个不同的电气上重要的特性(例如测试层的测试线路的长度和测试层的测试线路的阻抗)。然后可以为每一个特性提供(至少)一个单独的参考值。例如可以在观察Q个不同的电气上重要的特性(Q = 1、2、3或更大)时在必要时提供针对Q个特性的正好或至少Q个参考值(每个特性至少一个参考值)。在这种情况下,可以为M个测试层中的每一个测试层提供(至少或正好)Q个参考值并且因此总体上为测试样品提供(至少或正好)Q·M个参考值。通过观察多个不同的电气上重要的特性,可以进一步提高区分测试样品的不同的测试层的可靠度。
M个测试层在一对一关系中可以配属于M个额定层,因而通过在测试样品上实施无损毁的测量可以检出电路卡的制造误差。在此,制造误差尤其可以包括:M个额定层的错误的顺序;电路卡的没有对应所需的额定层的至少一个层;和/或有错误的厚度的和/或错误的介电特性的至少一个基板。
测试样品的M个测试层因此可以作为参考测试层配设给电路卡的不同的额定层。M个测试层、特别是M个测试层的测试线路,可以具有不同的设计或布局。在此,这样来区分所述设计或布局,使得不同的测试层可以通过对测试层的至少一个电气上重要的特性的无损毁的测量彼此区分。当测量表明,针对测试层所测得的实际值对应针对参考测试层的参考值时,就可以排除制造误差。另一方面,当实际值至少部分偏离参考值时,就可以检出存在制造误差。必要时也可以鉴别特定的制造误差(例如错误的层或层的错误的顺序)。
测试样品可以具有纵向和横向,其中,测试样品沿纵向比沿横向更大(例如大了2、3、4倍或更大)。M个测试层的测试线路然后可以分别大部分沿着纵向延伸(例如占80%、90%或更大)。在此,测试线路可以具有比该测试线路的宽度大得多的、例如大了10、20、50倍或更大的长度、通过这样构造的测试线路可以提供用于在相邻的测试层中的测试线路的大面积的并且空间上限定的基准面。这又实现了测试层的电气上重要的特性的精准的设定,这使得能可靠地识别不同的测试层并且因此可靠地识别制造误差。
测试样品可以具有沿着该测试样品的纵向延伸的中线,该中线将测试样品分成第一个半部和第二个半部。M个测试层的测试线路然后可以交替地布置在第一个半部和第二个半部中。此外,M个测试层的基准面能以与测试线路互补的方式交替地至少大部分(必要时也全部)布置在第二个半部中和第一个半部中。因此能以有效的方式提供用于不同的测试层的测试线路的一个或多个参考层。
M个测试层的测试线路可以具有各一个接触部位,测试线路通过所述接触部位能分别单独地电接触。对测试层的至少一个电气上重要的特性的测量可以通过这个测试层的测试线路的接触部位完成。例如可以将时域反射计连接到测试线路的接触部位上,以便执行对至少一个电气上重要的特性的测量。因此能以有效的方式借助无损毁的测量鉴别各个测试层。
M个测试层、特别是M个测试层的测试线路,可以这样彼此区分,即,M个测试层基于在M个测试线路处的(特别是在M个测试线路的接触部位处的)电流测量和/或电压测量而可以彼此不同。M个测试层尤其可以这样彼此区分,即,能借助时域反射计的测量来区分M个测试层。
M个测试层的测试线路例如可以至少部分具有不同的长度。M个测试层的测试线路备选或补充性地可以至少部分具有不同的阻抗。M个测试层的测试线路可以备选或补充性地至少部分具有与相应的测试线路的(背对接触部位的)端部分开的反射部位,在该反射部位处,电脉冲被至少部分反射。M个测试层的测试线路可以备选或补充性地至少部分具有反射部位,所述反射部位关于位置和/或关于形状彼此不同。M个测试层、特别是M个测试层的测试线路,因此可以分别具有不同的设计或布局,这使得M个测试层可以借助电流测量和/或电压测量、特别是借助时域反射计测量彼此区分。因此实现了电路卡的制造误差的特别有效的识别。
按照另一个方面,说明了一种用于至少一个电路卡的面板,该面板包括在本文献中说明的测试样品。
按照本发明的另一个方面,说明了一种用于检查电路卡的方法。电路卡在此在面板中和测试样品一起制造,其中,测试样品优选如在本文献中说明那样设计。
电路卡具有M个层,M等于2或者更大,其中,层分别通过基板或薄层彼此电绝缘。测试样品具有相应的M个测试层,其中,为电路卡的M个层在额定状态中(这就是说M个额定层)配设测试样品的M个参考测试层。M个参考测试层在测量至少一个电气上重要的特性时提供M个参考值。电路卡的一个或多个、特别是M-1个基板在额定状态中可以备选或补充性地分别具有关于基板厚度和/或关于介电特性的参考值。
所述方法包括通过测量至少一个电气上重要的特性来检测针对测试样品的M个测试层的传感器数据。传感器数据尤其可以借助时域反射计检测。为了这个目的,时域反射计连接到M个测试层的测试线路的各个接触部位上。
此外,所述方法还包括基于传感器数据和基于参考值检出电路卡的制造误差。所检测到的传感器数据可以针对每个测试层包括对应参考值的实际值。传感器数据备选或补充性地可以是这样的,即,可以基于传感器数据为每个测试层求出对应参考值的实际值。所述方法然后可以包括(必要时成对地)比较实际值与相应的参考值。然后可以基于所述比较检出电路卡的制造误差。此外,可以基于所述比较必要时求出M个参考测试层的顺序和电路卡的配属于所述M个参考测试层的层的顺序。
因此说明了一种方法,该方法实现了对电路卡的制造的有效和无损毁的监控。在此,可以基于所述方法的高效必要时检查每个所制造的面板(和该面板上含有的一个或多个电路卡)。
用于识别不同的参考测试层的电气上重要的特性,可以包括下列一项或多项:测试线路或测试层的阻抗;测试线路或测试层的借助时域反射计求出的特性;测试线路的长度;在测试线路上的与相应的测试线路的端部分开的反射部位的存在,在该反射部位处至少部分反射电脉冲;和/或在测试线路上的反射部位的位置和/或形状。因此能以有效和可靠的方式鉴别不同的参考测试层,以便检出电路卡的制造误差。
所述方法可以包括,基于传感器数据求取M个测试层的、特别是M个测试层的测试线路的相应的阻抗的实际阻抗值。在此,参考值可以表示针对M个测试层的、特别是针对M个测试线路的参考阻抗值。然后可以基于实际阻抗值(和基于参考阻抗值)检出电路卡的至少一个基板的错误的厚度和/或错误的介电特性。
备选或补充性地可以基于传感器数据求取M个测试层的测试线路的至少一个测试线路的实际长度,和/或在M个测试层的测试线路的至少一个测试线路上的反射部位的实际位置和/或实际形状。在此,参考值可以包括至少一个测试线路的参考长度、至少一个测试线路的反射部位的参考位置和/或反射部位的参考形状。然后可以基于实际长度、实际位置和/或实际形状(并且基于参考长度、参考位置和/或参考形状)检出电路卡的错误的层。
要注意的是,本文献中说明的测试样品的和在本文献中说明的方法的各个方面能以多种多样的方式相互结合。权利要求的特征尤其能以多种多样的方式相互组合。
附图说明
接下来借助附图所示的实施例详细说明本发明。在此:
图1a在俯视图中示出了带有多个电路卡和一个测试样品的示例性的面板;
图1b在侧视图中示出了示例性的多层的电路卡或示例性的多层的面板;
图2a示出了测试样品的示例性的层结构;
图2b至2d示出了测试样品的示例性的测试层;并且
图3示出了用于借助测试样品检查电路卡的示例性的方法的流程图。
具体实施方式
如本文开头所述那样,本文献涉及电路卡制造时的质量保障。在本上下文中,图1a示出了面板100(这就是说总电路板),该面板在所示的例子中具有多个(必要时一致的)电路板或电路卡101。面板100在唯一一个制造方法中制造,并且因此使得能在唯一一个制造方法的范畴内制造多个电路卡101。面板100的一个分面可以用于制造至少一个测试样品110。测试样品110可以例如用于检查电路卡101的各个层的线路的阻抗值。
图1b示出了示例性的四层的面板100的层结构。为了制造面板100,可以从两侧用导电的分层或层121(特别是铜制的层)对薄板或基板122涂层。然后能在蚀刻工艺的范畴内在层121中制造印制导线。因此在基板122的两侧上制成了有电线的两层的电路板。换句话说,可以制造有层121的两层的电路板,其有特定的设计或布局。
两个这种两层的电路板然后可以通过另一个基板123(特别是所谓的“预浸材料”)相互连接,以便制造四层的面板100。因此通过N个两层的电路板的叠层可以用总共M = 2N个层121(例如N = 2、3、4、5或更大)制造面板100和电路卡101。
在制造面板100时可能出现制造误差。示例性的制造误差有:
· 基板122、123的错误的特性(例如厚度、材料、介电常数等);和/或
· 层121的错换(例如多个两层的电路板可能以错误的顺序合并,以便制造面板100或电路卡101)。
面板100的测试样品110以和面板100上的电路卡101相同的制造方法制造。结果是在制造面板100时的制造误差也会影响面板100的测试样品110。面板100的测试样品110因此可以用于识别制造误差。
图2a示出了示例性的测试样品110的层结构。测试样品110在每一个层241中(在本文献中也称为测试层)具有基准面212和至少一个测试线路211、213。在此在外层241中的测试线路211构造成微带并且中间层241的测试线路213构造成带状线。层241的基准面212可以通过层241的尽可能连贯的导电的分层(特别是铜分层)形成。在一个或多个局部限定的绝缘区域215中,可以移除层241的导电的分层,以便形成与基准面212电绝缘的测试线路211。
如在图2a中所示那样,在直接连续相继的层241中,基准面212和测试线路211、213交替,因而中间层241的测试线路213被两个直接相邻的层241的基准面212包围。此外,外层241的测试线路211具有在正好一个直接相邻的层241中的基准面212。图2a还示出了金属化通孔(这就是说导孔)214,不同的层241的基准面212可以通过所述金属化通孔导电地相互连接(特别是与地线或接地线)。
通过这种层结构可以提供测试样品110,该测试样品针对每一个层241包括至少一个测试线路211、213,该至少一个测试线路与至少一个基准面212和/或至少一个基准电位(例如GND)具有明确的关系。这实现了对测试样品110的层241的至少一个能电气地测量的特性的可靠的设定,这一点则实现了对测试样品110的不同的层241的有效和可靠的鉴别。
图2b至2d在俯视图中(这就是说沿着测试样品110的面)示出了测试样品110的示例性的层241。由图2b至2d可以看到,层241分别具有导电的基准面212,该基准面可以覆盖层241的总面积的大部分(例如70%、80%或更大)。此外,层241分别具有测试线路211、213,所述测试线路通过绝缘的区域215与基准面212电绝缘。绝缘区域215可以通过移除层241的导体材料形成。
如已经在上文中陈述的那样,测试线路211、213可以交替地布置在测试样品110的第一侧上(参看图2b)或者第二侧上(参看图2c)(参照测试样品110的横向232)。此外,测试线路211、213可以沿着测试样品110的纵向231延伸。层241的测试线路211、213优选被这样构造,使得测试线路211、213通过接触点或者通过接触部位220可以电接触。因此可以这样来构建测试样品110,使得各个层241的各个测试线路211、213可以分别单独地通过接触点220电接触。
在不同的层241中的测试线路211、213可以构建得不同。换句话说,测试线路211、213可以具有针对一个或多个可测量的特性的不同的特性值。一个或多个特性可以是这样的,即,它们能借助电气的测量方法(特别是借助时域反射计)检测。特性例如有:
· 测试线路211、213沿着测试样品110的纵向231的长度221;
· 测试线路211、213沿着测试样品110的横向232的宽度222;和/或
· 在测试线路211、213上的故障部位或反射部位223;其中,例如,在测试线路211、213上的故障部位223的宽度225和/或位置224和/或长度226可能改变。
因此通过改变一个或多个测试线路211、213的一个或多个特性可以提供有不同的特性的不同的层或测试层241。
可以为带M个层(例如M = 2、4、6、8、10或更大)的电路卡101限定M个测试线路211、213或M个测试层,它们分别具有一个或多个特性的特性值的能清楚地鉴别的组合。有待制造的电路卡101的不同的层121然后可以分别指派给不同的测试层241中的其中一个测试层作为参考测试层。测试层241的或者测试线路211、213的特性然后可以用来检查是否存在电路卡101的制造误差。
在一个示例中,将参考测试层m = 1、…、M指派给电路卡101的层121 m = 1、…、M,这就是说层121 m = 1和测试层241 m = 1一起、层121 m = 2和测试层241 m=2一起制造等。在此,优选这样来进行指派,使得在无误差地制造面板100时,获得了测试线路211、213和基准面212在图2b中示出的交替的结构。
在制造面板100之后,可以测量测试样品110的不同的测试层241的特性。为了这个目的,可以例如使用时域反射计(Time Domain Reflectometer),以便检测有关测试线路211、213的长度221的和/或有关测试线路211、213上的故障部位223的传感器数据。因此可以检测关于测试样品110的各个测试层241的传感器数据。然后可以将所述传感器数据与针对测试样品110的参考测试层m = 1、…、M的参考数据相比较。由所述比较就可以确定是否存在制造误差。
因此在测试样品110中,在每个层241中安装着测试线路211、213(在外层241中的各一个微带211,在一个或多个内层241中的各一个带状线213)。测试线路211、213可以分别用时域反射计测量。尤其可以就其阻抗和/或其长度221来测量测试线路211、213。
在无误差地制造的面板100或测试样品110中,针对面板100的每个层121、241产生了典型的阻抗。若超过或低于针对测试样品110的至少一个层241的这个阻抗,那么可以推断出,错误的电介质或有异常的层厚的电介质被用作了基板122、123。
测试样品110的各个测试线路211、213的长度221可以是不同的并且可以通过测量长度221(在各个测试线路211、213的长度221上的层分配)来确认,在面板100的层结构中的层121、241是否被错换。在测试样品110的各个层241中的测试线路211、213可以至少部分也一样长。在这些情况下,测试线路211、213可以具有有不同的阻抗的(典型地短的)(反射或故障)部位223(例如线变宽或线变细)。这些故障部位223可以在测试样品110的每个层241中处在另一个位置224处,以便确保清楚的层分配。因此可以通过故障部位或反射部位223的位置224进行层分配。故障部位或反射部位223在各个层241中备选或补充性地具有不同的长度226。
图3示出了用于检查多层的电路板101的示例性的方法300的流程图。电路卡101在面板100中与测试样品110一起制造。此外,电路卡101具有M个层121(M等于2或更大),所述层分别通过基板122、123彼此电绝缘。测试样品110具有相应的M个测试层241。
电路卡101的M个层121在额定状态中配设给测试样品110的M个参考测试层241。电路板101尤其可以在额定状态中具有M个有特定的额定设计的额定层121。将测试样品110的M个不同的参考测试层241配设给不同的额定层121。这可以例如由此达到,即,用于制造面板100的不同的层121的壳模分别具有额定层121的设计和各所配设的参考测试层241的设计。
然后可以检查测试样品110是否具有M个参考测试层241(以正确的顺序)。若是,那么可以推断出,在相同的面板100中制造的电路卡101,也具有M个额定层121(以正确的顺序)。另一方面则可以推断出电路卡101的制造误差。此外,必要时还可以鉴别特定的制造误差。
这样来构造M个参考测试层241,使得M个参考测试层241在(无损毁地)测量至少一个电气上重要的特性时提供(至少)M个(不同的)参考值。在此,可以必要时定义用于Q个不同的电气上重要的特性的值(Q=1、2、3或更大)。针对每个特性并且针对每个测试层241,然后可以分别提供至少一个参考值。不同的参考测试层241因此可以通过基于针对一个或多个电气上重要的特性的参考值来测量一个或多个电气上重要的特性加以鉴别。测量一个或多个电气上重要的特性的值,在此可以基于M个参考测试层214的、特别是M个参考测试层214的测试线路211、213的时域反射测量法进行。
所述方法300包括通过测量至少一个电气上重要的特性来检测301针对测试样品的M个测试层241的传感器数据。尤其可以借助时域反射计检测关于M个测试层241的传感器数据。此外,所述方法300还包括基于传感器数据和基于参考值检出302电路卡101的制造误差。
在本文献中说明的措施实现了在制造电路卡101时的有效的质量保障。在此,尤其可以检查,是否为电路卡101的基板122、123使用正确的电介质。备选或补充性地可以检测电路卡101的层结构。在此,可以在不使用损毁性测量的情况下进行检查,这降低了质量保障的成本。此外,通过所说明的措施对每个面板100和/或每个生产批次进行伴随生产的检验。此外,可以通过所说明的措施简化对生产问题的鉴别。
本发明并不局限于所示的实施例。尤其要注意的是,说明书和附图仅应阐明所建议的测试样品的和所建议的方法的原理。
Claims (15)
1.用于带有至少一个电路卡(101)的面板(100)的测试样品(110);
其中,电路卡(101)具有M个层(121),M等于2或更大,层分别通过基板(122、123)彼此电绝缘;其中,
- 测试样品(110)包括用于电路卡(101)的相应的M个层(121)的M个测试层(241);
- M个测试层(241)分别具有导电的基准面(212)和与之电绝缘的测试线路(211、213);并且
- 测试层(241)的基准面(212)构造成用于直接相邻的测试层(241)的测试线路(212、213)的基准层。
2.按照权利要求1所述的测试样品(110),其中,
- 所述测试样品(110)具有沿着所述测试样品(110)的纵向(231)延伸的中线,所述中线将测试样品分成了第一个半部和第二个半部;
- 所述M个测试层(241)的测试线路(211、213)交替地布置在第一个半部和第二个半部中;并且
- 所述M个测试层(241)的基准面(212)以与测试线路(211、213)互补的方式交替地至少大部分布置在第二个半部和第一个半部中。
3.按照前述权利要求中任一项所述的测试样品(110),其中,
- 所述测试样品(110)具有纵向(231)和横向(232);
- 所述测试样品(110)沿纵向(231)比沿横向(232)更大;并且
- 所述M个测试层的测试线路(211、213)分别大部分沿着纵向(231)延伸。
4.按照前述权利要求中任一项所述的测试样品(110),其中,
- 所述M个测试层(110)的基准面(212)通过一个或多个金属化通孔(214)导电地相互连接;和/或
- 所述M个测试层(110)的基准面(212)分别覆盖相应的测试层(241)的总面积的70%、80%或更大;和/或
- 所述M个测试层(110)的基准面(212)分别与地线和/或接地线连接。
5.按照前述权利要求中任一项所述的测试样品(110),其中,所述M个测试层(110)的测试线路(211、213)分别具有接触部位(220),所述测试线路(211、213)通过所述接触部位分别能单独地电接触。
6.按照前述权利要求中任一项所述的测试样品(110),其中,所述M个测试层(110)、特别是所述M个测试层(110)的测试线路(211、213)这样彼此不同,使得所述M个测试层(110)能基于在M个测试线路(211、213)处的电流测量和/或电压测量而彼此区分。
7.按照前述权利要求中任一项所述的测试样品(110),其中,所述M个测试层(110)的测试线路(211、213)
- 至少部分具有不同的长度(221);和/或
- 至少部分具有不同的阻抗;和/或
- 至少部分具有与相应的测试线路(211、213)的端部分开的反射部位(223),电脉冲在所述反射部位处至少部分被反射;和/或
- 至少部分具有反射部位(223),反射部位关于位置(223)和/或关于形状彼此不同。
8.按照前述权利要求中任一项所述的测试样品(110),其中,
- 所述电路卡(101)在额定状态中具有有各一个额定设计的M个额定层(121);
- 所述电路卡(101)的一个或多个基板(122、123)在额定状态中分别具有关于厚度和/或介电特性的额定值;
- 所述测试样品(110)的M个测试层(241)构造用于,在额定状态中,在无损毁地测量M个测试层(241)的至少一个电气上重要的特性时,提供M个不同的参考值;
- M个测试层(241)以一对一的关系配设给M个额定层(121),因而通过在所述测试样品(110)处实施无损毁的测量能够检出所述电路卡(101)的制造误差;并且
- 制造误差尤其包括:
- M个额定层(121)的错误的顺序;
- 至少一个不对应所需的额定层(121)的层(121);和/或
- 有错误的厚度和/或错误的介电特性的至少一个基板(122、123)。
9.用于检查电路卡(101)的方法(300),电路卡在面板(100)中和测试样品(110)一起制造;其中,电路卡(101)具有M个层(121),M等于2或更大,层分别通过基板(122、123)彼此电绝缘;其中,测试样品(110)具有相应的M个测试层(241);其中,为电路卡(101)的M个层(121)在额定状态中配设测试样品(110)的M个参考测试层(241),参考测试层在测量至少一个电气上重要的特性时提供至少M个参考值;其中,方法(300)包括:
- 通过测量至少一个电气上重要的特性检测(301)针对测试样品的M个测试层(241)的传感器数据;和
- 基于传感器数据和基于参考值检出(302)电路卡(101)的制造误差。
10.按照权利要求9所述的方法(300),其中,
- 针对每个测试层(241)的传感器数据包括对应参考值的实际值;
- 所述方法(300)包括成对地比较实际值与相应的参考值;并且
- 基于比较检出所述电路卡(101)的制造误差。
11.按照权利要求10所述的方法(300),其中,所述方法(300)包括,基于所述比较求出M个参考测试层(241)的顺序和所述电路卡(101)的配属于M个参考测试层(241)的层(121)的顺序。
12.按照权利要求9至11中任一项所述的方法(300),其中,电气上重要的特性包括:
- 测试层(241)的测试线路(211、213)的阻抗;
- 测试线路(211、213)的借助时域反射测量法求出的特性;
- 测试线路(211、213)的长度(221);
- 在测试线路(211、213)上存在与相应的测试线路(211、213)的端部分开的反射部位(223),在所述反射部位处至少部分反射电脉冲;和/或
- 在测试线路(211、213)上的反射部位(223)的位置(224)和/或形状(226)。
13.按照权利要求9至12中任一项所述的方法(300),其中,所述方法(300)包括,
- 基于传感器数据求出M个测试层(241)的测试线路(211、213)的相应的阻抗的实际阻抗值;其中,参考值表明针对M个测试线路(211、213)的参考阻抗值;和
- 基于实际阻抗值检出(302)所述电路卡(101)的至少一个基板(122、123)的错误的厚度和/或错误的介电特性。
14.按照权利要求9至13中任一项所述的方法(300),其中,所述方法(300)包括,
- 基于传感器数据求出M个测试线路(211、213)中的至少一个测试线路的实际长度(221),和/或在M个测试层(241)的至少一个测试线路(211、213)上的反射部位(223)的实际位置(224)和/或实际形状(226);其中,参考值包括参考长度(221)、至少一个测试线路(211、213)的反射部位(223)的参考位置(224)和/或反射部位(223)的参考形状(226);和
- 基于实际长度(221)、实际位置(224)和/或实际形状(226)检出(302)所述电路卡(101)的错误的层(121)。
15.按照权利要求9至14中任一项所述的方法(300),其中,所述电路卡(101)的一个或多个、特别是M-1个基板(122、123)在额定状态中分别具有关于基板厚度和/或关于介电特性的参考值。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018204108.3A DE102018204108A1 (de) | 2018-03-19 | 2018-03-19 | Testcoupon und Verfahren zur Überprüfung einer Leiterplatte |
DE102018204108.3 | 2018-03-19 | ||
PCT/EP2019/056782 WO2019179984A1 (de) | 2018-03-19 | 2019-03-19 | Testcoupon und verfahren zur überprüfung einer leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111869336A true CN111869336A (zh) | 2020-10-30 |
Family
ID=65861284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980020547.9A Pending CN111869336A (zh) | 2018-03-19 | 2019-03-19 | 测试样品和用于检查电路板的方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP3769593A1 (zh) |
CN (1) | CN111869336A (zh) |
DE (1) | DE102018204108A1 (zh) |
WO (1) | WO2019179984A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3982221A1 (en) * | 2020-10-12 | 2022-04-13 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Coupon design system for supporting quality testing of component carriers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510446A (en) * | 1982-11-03 | 1985-04-09 | Burroughs Corporation | Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board |
US20020040809A1 (en) * | 2000-03-02 | 2002-04-11 | Takaharu Okubo | Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board |
JP2003069239A (ja) * | 2001-08-22 | 2003-03-07 | Toppan Printing Co Ltd | 高周波回路用多層配線板 |
JP2012194253A (ja) * | 2011-03-15 | 2012-10-11 | Orc Manufacturing Co Ltd | 露光装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070167056A1 (en) * | 2006-01-17 | 2007-07-19 | Universal Scientific Industrial Co., Ltd. | Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof |
-
2018
- 2018-03-19 DE DE102018204108.3A patent/DE102018204108A1/de active Pending
-
2019
- 2019-03-19 EP EP19712561.0A patent/EP3769593A1/de active Pending
- 2019-03-19 WO PCT/EP2019/056782 patent/WO2019179984A1/de unknown
- 2019-03-19 CN CN201980020547.9A patent/CN111869336A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510446A (en) * | 1982-11-03 | 1985-04-09 | Burroughs Corporation | Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board |
US20020040809A1 (en) * | 2000-03-02 | 2002-04-11 | Takaharu Okubo | Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board |
JP2003069239A (ja) * | 2001-08-22 | 2003-03-07 | Toppan Printing Co Ltd | 高周波回路用多層配線板 |
JP2012194253A (ja) * | 2011-03-15 | 2012-10-11 | Orc Manufacturing Co Ltd | 露光装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2019179984A1 (de) | 2019-09-26 |
DE102018204108A1 (de) | 2019-09-19 |
EP3769593A1 (de) | 2021-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7656166B2 (en) | Multilayer wiring board and method for testing the same | |
JP5185342B2 (ja) | 受動素子が内蔵された印刷回路基板の検査方法 | |
US7659727B2 (en) | Multilayer wiring board and method for testing the same | |
Kanygina et al. | Optical and electrical control in printed circuit board manufacturing | |
CN102421241A (zh) | Pcb多层板层间绝缘介质耐电压测试图形 | |
CN111869336A (zh) | 测试样品和用于检查电路板的方法 | |
JP2020088318A (ja) | 配線基板の検査方法及び配線基板の製造方法 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
KR100797690B1 (ko) | 인쇄회로기판 | |
US20120032700A1 (en) | Multilayer wiring board and method for evaluating multilayer wiring board | |
US8102053B2 (en) | Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device | |
US7571399B2 (en) | Process for checking the quality of the metallization of a printed circuit | |
CN116017842A (zh) | 一种多层电路板及电路板内层对位检测方法 | |
CN100523825C (zh) | 非接触型单面探针结构 | |
JP3252085B2 (ja) | 多層配線基板およびその製造方法 | |
KR100930989B1 (ko) | 전기 검사 장치 및 이의 제조 방법 | |
JP6699215B2 (ja) | プリント配線板 | |
JP2010045177A (ja) | 多層配線基板及び多層配線基板の試験方法 | |
KR20000026196A (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
JP2009182242A (ja) | エッチング公差判定用パターン付プリント基板及びプリント基板のエッチング公差判定方法 | |
JP3864947B2 (ja) | プリントコイル用アートワーク | |
JP7468164B2 (ja) | 配線基板、及びその検査方法 | |
CN112970335A (zh) | 用于检查多层印刷电路的金属化的质量的方法和电路 | |
JP5404113B2 (ja) | 回路基板の良否判定方法 | |
JP2002286786A (ja) | インピーダンス測定用回路パターン及びインピーダンス測定用回路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |