DE102018204108A1 - Testcoupon und Verfahren zur Überprüfung einer Leiterplatte - Google Patents

Testcoupon und Verfahren zur Überprüfung einer Leiterplatte Download PDF

Info

Publication number
DE102018204108A1
DE102018204108A1 DE102018204108.3A DE102018204108A DE102018204108A1 DE 102018204108 A1 DE102018204108 A1 DE 102018204108A1 DE 102018204108 A DE102018204108 A DE 102018204108A DE 102018204108 A1 DE102018204108 A1 DE 102018204108A1
Authority
DE
Germany
Prior art keywords
test
layers
coupon
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018204108.3A
Other languages
English (en)
Inventor
Josef Reitner
Daniel Schindler
Alexander-Manuel Stark
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BSH Hausgeraete GmbH
Original Assignee
BSH Hausgeraete GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BSH Hausgeraete GmbH filed Critical BSH Hausgeraete GmbH
Priority to DE102018204108.3A priority Critical patent/DE102018204108A1/de
Priority to CN201980020547.9A priority patent/CN111869336A/zh
Priority to PCT/EP2019/056782 priority patent/WO2019179984A1/de
Priority to EP19712561.0A priority patent/EP3769593A1/de
Publication of DE102018204108A1 publication Critical patent/DE102018204108A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

Es wird ein Testcoupon (110) für einen Nutzen (100) mit zumindest einer Leiterkarte (101) beschrieben. Die Leiterkarte (101) weist M Lagen (121) auf, mit M gleich 2 oder mehr, die jeweils durch ein Substrat (122, 123) elektrisch voneinander isoliert sind. Der Testcoupon (110) umfasst M Testlagen (241) für die entsprechenden M Lagen (121) der Leiterkarte (101). Die M Testlagen (241) weisen jeweils eine elektrisch leitende Bezugsfläche (212) und eine davon elektrisch isolierte Testleitung (211, 213) auf. Dabei ist die Bezugsfläche (212) einer Testlage (241) als Bezugslage für die Testleitung (212, 213) einer direkt benachbarten Testlage (241) ausgebildet.

Description

  • Die Erfindung betrifft einen Testcoupon, der es ermöglicht, in zuverlässiger und zerstörungsfreier Weise den Aufbau einer Leiterplatte zu überprüfen. Des Weiteren betrifft die Erfindung ein Verfahren zur Überprüfung einer Leiterplatte anhand des in diesem Dokument beschriebenen Testcoupons.
  • Leiterplatten bzw. Leiterkarten können heute eine Vielzahl (z.B. M=4, 6, 8, 10 oder mehr) elektrisch leitende Lagen aufweisen. Bei der Herstellung von Leiterkarten kann es passieren, dass falsche Materialien (z.B. Materialien mit falscher Dielektrizitätskonstante) und/oder Materialien mit falscher Dicke verwendet werden. Außerdem kann es passieren, dass Lagen vertauscht werden, was zu Fehlfunktionen einer auf Basis der Leiterkarte hergestellten elektronischen Schaltung führen kann.
  • Derartige Herstellungsfehler können typischerweise nur im Rahmen eines Untersuchungsverfahrens erkannt werden, bei dem eine Leiterkarte zerstört wird. Beispielsweise können ein oder mehrere Schliffbilder einer Leiterkarte hergestellt und unter einem Mikroskop vermessen werden, um einen Herstellungsfehler zu erkennen.
  • Das vorliegende Dokument befasst sich mit der technischen Aufgabe, eine effiziente und zerstörungsfreie Qualitätssicherung einer Leiterkartenherstellung zu ermöglichen.
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen sind insbesondere in den abhängigen Patentansprüchen definiert, in nachfolgender Beschreibung beschrieben oder in der beigefügten Zeichnung dargestellt.
  • Gemäß einem Aspekt der Erfindung wird ein Testcoupon für einen Nutzen mit zumindest einer Leiterkarte beschrieben. Die Leiterkarte und der Testcoupon werden auf einem gemeinsamen Nutzen hergestellt und weisen daher typischerweise einen gleichen bzw. entsprechenden Lagenaufbau auf. Die Leiterkarte bzw. der Nutzen können M Lagen aufweisen, mit M gleich 2 oder mehr (typischerweise M=4, 6, 8, 10 oder mehr), die jeweils durch ein Substrat (z.B. aus einem Faserverbundwerkstoff) elektrisch voneinander isoliert sind. Insbesondere weisen die Leiterkarte bzw. der Nutzen typischerweise M-1 Substrate auf.
  • Zur Herstellung einer Leiterkarte können M Masken für die M Lagen des Nutzens bereitgestellt werden. Dabei weist eine Maske das Design bzw. das Layout einer jeweiligen Soll-Lage der Leiterkarte und das Design bzw. das Layout einer Testlage des Testcoupons auf. Die Lagen-Designs bzw. Layouts können jeweils paarweise auf einen zweilagigen Nutzen aufgebracht werden. Anschließend können N fertige zweilagige Nutzen über jeweils ein Substrat (insbesondere ein Pre Preg Substrat) zusammengeführt werden, um den M=2N lagigen Nutzen herzustellen. Bei der Herstellung können ggf. zweilagige Nutzen fehlerhaft zusammengeführt werden (beispielsweise in der falschen Reihenfolge) und/oder es können falsche Substrate verwendet werden, um die zweilagigen Nutzen zusammenzuführen (z.B. mit einer fehlerhaften Dicke und/oder einer fehlerhaften dielektrischen Eigenschaft). Als Folge daraus kann die hergestellte Leiterkarte fehlerhaft sein. Anhand des in diesem Dokument beschriebenen Testcoupons kann in effizienter und zerstörungsfreier Weise ein Herstellungsfehler einer Leiterkarte detektiert werden.
  • Wie bereits oben dargelegt, umfasst der Testcoupon M Testlagen für die entsprechenden M Lagen der Leiterkarte. Die M Testlagen können jeweils eine elektrisch leitende Bezugsfläche und eine davon elektrisch isolierte Testleitung aufweisen. Zu diesem Zweck kann um die Testleitung einer Testlage ein Isolationsbereich geschaffen werden (durch Entfernung des elektrisch leitenden Materials der Lage). Dabei bedecken die Bezugsflächen der M Testlagen bevorzugt jeweils 70%, 80% oder mehr der Gesamtfläche der jeweiligen Testlage.
  • Die Bezugsflächen der M Testlagen sind derart ausgebildet, dass die Bezugsfläche einer Testlage als Bezugslage bzw. als elektrische Referenz für die Testleitung zumindest einer direkt benachbarten Testlage ausgebildet ist. Insbesondere können die M Testlagen derart ausgebildet sein, dass für alle M Testlagen, die Bezugsflächen der ein oder mehreren direkt benachbarten Testlagen eine Bezugslage bzw. eine elektrische Referenz für die Testleitung der jeweiligen Testlage bilden. Zu diesem Zweck können die Bezugsflächen der M Testlagen über ein oder mehrere Durchkontaktierungen bzw. Vias elektrisch leitend miteinander verbunden sein. Insbesondere können die Bezugsflächen der M Testlagen jeweils mit Masse und/oder Ground verbunden sein.
  • Es wird somit ein Testcoupon mit M Testlagen bereitgestellt, wobei die M Testlagen jeweils zumindest eine (ggf. genau eine) Testleitung aufweisen. Die Testleitungen weisen jeweils Bezugslagen in ein oder mehreren direkt benachbarten Testlagen auf, und können somit in zuverlässiger Weise zur Messung von ein oder mehreren elektrischen Eigenschaften der Testlagen, und basierend darauf zum Identifizieren der unterschiedlichen Testlagen verwendet werden. Aufgrund der Eins-zu-Eins Beziehung zwischen Testlagen des Testcoupons und Lagen der Leiterkarte kann somit durch Messung von ein oder mehreren elektrischen Eigenschaften der Testlagen auf einen Herstellungsfehler der Leiterkarte geschlossen werden.
  • Die zu überprüfende Leiterkarte kann in einem Sollzustand (insbesondere in einem fehlerfreien Zustand) M Soll-Lagen mit jeweils einem Soll-Design (d.h. einem Soll-Layout der Leiterstruktur) aufweisen. Alternativ oder ergänzend können die ein oder mehreren, insbesondere die M-1, Substrate der Leiterkarte in dem Sollzustand jeweils Sollwerte in Bezug auf die Substratdicke und/oder in Bezug auf eine dielektrische Eigenschaft (insbesondere die Dielektrizitätskonstante des Materials des Substrats) aufweisen.
  • Die M Testlagen des Testcoupons können ausgebildet sein, in dem Sollzustand (d.h. bei einer fehlerfreien Herstellung des Nutzens) bei einer zerstörungsfreien Messung zumindest einer elektrisch relevanten Eigenschaft der M Testlagen (mindestens oder genau) M unterschiedliche Referenzwerte zu liefern. Insbesondere kann für jede gemessene Eigenschaft zumindest ein Referenzwert bereitgestellt werden. Dabei können sich die Referenzwerte der gemessenen Eigenschaft für die unterschiedlichen Testlagen zumindest teilweise unterscheiden. Die zumindest M unterschiedlichen Referenzwerte für zumindest eine elektrisch relevante Eigenschaft können dann dazu genutzt werden, die M Testlagen des Testcoupons voneinander zu unterscheiden.
  • Ggf. können mehrere unterschiedliche elektrisch relevante Eigenschaften (z.B. die Länge der Testleitung einer Testlage und die Impedanz der Testleitung einer Testlage) gemessen werden. Für jede Eigenschaft kann dann (mindestens) ein separater Referenzwert bereitgestellt werden. Beispielsweise können bei der Betrachtung von Q unterschiedlichen elektrisch relevanten Eigenschaften (mit Q=1, 2, 3 oder mehr) ggf. genau oder mindestens Q Referenzwerte für die Q Eigenschaften bereitgestellt werden (für jede Eigenschaft zumindest ein Referenzwert). In diesem Fall können für jede der M Testlagen (mindestens oder genau) Q Referenzwerte und somit in Summe (mindestens oder genau) Q M Referenzwerte für den Testcoupon bereitgestellt werden. Durch die Betrachtung von mehreren unterschiedlichen elektrisch relevanten Eigenschaften kann die Zuverlässigkeit der Unterscheidung der unterschiedlichen Testlagen eines Testcoupons weiter erhöht werden.
  • Die M Testlagen können den M Soll-Lagen in einer Eins-zu-Eins Beziehung zugeordnet sein, so dass durch Ausführen der zerstörungsfreien Messung an dem Testcoupon ein Herstellungsfehler der Leiterkarte detektiert werden kann. Dabei kann ein Herstellungsfehler insbesondere umfassen: eine fehlerhafte Reihenfolge der M Soll-Lagen; zumindest eine Lage der Leiterkarte, die nicht der erforderlichen Soll-Lage entspricht; und/oder zumindest ein Substrat mit einer fehlerhaften Dicke und/oder einer fehlerhaften dielektrischen Eigenschaft.
  • Die M Testlagen eines Testcoupons können somit als Referenz-Testlagen den unterschiedlichen Soll-Lagen der Leiterkarte zugeordnet werden. Die M Testlagen, insbesondere die Testleitungen der M Testlagen, können ein unterschiedliches Design bzw. Layout aufweisen. Dabei unterscheiden sich die Designs bzw. Layouts derart, dass die unterschiedlichen Testlagen durch die zerstörungsfreie Messung zumindest einer elektrisch relevanten Eigenschaft der Testlagen voneinander unterschieden werden können. Wenn die Messung ergibt, dass die für die Testlagen gemessenen Istwerte den Referenzwerten für die Referenz-Testlagen entsprechen, so kann ein Herstellungsfehler ausgeschlossen werden. Andererseits, wenn die Istwerte zumindest teilweise von den Referenzwerten abweichen, kann das Vorliegen eines Herstellungsfehlers detektiert werden. Ggf. kann auch ein bestimmter Herstellungsfehler (z.B. eine fehlerhafte Lage oder eine fehlerhafte Reihenfolge von Lagen) identifiziert werden.
  • Der Testcoupon kann eine Längsrichtung und eine Querrichtung aufweisen, wobei der Testcoupon in Längsrichtung größer als in Querrichtung ist (z.B. um den Faktor 2, 3, 4 oder mehr). Die Testleitungen der M Testlagen können sich dann jeweils größtenteils entlang der Längsrichtung erstrecken (z.B. zu 80%, 90% oder mehr). Dabei kann eine Testleitung eine Länge aufweisen, die wesentlich größer ist als die Breite der Testleitung, z.B. um den Faktor 10, 20, 50 oder mehr. Durch derart ausgebildete Testleitungen können großflächige und räumlich definierte Bezugsflächen für die Testleitungen in den benachbarten Testlagen bereitgestellt werden. Dies ermöglicht wiederum eine präzise Einstellung der elektrisch relevanten Eigenschaften der Testlagen, was eine zuverlässige Erkennung der unterschiedlichen Testlagen und somit eine zuverlässige Erkennung von Herstellungsfehlern ermöglicht.
  • Der Testcoupon kann eine entlang der Längsrichtung des Testcoupons verlaufende Mittellinie aufweisen, die den Testcoupon in eine erste Hälfte und in eine zweite Hälfte teilt. Die Testleitungen der M Testlagen können dann abwechselnd in der ersten Hälfte und in der zweiten Hälfte angeordnet sein. Des Weiteren können die Bezugsflächen der M Testlagen in komplementärer Weise zu den Testleitungen abwechselnd zumindest größtenteils (ggf. auch vollständig) in der zweiten Hälfte und in der ersten Hälfte angeordnet sein. So können in effizienter Weise ein oder mehrere Bezugslagen für die Testleitungen der unterschiedlichen Testlagen bereitgestellt werden.
  • Die Testleitungen der M Testlagen können jeweils eine Kontaktstelle aufweisen, über die die Testleitungen jeweils einzeln elektrisch kontaktiert werden können. Die Messung der zumindest einen elektrisch relevanten Eigenschaft einer Testlage kann über die Kontaktstelle der Testleitung dieser Testlage erfolgen. Beispielsweise kann ein Zeitbereichsreflektometer an die Kontaktstelle einer Testleitung angeschlossen werden, um die Messung der zumindest einen elektrisch relevanten Eigenschaft durchzuführen. So kann in effizienter Weise eine Identifikation der einzelnen Testlagen mittels einer zerstörungsfreien Messung durchgeführt werden.
  • Die M Testlagen, insbesondere die Testleitungen der M Testlagen, können sich derart voneinander unterscheiden, dass die M Testlagen auf Basis von Strom- und/oder Spannungsmessungen an den M Testleitungen (insbesondre an den Kontaktstellen der M Testleitungen) voneinander unterschieden werden können. Insbesondere können sich die M Testlagen derart voneinander unterscheiden, dass eine Unterscheidung der M Testlagen mittels der Messungen eines Zeitbereichsreflektometers ermöglicht wird.
  • Beispielsweise können die Testleitungen der M Testlagen zumindest teilweise unterschiedliche Längen aufweisen. Alternativ oder ergänzend können die Testleitungen der M Testlagen zumindest teilweise unterschiedliche Impedanzen aufweisen. Alternativ oder ergänzend können die Testleitungen der M Testlagen zumindest teilweise eine von dem (von der Kontaktstelle abgewandten) Ende der jeweiligen Testleitung separate Reflexionsstelle aufweisen, an der ein elektrischer Impuls zumindest teilweise reflektiert wird. Alternativ oder ergänzend können die Testleitungen der M Testlagen zumindest teilweise Reflexionsstellen aufweisen, die sich in Bezug auf die Position und/oder in Bezug auf die Form voneinander unterscheiden. Die M Testlagen, insbesondere die Testleitungen der M Testlagen, können somit jeweils ein unterschiedliches Design bzw. Layout aufweisen, das es ermöglicht, die M Testlagen mittels einer Strom- und/oder Spannungsmessung, insbesondere mittels einer Zeitbereichsreflektometer-Messung, voneinander zu unterscheiden. So wird eine besonders effiziente Erkennung eines Herstellungsfehlers einer Leiterkarte ermöglicht.
  • Gemäß einem weiteren Aspekt wird ein Nutzen für zumindest eine Leiterkarte beschrieben, der den in diesem Dokument beschriebenen Testcoupon umfasst.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Überprüfung einer Leiterkarte beschrieben. Die Leiterkarte wurde dabei in einem Nutzen zusammen mit einem Testcoupon hergestellt, wobei der Testcoupon bevorzugt wie in diesem Dokument beschrieben ausgeführt ist.
  • Die Leiterkarte weist M Lagen auf, mit M gleich 2 oder mehr, wobei die Lagen jeweils durch ein Substrat bzw. ein Laminat elektrisch voneinander isoliert sind. Der Testcoupon weist entsprechende M Testlagen auf, wobei den M Lagen der Leiterkarte in einem Sollzustand (d.h. die M Soll-Lagen) M Referenz-Testlagen des Testcoupons zugeordnet sind. Die M Referenz-Testlagen liefern bei der Messung zumindest einer elektrisch relevanten Eigenschaft M Referenzwerte. Alternativ oder ergänzend können die ein oder mehreren, insbesondere die M-1, Substrate der Leiterkarte in dem Sollzustand jeweils Referenzwerte in Bezug auf eine Substratdicke und/oder in Bezug auf eine dielektrische Eigenschaft aufweisen.
  • Das Verfahren umfasst das Erfassen von Sensordaten für die M Testlagen des Testcoupons durch Messung der zumindest einen elektrisch relevanten Eigenschaft. Insbesondere können Sensordaten mittels eines Zeitbereichsreflektometers erfasst werden. Zu diesem Zweck kann das Zeitbereichsreflektometer an die einzelnen Kontaktstellen von Testleitungen der M Testlagen angeschlossen werden.
  • Außerdem umfasst das Verfahren das Detektieren eines Herstellungsfehlers der Leiterkarte auf Basis der Sensordaten und auf Basis der Referenzwerte. Die erfassten Sensordaten können für jede Testlage einen dem Referenzwert entsprechenden Istwert umfassen. Alternativ oder ergänzend können die Sensordaten derart sein, dass auf Basis der Sensordaten für jede Testlage ein dem Referenzwert entsprechender Istwert ermittelt werden kann. Das Verfahren kann dann das (ggf. paarweise) Vergleichen der Istwerte mit den entsprechenden Referenzwerten umfassen. Es kann dann auf Basis des Vergleichs ein Herstellungsfehler der Leiterkarte detektiert werden. Des Weiteren kann auf Basis des Vergleichs ggf. eine Reihenfolge der M Referenz-Testlagen und der den M Referenz-Testlagen zugeordneten Lagen der Leiterkarte ermittelt werden.
  • Es wird somit ein Verfahren beschrieben, das eine effiziente und zerstörungsfreie Überwachung der Herstellung von Leiterkarten ermöglicht. Dabei kann aufgrund der hohen Effizienz des beschriebenen Verfahrens ggf. jeder hergestellte Nutzen (und die darauf enthaltenen ein oder mehreren Leiterkarten) überprüft werden.
  • Die elektrisch relevante Eigenschaft, die zur Erkennung der unterschiedlichen Referenz-Testlagen verwendet wird, kann ein oder mehrere umfassen: die Impedanz einer Testleitung bzw. einer Testlage; eine mittels Zeitbereichsreflektometrie ermittelte Eigenschaft einer Testleitung bzw. einer Testlage; die Länge einer Testleitung; das Vorliegen einer von dem Ende einer jeweiligen Testleitung separaten Reflexionsstelle auf einer Testleitung, an der ein elektrischer Impuls zumindest teilweise reflektiert wird; und/oder die Position und/oder die Form einer Reflexionsstelle auf einer Testleitung. So können in effizienter und zuverlässiger Weise unterschiedliche Referenz-Testlagen identifiziert werden, um Herstellungsfehler einer Leiterkarte zu detektieren.
  • Das Verfahren kann umfassen, das Ermitteln, auf Basis der Sensordaten, von Ist-Impedanzwerten der jeweiligen Impedanz der M Testlagen, insbesondere der Testleitungen der M Testlagen. Dabei können die Referenzwerte Referenz-Impedanzwerte für die M Testlagen, insbesondere für die M Testleitungen, anzeigen. Es kann dann auf Basis der Ist-Impedanzwerte (und auf Basis der Referenz-Impedanzwerte) eine fehlerhafte Dicke und/oder eine fehlerhafte dielektrische Eigenschaft zumindest eines Substrats der Leiterkarte detektiert werden.
  • Alternativ oder ergänzend kann auf Basis der Sensordaten eine Ist-Länge zumindest einer der Testleitungen der M Testlagen, und/oder eine Ist-Position und/oder eine Ist-Form einer Reflexionsstelle auf zumindest einer der Testleitungen der M Testlagen ermittelt werden. Dabei können die Referenzwerte eine Referenz-Länge der zumindest einen Testleitung, eine Referenz-Position der Reflexionsstelle und/oder eine Referenz-Form der Reflexionsstelle der zumindest einen Testleitung umfassen. Es kann dann auf Basis der Ist-Länge, der Ist-Position und/oder der Ist-Form (und auf Basis der Referenz-Länge, der Referenz-Position und/oder der Referenz-Form) eine fehlerhafte Lage der Leiterkarte detektiert werden.
  • Es ist zu beachten, dass jegliche Aspekte des in diesem Dokument beschriebenen Testcoupons und des in diesem Dokument beschriebenen Verfahrens in vielfältiger Weise miteinander kombiniert werden können. Insbesondere können die Merkmale der Patentansprüche in vielfältiger Weise miteinander kombiniert werden.
  • Im Weiteren wird die Erfindung anhand von in der beigefügten Zeichnung dargestellten Ausführungsbeispielen näher beschrieben. Dabei zeigen
    • 1a einen beispielhaften Nutzen mit einer Vielzahl von Leiterkarten und einem Testcoupon in einer Draufsicht;
    • 1b eine beispielhafte mehrlagige Leiterkarte bzw. ein beispielhafter mehrlagiger Nutzen in einer Seitenansicht;
    • 2a einen beispielhaften Lagenaufbau eines Testcoupons;
    • 2b bis 2d beispielhafte Testlagen eines Testcoupons; und
    • 3 ein Ablaufdiagramm eines beispielhaften Verfahrens zur Überprüfung einer Leiterkarte anhand eines Testcoupons.
  • Wie eingangs dargelegt, befasst sich das vorliegende Dokument mit der Qualitätssicherung bei der Leiterkartenherstellung. In diesem Zusammenhang zeigt 1a einen Nutzen 100 (d.h. eine Gesamtleiterplatte), der in dem dargestellten Beispiel mehrere (ggf. identische) Leiterplatten bzw. Leiterkarten 101 aufweist. Der Nutzen 100 wird in einem einzigen Herstellungsverfahren hergestellt, und es wird somit ermöglicht, mehrere Leiterkarten 101 im Rahmen eines einzigen Herstellungsverfahrens herzustellen. Eine Teilfläche des Nutzens 100 kann dazu verwendet werden, zumindest einen Testcoupon 110 herzustellen. Ein Testcoupon 110 kann z.B. dazu verwendet werden, die Impedanzwerte der Leitungen von einzelnen Lagen der Leiterkarten 101 zu überprüfen.
  • 1b zeigt den Lagenaufbau eines beispielhaften vierlagigen Nutzens 100. Zur Herstellung eines Nutzens 100 kann ein Laminat bzw. Substrat 122 von beiden Seiten mit einer leitfähigen Schicht bzw. Lage 121 (insbesondere einer Lage aus Kupfer) beschichtet werden. Im Rahmen eines Ätzprozesses können dann Leiterbahnen in den Lagen 121 hergestellt werden. Es kann somit eine zweilagige Leiterplatte mit elektrischen Leitungen auf beiden Seiten eines Substrats 122 hergestellt werden. Mit anderen Worten, es können zweilagige Leiterplatten mit Lagen 121 hergestellt werden, die ein bestimmtes Design bzw. Layout aufweisen.
  • Zwei dieser zweilagigen Leiterplatten können dann über ein weiteres Substrat 123 (insbesondere einem sogenannten „Pre Preg“) miteinander verbunden werden, um einen vierlagigen Nutzen 100 herzustellen. Durch Übereinanderschichten von N zweilagigen Leiterplatten können somit Nutzen 100 und Leiterkarten 101 mit insgesamt M=2N Lagen 121 hergestellt werden (z.B. N=2, 3, 4, 5, oder mehr).
  • Bei der Herstellung eines Nutzens 100 kann es zu Herstellungsfehlern kommen. Beispielhafte Herstellungsfehler sind:
    • • fehlerhafte Eigenschaften (z.B. Dicke, Material, Dielektrizitätskonstante, etc.) eines Substrats 122, 123; und/oder
    • • ein Vertauschen der Lagen 121 (beispielsweise können mehrere zweilagige Leiterplatten in falscher Reihenfolge zusammengefügt werden, um einen Nutzen 100 bzw. eine Leiterkarte 101 herzustellen.
  • Der Testcoupon 110 eines Nutzens 100 wird im gleichen Herstellungsverfahren hergestellt wie die Leiterkarten 101 auf dem Nutzen 100. Als Folge daraus wirken sich Herstellungsfehler bei der Herstellung eines Nutzens 100 auch auf einen Testcoupon 110 des Nutzens 100 aus. Der Testcoupon 110 eines Nutzens 100 kann somit dazu genutzt werden, Herstellungsfehler zu erkennen.
  • 2a zeigt den Lagenaufbau eines beispielhaften Testcoupons 110. Der Testcoupon 110 weist in jeder Lage 241 (in diesem Dokument auch als Testlage bezeichnet) eine Bezugsfläche 212 und zumindest eine Testleitung 211, 213 auf. Dabei kann die Testleistung 211 in einer äußeren Lage 241 als Microstrip und die Testleitung 213 einer Zwischenlage 241 als Stripline ausgebildet sein. Die Bezugsfläche 212 einer Lage 241 kann durch die weitestgehend zusammenhängende elektrisch leitende Schicht (insbesondere die Kupfer-Schicht) der Lage 241 gebildet werden. In ein oder mehreren örtlich begrenzten Isolationsbereichen 215 kann die elektrisch leitende Schicht der Lage 241 entfernt werden, um eine von der Bezugsfläche 212 elektrisch isolierte Testleitung 211 zu bilden.
  • Wie in 2a dargestellt, können sich in direkt aufeinander folgenden Lagen 241 Bezugsflächen 212 und Testleitungen 211, 213 abwechseln, so dass die Testleitung 213 einer Zwischenlage 241 durch die Bezugsflächen 212 der beiden direkt benachbarten Lagen 241 umgeben ist. Des Weiteren weist die Testleitung 211 einer Außenlage 241 eine Bezugsfläche 212 in genau einer direkt benachbarten Lage 241 auf. 2a zeigt ferner Durchkontaktierungen (d.h. Vias) 214, über die die Bezugsflächen 212 der unterschiedlichen Lagen 241 elektrisch leitend miteinander verbunden werden können (insbesondere mit Masse bzw. Ground).
  • Durch einen derartigen Lagenaufbau kann ein Testcoupon 110 bereitgestellt werden, der für jede Lage 241 zumindest eine Testleitung 211, 213 umfasst, die eine eindeutige Beziehung zu zumindest einer Bezugsfläche 212 und/oder zu zumindest einem Bezugspotential (z.B. GND) aufweist. Dies ermöglicht eine zuverlässige Einstellung von zumindest einer elektrisch messbaren Eigenschaft der Lagen 241 eines Testcoupons 110, was eine effiziente und zuverlässige Identifikation von unterschiedlichen Lagen 241 eines Testcoupons 110 ermöglicht.
  • Die 2b bis 2d zeigen beispielhafte Lagen 241 eines Testcoupons 110 in einer Draufsicht (d.h. entlang der Fläche eines Testcoupons 110). Wie aus den 2b bis 2d ersichtlich, weisen die Lagen 241 jeweils eine elektrisch leitende Bezugsfläche 212 auf, die einen Großteil der Gesamtfläche einer Lage 241 (z.B. 70%, 80% oder mehr) bedecken kann. Des Weiteren weisen die Lagen 241 jeweils eine Testleitung 211, 213 auf, die durch einen isolierenden Bereich 215 von der Bezugsfläche 212 elektrisch isoliert ist. Der isolierende Bereich 215 kann durch Entfernen des Leitermaterials einer Lage 241 gebildet werden.
  • Wie bereits oben dargelegt, können die Testleitungen 211, 213 abwechselnd auf einer ersten Seite (siehe 2b) oder auf einer zweiten Seite (siehe 2c) des Testcoupons 110 angeordnet sein (in Bezug auf eine Querrichtung 232 des Testcoupons 110). Des Weiteren können sich die Testleitungen 211, 213 entlang einer Längsrichtung 231 des Testcoupons 110 erstrecken. Die Testleitung 211, 213 einer Lage 241 ist bevorzugt derart ausgebildet, dass die Testleitung 211, 213 über einen Kontaktpunkt bzw. über eine Kontaktstelle 220 elektrisch kontaktiert werden kann. Somit kann der Testcoupon 110 derart aufgebaut sein, dass die einzelnen Testleitungen 211, 213 der einzelnen Lagen 241 jeweils einzeln über einen Kontaktpunkt 220 elektrisch kontaktiert werden können.
  • Die Testleitungen 211, 213 in den unterschiedlichen Lagen 241 können unterschiedlich aufgebaut sein. Mit anderen Worten, die Testleitungen 211, 213 können unterschiedliche Eigenschaftswerte für ein oder mehrere messbaren Eigenschaften aufweisen. Die ein oder mehreren Eigenschaften können derart sein, dass sie anhand eines elektrischen Messverfahrens (insbesondere mittels eines Zeitbereichsreflektometers) erfasst werden können. Beispielsweise Eigenschaften sind
    • • die Länge 221 der Testleitung 211, 213 entlang der Längsrichtung 231 des Testcoupons 110;
    • • die Breite 222 der Testleitung 211, 213 entlang der Querrichtung 232 des Testcoupons 110; und/oder
    • • eine Störstelle bzw. eine Reflexionsstelle 223 auf der Testleitung 211, 213; wobei z.B. die Breite 225 und/oder die Position 224 und/oder die Länge 226 der Störstelle 223 auf der Testleitung 211, 213 variiert werden können.
  • Durch Variieren von ein oder mehreren Eigenschaften der ein oder mehreren Testleitungen 211, 213 können somit unterschiedliche Lagen bzw. Testlagen 241 mit unterschiedlichen Eigenschaften bereitgestellt werden.
  • Für eine Leiterkarte 101 mit M Lagen (z.B. M=2, 4, 6, 8, 10 oder mehr) können M Testleitungen 211, 213 bzw. M Testlagen definiert werden, die jeweils eine eindeutig identifizierbare Kombination von Eigenschaftswerten von ein oder mehreren Eigenschaften aufweisen. Den unterschiedlichen Lagen 121 einer herzustellenden Leiterkarte 101 können dann jeweils eine der unterschiedlichen Testlagen 241 als Referenz-Testlagen zugewiesen werden. Die Eigenschaften der Testlagen 241 bzw. der Testleitungen 211, 213 können dann dazu verwendet werden, zu überprüfen, ob ein Herstellungsfehler der Leiterkarte 101 vorliegt oder nicht.
  • In einem Beispiel werden den Lagen 121 m=1,...,M einer Leiterkarte 101 die Referenz-Testlagen m=1,...,M zugewiesen, d.h. die Lage 121 m=1 wird zusammen mit der Testlage 241 m=1, die Lage 121 m=2 zusammen mit der Testlage 241 m=2, etc. hergestellt. Dabei erfolgt die Zuweisung bevorzugt derart, dass sich bei einem fehlerfrei hergestellten Nutzen 100 der in 2b dargestellte abwechselnde Aufbau von Testleitung 211, 213 und Bezugsfläche 212 ergibt.
  • Nach Herstellung eines Nutzens 100 können die Eigenschaften der unterschiedlichen Testlagen 241 des Testcoupons 110 vermessen werden. Zu diesem Zweck kann z.B. ein Zeitbereichsreflektometer (Time Domain Reflectometer) verwendet werden, um Sensordaten in Bezug auf die Länge 221 einer Testleitung 211, 213 und/oder in Bezug auf eine Störstelle 223 auf einer Testleitung 211, 213 zu erfassen. Es können somit Sensordaten bezüglich der einzelnen Testlagen 241 eines Testcoupons 110 erfasst werden. Die Sensordaten können dann mit Referenzdaten für die Referenz-Testlagen m=1,...,M der Testcoupons 110 verglichen werden. Aus dem Vergleich kann dann bestimmt werden, ob ein Herstellungsfehler vorliegt oder nicht.
  • In einem Testcoupon 110 kann somit in jeder Lage 241 eine Testleitung 211, 213 (jeweils ein Microstrip 211 in den Außenlagen 241, jeweils eine Stripline 213 in den ein oder mehreren Innenlagen 241) angebracht werden. Die Testleitungen 211, 213 können jeweils mit einem Time Domain Reflectometer vermessen werden. Insbesondere können die Testleitungen 211, 213 in Bezug auf ihre Impedanz und/oder ihre Länge 221 vermessen werden.
  • In einem fehlerfrei hergestellten Nutzen 100 bzw. Testcoupon 110 ergibt sich für jede Lage 121, 241 des Nutzens 100 eine typische Impedanz. Wird diese Impedanz für zumindest eine Lage 241 eines Testcoupons 110 über- oder unterschritten, so kann darauf geschlossen werden, dass falsche Dielektrika oder Dielektrika mit abweichender Schichtdicke als Substrate 122, 123 verwendet wurden.
  • Die Längen 221 der einzelnen Testleitungen 211, 213 eines Testcoupons 110 können unterschiedlich sein und es kann durch Vermessen der Längen 221 (Lagenzuordnung über die Länge 221 der einzelnen Testleitungen 211, 213) festgestellt werden, ob Lagen 121, 241 im Lagenaufbau des Nutzens 100 vertauscht wurden. Die Testleitungen 211, 213 in den einzelnen Lagen 241 eines Testcoupons 110 können zumindest teilweise auch gleich lang sein. In diesen Fällen können die Testleitungen 211, 213 (typischerweise kurze) (Reflexions- bzw. Stör-) Stellen 223 mit unterschiedlicher Impedanz aufweisen (z.B. eine Leitungsverbreiterung oder Leitungsverdünnung). Diese Störstellen 223 können in jeder Lage 241 des Testcoupons 110 an einer anderen Position 224 sein, um eine eindeutige Lagenzuordnung zu gewährleisten. Es kann somit eine Lagenzuordnung über die Position 224 von Stör- bzw. Reflexionsstellen 223 erfolgen. Alternativ oder ergänzend können die Stör- bzw. Reflexionsstellen 223 in den einzelnen Lagen 241 unterschiedliche Längen 226 aufweisen.
  • 3 zeigt ein Ablaufdiagramm eines beispielhaften Verfahrens 300 zur Überprüfung einer mehrlagigen Leiterplatte 101. Die Leiterkarte 101 wurde in einem Nutzen 100 zusammen mit einem Testcoupon 110 hergestellt. Ferner weist die Leiterkarte 101 M Lagen 121 auf, mit M gleich 2 oder mehr, die jeweils durch ein Substrat 122, 123 elektrisch voneinander isoliert sind. Der Testcoupon 110 weist entsprechende M Testlagen 241 auf.
  • Den M Lagen 121 der Leiterkarte 101 sind in einem Sollzustand M Referenz-Testlagen 241 des Testcoupons 110 zugeordnet. Insbesondere kann die Leiterplatte 101 in einem Sollzustand M Soll-Lagen 121 mit einem bestimmten Soll-Design aufweisen. Den unterschiedlichen Soll-Lagen 121 sind M unterschiedliche Referenz-Testlagen 241 des Testcoupons 110 zugeordnet. Dies kann z.B. dadurch erreicht werden, dass die Masken zur Herstellung der unterschiedlichen Lagen 121 des Nutzens 100 jeweils das Design einer Soll-Lage 121 und das Design der jeweils zugeordneten Referenz-Testlage 241 aufweisen.
  • Es kann dann überprüft werden, ob der Testcoupon 110 die M Referenz-Testlagen 241 (in der korrekten Reihenfolge) aufweist. Wenn dies der Fall ist, so kann darauf geschlossen werden, dass auch die Leiterkarte 101, die in dem gleichen Nutzen 100 hergestellt wurde, die M Soll-Lagen 121 (in der korrekten Reihenfolge) aufweist. Andererseits kann auf einen Herstellungsfehler der Leiterkarte 101 geschlossen werden. Ferner kann ggf. ein bestimmter Herstellungsfehler identifiziert werden.
  • Die M Referenz-Testlagen 241 sind derart ausgebildet, dass die M Referenz-Testlagen 241 bei der (zerstörungsfreien) Messung zumindest einer elektrisch relevanten Eigenschaft (mindestens) M (unterschiedliche) Referenzwerte liefern. Dabei können ggf. Werte für Q unterschiedliche elektrisch relevante Eigenschaften definiert werden (mit Q=1, 2, 3, oder mehr). Für jede Eigenschaft und für jede Testlage 241 kann dann jeweils zumindest ein Referenzwert bereitgestellt werden. Die unterschiedlichen Referenz-Testlagen 241 können somit durch Messung einer oder mehrerer elektrisch relevanter Eigenschaften auf Basis der Referenzwerte für die ein oder mehreren elektrisch relevanten Eigenschaften identifiziert werden. Die Messung von Werten der ein oder mehreren elektrisch relevanten Eigenschaften kann dabei auf Basis einer Zeitbereichsreflektometrie der M Referenz-Testlagen 214, insbesondere der Testleitungen 211, 213 der M Referenz-Testlagen 214, erfolgen.
  • Das Verfahren 300 umfasst das Erfassen 301 von Sensordaten für die M Testlagen 241 des Testcoupons durch Messung der zumindest einen elektrisch relevanten Eigenschaft. Insbesondere können Sensordaten bezüglich der M Testlagen 241 mittels eines Zeitbereichsreflektometers erfasst werden. Außerdem umfasst das Verfahren 300 das Detektieren 302 eines Herstellungsfehlers der Leiterkarte 101 auf Basis der Sensordaten und auf Basis der Referenzwerte.
  • Die in diesem Dokument beschriebenen Maßnahmen ermöglichen eine effiziente Qualitätssicherung bei der Herstellung von Leiterkarten 101. Dabei kann insbesondere überprüft werden, ob die korrekten Dielektrika für die Substrate 122, 123 einer Leiterkarte 101 verwendet wurden. Alternativ oder ergänzend kann der Lagenaufbau einer Leiterkarte 101 überprüft werden. Dabei kann die Überprüfung ohne Verwendung einer zerstörenden Messung erfolgen, was zu einer Reduktion der Kosten für die Qualitätssicherung führt. Außerdem wird durch die beschriebenen Maßnahmen eine fertigungsbegleitende Prüfung pro Nutzen 100 und/oder pro Fertigungslos ermöglicht. Ferner kann durch die beschriebenen Maßnahmen die Identifikation von Fertigungsproblemen erleichtert werden.
  • Die vorliegende Erfindung ist nicht auf die gezeigten Ausführungsbeispiele beschränkt. Insbesondere ist zu beachten, dass die Beschreibung und die Figuren nur das Prinzip des vorgeschlagenen Testcoupons und des vorgeschlagenen Verfahrens veranschaulichen sollen.

Claims (15)

  1. Testcoupon (110) für einen Nutzen (100) mit zumindest einer Leiterkarte (101); wobei die Leiterkarte (101) M Lagen (121) aufweist, mit M gleich 2 oder mehr, die jeweils durch ein Substrat (122, 123) elektrisch voneinander isoliert sind; wobei - der Testcoupon (110) M Testlagen (241) für die entsprechenden M Lagen (121) der Leiterkarte (101) umfasst; - die M Testlagen (241) jeweils eine elektrisch leitende Bezugsfläche (212) und eine davon elektrisch isolierte Testleitung (211, 213) aufweisen; und - die Bezugsfläche (212) einer Testlage (241) als Bezugslage für die Testleitung (212, 213) einer direkt benachbarten Testlage (241) ausgebildet ist.
  2. Testcoupon (110) gemäß Anspruch 1, wobei - der Testcoupon (110) eine entlang einer Längsrichtung (231) des Testcoupons (110) verlaufende Mittellinie aufweist, die den Testcoupon in eine erste Hälfte und in eine zweite Hälfte teilt; - die Testleitungen (211, 213) der M Testlagen (241) abwechselnd in der ersten Hälfte und in der zweiten Hälfte angeordnet sind; und - die Bezugsflächen (212) der M Testlagen (241) in komplementärer Weise zu den Testleitungen (211, 213) abwechselnd zumindest größtenteils in der zweiten Hälfte und in der ersten Hälfte angeordnet sind.
  3. Testcoupon (110) gemäß einem der vorhergehenden Ansprüche, wobei - der Testcoupon (110) eine Längsrichtung (231) und eine Querrichtung (232) aufweist; - der Testcoupon (110) in Längsrichtung (231) größer ist als in Querrichtung (232); und - sich die Testleitungen (211, 213) der M Testlagen jeweils größtenteils entlang der Längsrichtung (231) erstrecken.
  4. Testcoupon (110) gemäß einem der vorhergehenden Ansprüche, wobei - die Bezugsflächen (212) der M Testlagen (110) über ein oder mehrere Durchkontaktierungen (214) elektrisch leitend miteinander verbunden sind; und/oder - die Bezugsflächen (212) der M Testlagen (110) jeweils 70%, 80% oder mehr einer Gesamtfläche der jeweiligen Testlage (241) bedecken; und/oder - die Bezugsflächen (212) der M Testlagen (110) jeweils mit Masse und/oder Ground verbunden sind.
  5. Testcoupon (110) gemäß einem der vorhergehenden Ansprüche, wobei die Testleitungen (211, 213) der M Testlagen (110) jeweils eine Kontaktstelle (220) aufweisen, über die die Testleitungen (211, 213) jeweils einzeln elektrisch kontaktiert werden können.
  6. Testcoupon (110) gemäß einem der vorhergehenden Ansprüche, wobei sich die M Testlagen (110), insbesondere die Testleitungen (211, 213) der M Testlagen (110), derart voneinander unterscheiden, dass die M Testlagen (110) auf Basis von Strom- und/oder Spannungsmessungen an den M Testleitungen (211, 213) voneinander unterschieden werden können.
  7. Testcoupon (110) gemäß einem der vorhergehenden Ansprüche, wobei die Testleitungen (211, 213) der M Testlagen (110) - zumindest teilweise unterschiedliche Längen (221) aufweisen; und/oder - zumindest teilweise unterschiedliche Impedanzen aufweisen; und/oder - zumindest teilweise eine von einem Ende der jeweiligen Testleitung (211, 213) separate Reflexionsstelle (223) aufweisen, an der ein elektrischer Impuls zumindest teilweise reflektiert wird; und/oder - zumindest teilweise Reflexionsstellen (223) aufweisen, die sich in Bezug auf eine Position (223) und/oder in Bezug auf eine Form voneinander unterscheiden.
  8. Testcoupon (110) gemäß einem der vorhergehenden Ansprüche, wobei - die Leiterkarte (101) in einem Sollzustand M Soll-Lagen (121) mit jeweils einem Soll-Design aufweist; - die ein oder mehrere Substrate (122, 123) der Leiterkarte (101) in dem Sollzustand jeweils Sollwerte in Bezug auf eine Dicke und/oder eine dielektrische Eigenschaft aufweisen; - die M Testlagen (241) des Testcoupons (110) ausgebildet sind, in dem Sollzustand bei einer zerstörungsfreien Messung zumindest einer elektrisch relevanten Eigenschaft der M Testlagen (241) M unterschiedliche Referenzwerte zu liefern; - die M Testlagen (241) den M Soll-Lagen (121) in einer Eins-zu-Eins Beziehung zugeordnet sind, so dass durch Ausführen der zerstörungsfreien Messung an dem Testcoupon (110) ein Herstellungsfehler der Leiterkarte (101) detektiert werden kann; und - der Herstellungsfehler insbesondere umfasst: - eine fehlerhafte Reihenfolge der M Soll-Lagen (121); - zumindest eine Lage (121), die nicht der erforderlichen Soll-Lage (121) entspricht; und/oder - zumindest ein Substrat (122, 123) mit einer fehlerhaften Dicke und/oder einer fehlerhaften dielektrischen Eigenschaft.
  9. Verfahren (300) zur Überprüfung einer Leiterkarte (101), die in einem Nutzen (100) zusammen mit einem Testcoupon (110) hergestellt wurde; wobei die Leiterkarte (101) M Lagen (121) aufweist, mit M gleich 2 oder mehr, die jeweils durch ein Substrat (122, 123) elektrisch voneinander isoliert sind; wobei der Testcoupon (110) entsprechende M Testlagen (241) aufweist; wobei den M Lagen (121) der Leiterkarte (101) in einem Sollzustand M Referenz-Testlagen (241) des Testcoupons (110) zugeordnet sind, die bei der Messung zumindest einer elektrisch relevanten Eigenschaft zumindest M Referenzwerte liefern; wobei das Verfahren (300) umfasst, - Erfassen (301) von Sensordaten für die M Testlagen (241) des Testcoupons durch Messung der zumindest einen elektrisch relevanten Eigenschaft; und - Detektieren (302) eines Herstellungsfehlers der Leiterkarte (101) auf Basis der Sensordaten und auf Basis der Referenzwerte.
  10. Verfahren (300) gemäß Anspruch 9, wobei - die Sensordaten für jede Testlage (241) einen dem Referenzwert entsprechenden Istwert umfassen; - das Verfahren (300) das paarweise Vergleichen der Istwerte mit den entsprechenden Referenzwerten umfasst; und - auf Basis des Vergleichs ein Herstellungsfehler der Leiterkarte (101) detektiert wird.
  11. Verfahren (300) gemäß Anspruch 10, wobei das Verfahren (300) umfasst, Ermitteln, auf Basis des Vergleichs, einer Reihenfolge der M Referenz-Testlagen (241) und der den M Referenz-Testlagen (241) zugeordneten Lagen (121) der Leiterkarte (101).
  12. Verfahren (300) gemäß einem der Ansprüche 9 bis 11, wobei die elektrisch relevante Eigenschaft umfasst, - eine Impedanz einer Testleitung (211, 213) einer Testlage (241); - eine mittels Zeitbereichsreflektometrie ermittelte Eigenschaft einer Testleitung (211, 213); - eine Länge (221) einer Testleitung (211, 213); - das Vorliegen einer von einem Ende einer jeweiligen Testleitung (211, 213) separaten Reflexionsstelle (223) auf einer Testleitung (211, 213), an der ein elektrischer Impuls zumindest teilweise reflektiert wird; und/oder - eine Position (224) und/oder eine Form (226) einer Reflexionsstelle (223) auf einer Testleitung (211, 213).
  13. Verfahren (300) gemäß einem der Ansprüche 9 bis 12, wobei das Verfahren (300) umfasst, - Ermitteln, auf Basis der Sensordaten, von Ist-Impedanzwerten einer jeweiligen Impedanz von Testleitungen (211, 213) der M Testlagen (241); wobei die Referenzwerte Referenz-Impedanzwerte für die M Testleitungen (211, 213) anzeigen; und - Detektieren (302) einer fehlerhaften Dicke und/oder einer fehlerhaften dielektrischen Eigenschaft zumindest eines Substrats (122, 123) der Leiterkarte (101) auf Basis der Ist-Impedanzwerte.
  14. Verfahren (300) gemäß einem der Ansprüche 9 bis 13, wobei das Verfahren (300) umfasst, - Ermitteln, auf Basis der Sensordaten, einer Ist-Länge (221) zumindest einer der M Testleitungen (211, 213), und/oder einer Ist-Position (224) und/oder einer Ist-Form (226) einer Reflexionsstelle (223) auf zumindest einer Testleitung (211, 213) der M Testlagen (241); wobei die Referenzwerte eine Referenz-Länge (221), eine Referenz-Position (224) der Reflexionsstelle (223) und/oder eine Referenz-Form (226) der Reflexionsstelle (223) der zumindest einen Testleitung (211, 213) umfassen; und - Detektieren (302) einer fehlerhaften Lage (121) der Leiterkarte (101) auf Basis der Ist-Länge (221), der Ist-Position (224) und/oder der Ist-Form (226).
  15. Verfahren (300) gemäß einem der Ansprüche 9 bis 14, wobei die ein oder mehreren, insbesondere die M-1, Substrate (122, 123) der Leiterkarte (101) in dem Sollzustand jeweils Referenzwerte in Bezug auf eine Substratdicke und/oder in Bezug auf eine dielektrische Eigenschaft aufweisen.
DE102018204108.3A 2018-03-19 2018-03-19 Testcoupon und Verfahren zur Überprüfung einer Leiterplatte Pending DE102018204108A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018204108.3A DE102018204108A1 (de) 2018-03-19 2018-03-19 Testcoupon und Verfahren zur Überprüfung einer Leiterplatte
CN201980020547.9A CN111869336A (zh) 2018-03-19 2019-03-19 测试样品和用于检查电路板的方法
PCT/EP2019/056782 WO2019179984A1 (de) 2018-03-19 2019-03-19 Testcoupon und verfahren zur überprüfung einer leiterplatte
EP19712561.0A EP3769593A1 (de) 2018-03-19 2019-03-19 Testcoupon und verfahren zur überprüfung einer leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018204108.3A DE102018204108A1 (de) 2018-03-19 2018-03-19 Testcoupon und Verfahren zur Überprüfung einer Leiterplatte

Publications (1)

Publication Number Publication Date
DE102018204108A1 true DE102018204108A1 (de) 2019-09-19

Family

ID=65861284

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018204108.3A Pending DE102018204108A1 (de) 2018-03-19 2018-03-19 Testcoupon und Verfahren zur Überprüfung einer Leiterplatte

Country Status (4)

Country Link
EP (1) EP3769593A1 (de)
CN (1) CN111869336A (de)
DE (1) DE102018204108A1 (de)
WO (1) WO2019179984A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3982221A1 (de) * 2020-10-12 2022-04-13 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Coupon-entwurfssystem zur unterstützung der qualitätsprüfung von komponententrägern

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510446A (en) * 1982-11-03 1985-04-09 Burroughs Corporation Test coupons for determining the registration of subsurface layers in a multilayer printed circuit board
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
JP4834937B2 (ja) * 2001-08-22 2011-12-14 凸版印刷株式会社 高周波回路用多層配線板
US20070167056A1 (en) * 2006-01-17 2007-07-19 Universal Scientific Industrial Co., Ltd. Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof
JP5335840B2 (ja) * 2011-03-15 2013-11-06 株式会社オーク製作所 露光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3982221A1 (de) * 2020-10-12 2022-04-13 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Coupon-entwurfssystem zur unterstützung der qualitätsprüfung von komponententrägern
WO2022078889A1 (en) * 2020-10-12 2022-04-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Coupon design system for supporting quality testing of component carriers

Also Published As

Publication number Publication date
CN111869336A (zh) 2020-10-30
EP3769593A1 (de) 2021-01-27
WO2019179984A1 (de) 2019-09-26

Similar Documents

Publication Publication Date Title
DE112006000497B4 (de) Mehrlagige Leiterplatte mit leitenden Testflächen sowie Verfahren zum Bestimmen eines Versatzes einer Innenlage
DE3408704A1 (de) Verfahren und vorrichtung zum pruefen von verbindungsnetzwerk-schaltungen
DE102019006553A1 (de) Leiterplattentestcoupon zur elektrischen prüfung während thermischer einwirkung und verfahren für dessen verwendung
DE3050497C2 (de)
DE102018204108A1 (de) Testcoupon und Verfahren zur Überprüfung einer Leiterplatte
WO2018068948A1 (de) Leiterplatte mit einem gebogenen verbindungsabschnitt und verfahren zum testen bzw. herstellen derselben sowie elektronisches steuergerät und verfahren zum betrieb desselben
KR101572089B1 (ko) 인쇄회로기판 검사방법
EP1107313A2 (de) On-chip Testschaltung zur Kontrolle der Belichtungsmaskenreihenfolge
EP2150807B1 (de) Induktiver leitfähigkeitssensor
DE102019118185A1 (de) Sensorsubstrat für einen Positionssensor des Typs mit elektromagnetischer Induktion und Verfahren zum Herstellen eines Sensorsubstrats
DE102008004772B4 (de) Mehrschichtiges Folienelement und Verfahren zum Testen von Durchkontaktierungen
DE69833087T2 (de) Verfahren zur Herstellung von Dickfilmschaltungen
DE102006048034B4 (de) Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte
DE4335879B4 (de) Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten
US11678434B2 (en) Method and circuit for controlling quality of metallization of a multilayer printed circuit board
DE19836614C2 (de) Halbleiterchip mit Leitung an einem Eckteil des Halbleiterchips
DE60124053T2 (de) Verfahren zur Inspektion einer elektrischen Trennung zwischen Schaltungen
DE102016208198B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE202021106814U1 (de) Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule
EP1033571B1 (de) Wirbelstromsonde
DE10240143B4 (de) Prüfung und Detektion potentialführender Teile und Leiterzüge mittels eines Foliensensors auf der Basis von Streukapazitätsmessungen
DE202005014705U1 (de) Leiterplattenanordnung
DE102021210981A1 (de) Vorrichtung und Verfahren zur Erkennung eines Defektes eines Lötkontakts
DE102022104052A1 (de) Verfahren zum Herstellen einer Mehrlagen-Leiterplatte mit einer Sackloch-Kontaktierung und Mehrlagen-Leiterplatte
DE2437673A1 (de) Vorrichtung zum pruefen von innenlagen mehrlagiger leiterplatten

Legal Events

Date Code Title Description
R012 Request for examination validly filed