DE202021106814U1 - Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule - Google Patents
Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule Download PDFInfo
- Publication number
- DE202021106814U1 DE202021106814U1 DE202021106814.0U DE202021106814U DE202021106814U1 DE 202021106814 U1 DE202021106814 U1 DE 202021106814U1 DE 202021106814 U DE202021106814 U DE 202021106814U DE 202021106814 U1 DE202021106814 U1 DE 202021106814U1
- Authority
- DE
- Germany
- Prior art keywords
- conductor track
- circuit board
- redundant
- printed circuit
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
- H01F5/003—Printed circuit coils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/045—Trimming
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Leiterplattenspule (1), mit:
einer Leiterplatte aufweisend mehrere Lagen (2), wobei jede Lage (2) eine Leiterbahn (20) aufweist, die Windungen der Leiterplattenspule (1) bildet, wobei die jeweilige Leiterbahn (20) einander gegenüberliegende Enden (21, 22) aufweist, wobei jedes Ende (21, 22) über eine Durchkontaktierung (31, 32) mit einem zugeordneten Testkontakt (41, 42) auf einer Oberfläche der Leiterplatte verbunden ist, wobei die beiden Testkontakte (41, 42) der jeweiligen Leiterbahn jeweils über eine Trennstelle (51, 52) mit der Leiterbahn (20) elektrisch leitend verbunden sind und über eine Unterbrechung (60) elektrisch voneinander getrennt sind, so dass die jeweilige Leiterbahn (20) durch Durchtrennen der beiden zugeordneten Trennstellen (51, 52) elektrisch von der Leiterplattenspule abtrennbar ist und durch Überbrücken der Unterbrechung (60) mit einer Brücke (61) überbrückbar ist, und wobei die Leiterplattenspule mehrere redundante Leiterbahnen (70) aufweist, die jeweils Windungen für die Leiterplattenspule bilden, wobei die jeweilige redundante Leiterbahn (70) einander gegenüberliegende Enden (71, 72) aufweist, wobei jedes Ende (71, 72) der redundanten Leiterbahn (70) mit einer Durchkontaktierung (81, 82) auf der Oberfläche der Leiterplatte verbunden ist, wobei die beiden Durchkontaktierungen (81, 82) der redundanten Leiterbahn (70) jeweils von einer zugeordneten Testkontaktfläche (91, 92) der redundanten Leiterbahn (70) durch eine Unterbrechung (101, 102) elektrisch getrennt sind und jeweils mit einer die Unterbrechung (101, 102) überbrückenden Brücke (111, 112) mit dem zugeordneten Testkontakt (91, 92) der redundanten Leiterbahn (70) elektrisch leitend verbindbar sind, und wobei die beiden Testkontakte (91, 92) der redundanten Leiterbahn (70) durch eine Trennstelle (120) miteinander elektrisch leitend verbunden sind, so dass die redundante Leiterbahn (70) mit den anderen Leiterbahnen (20) durch Durchtrennen der Trennstelle (120) zwischen den beiden Testkontakten (91, 92) der redundanten Leiterbahn (70) und Überbrücken der Unterbrechungen (101, 102) zwischen den Testkontakten (91, 92) und Durchkontaktierungen (81, 82) der redundanten Leiterbahn (70) mittels Brücken (111, 112) elektrisch leitend verbindbar ist.
einer Leiterplatte aufweisend mehrere Lagen (2), wobei jede Lage (2) eine Leiterbahn (20) aufweist, die Windungen der Leiterplattenspule (1) bildet, wobei die jeweilige Leiterbahn (20) einander gegenüberliegende Enden (21, 22) aufweist, wobei jedes Ende (21, 22) über eine Durchkontaktierung (31, 32) mit einem zugeordneten Testkontakt (41, 42) auf einer Oberfläche der Leiterplatte verbunden ist, wobei die beiden Testkontakte (41, 42) der jeweiligen Leiterbahn jeweils über eine Trennstelle (51, 52) mit der Leiterbahn (20) elektrisch leitend verbunden sind und über eine Unterbrechung (60) elektrisch voneinander getrennt sind, so dass die jeweilige Leiterbahn (20) durch Durchtrennen der beiden zugeordneten Trennstellen (51, 52) elektrisch von der Leiterplattenspule abtrennbar ist und durch Überbrücken der Unterbrechung (60) mit einer Brücke (61) überbrückbar ist, und wobei die Leiterplattenspule mehrere redundante Leiterbahnen (70) aufweist, die jeweils Windungen für die Leiterplattenspule bilden, wobei die jeweilige redundante Leiterbahn (70) einander gegenüberliegende Enden (71, 72) aufweist, wobei jedes Ende (71, 72) der redundanten Leiterbahn (70) mit einer Durchkontaktierung (81, 82) auf der Oberfläche der Leiterplatte verbunden ist, wobei die beiden Durchkontaktierungen (81, 82) der redundanten Leiterbahn (70) jeweils von einer zugeordneten Testkontaktfläche (91, 92) der redundanten Leiterbahn (70) durch eine Unterbrechung (101, 102) elektrisch getrennt sind und jeweils mit einer die Unterbrechung (101, 102) überbrückenden Brücke (111, 112) mit dem zugeordneten Testkontakt (91, 92) der redundanten Leiterbahn (70) elektrisch leitend verbindbar sind, und wobei die beiden Testkontakte (91, 92) der redundanten Leiterbahn (70) durch eine Trennstelle (120) miteinander elektrisch leitend verbunden sind, so dass die redundante Leiterbahn (70) mit den anderen Leiterbahnen (20) durch Durchtrennen der Trennstelle (120) zwischen den beiden Testkontakten (91, 92) der redundanten Leiterbahn (70) und Überbrücken der Unterbrechungen (101, 102) zwischen den Testkontakten (91, 92) und Durchkontaktierungen (81, 82) der redundanten Leiterbahn (70) mittels Brücken (111, 112) elektrisch leitend verbindbar ist.
Description
- Auf dem Gebiet der PCB-Spulen (PCB für Printed Circuit Board), die hierin auch als Leiterplattenspulen bezeichnet werden, gibt es Lösungen, die sich auf die Struktur der Spule selbst und auf die Schaffung von Leiterbahnen durch ein Dielektrikum konzentrieren, die das Verhalten von Litzenspulen simulieren. Grundsätzlich besteht jedoch die Problematik, dass Defekte solcher Spulen, wie z.B. Unterbrechungen oder Kurzschlüsse der Leiterbahnen der PCB-Spule, die Ausbeute der betreffenden PCB-Spule verringern.
- Die
US 7,972,625 B2 beschreibt verschiedene Strukturen, die mit mehrlagigen Leiterplattenspulen aufgebaut sind, um Litzen zu simulieren. - Die
CN 205809224 U beschreibt ein Verfahren zum Erkennen von Kurzschlüssen in einer Leiterplattenspule unter Verwendung von Frequenzsweeping und Antwortmessung. - Weiterhin offenbart die
US 8,666,491 B2 eine PCB-Spule, die in medizinischen Telemetriegeräten verwendet wird. - Hiervon ausgehend liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Leiterplattenspule (PCB-Spule) bereitzustellen, die eine Erhöhung der Ausbeute dahingehend ermöglicht, dass Kurzschlüsse oder Unterbrechungen der Windungen der Spule effizient kompensierbar sind.
- Diese Aufgabe wird durch eine Leiterplattenspule mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung werden nachfolgend beschrieben.
- Gemäß Anspruch 1 wird eine Leiterplattenspule offenbart, mit: einer Leiterplatte aufweisend mehrere Lagen, wobei jede Lage eine Leiterbahn aufweist, die Windungen der Leiterplattenspule bildet, wobei die jeweilige Leiterbahn einander gegenüberliegende Enden aufweist, wobei jedes Ende über eine Durchkontaktierung (auch VIA genannt, für Vertical Interconnect Access) mit einem zugeordneten Testkontakt auf einer Oberfläche der Leiterplatte verbunden ist, wobei die beiden Testkontakte der jeweiligen Leiterbahn jeweils über eine Trennstelle mit der Leiterbahn elektrisch leitend verbunden sind und über eine Unterbrechung elektrisch voneinander getrennt sind, so dass die jeweilige Leiterbahn bzw. deren Windungen durch Durchtrennen der beiden zugeordneten Trennstellen elektrisch von der Leiterplattenspule abtrennbar ist und durch Überbrücken der Unterbrechung mit einer Brücke überbrückbar ist, und wobei die Leiterplattenspule mehrere redundante Leiterbahnen aufweist, die jeweils Windungen für die Leiterplattenspule bilden, wobei die jeweilige redundante Leiterbahn einander gegenüberliegende Enden aufweist, wobei jedes Ende der redundanten Leiterbahn mit einer Durchkontaktierung auf der Oberfläche der Leiterplatte verbunden ist, wobei die beiden Durchkontaktierungen der redundanten Leiterbahn jeweils von einem zugeordneten Testkontakt der redundanten Leiterbahn durch eine Unterbrechung elektrisch getrennt sind und jeweils mit einer die Unterbrechung überbrückenden Brücke mit dem zugeordneten Testkontakt der redundanten Leiterbahn elektrisch leitend verbindbar sind, und wobei die beiden Testkontakte der redundanten Leiterbahn durch eine Trennstelle miteinander elektrisch leitend verbunden sind, so dass die redundante Leiterbahn mit den anderen Leiterbahnen durch Durchtrennen der Trennstelle zwischen den beiden Testkontakten der redundanten Leiterbahn und Überbrücken der Unterbrechungen zwischen den Testkontakten und den Durchkontaktierungen der redundanten Leiterbahn elektrisch leitend verbindbar ist.
- Die erfindungsgemäße Leiterplattenspule weist somit zusätzliche redundante Lagen bzw. Leiterbahnen zum Ersatz von Lagen/Leiterbahnen mit Fehlern auf. Die Testkontakte erlauben elektrische Messungen zur Erkennung von Fehlern in den Windungen/Leiterbahnen der Leiterplattenspule. Aufgrund der Trennstellen können fehlerhafte Lagen bzw. Leiterbahnen isoliert werden sowie redundante funktionsfähige Leiterbahnen eingebunden werden. Die Unterbrechungen sind durch Brücken zum Verbinden redundanter Lagen und zum Überbrücken fehlerhafter Lagen überbrückbar.
- Die Erfindung verbessert damit signifikant die Ausbeute von Leiterplattenspulen, indem sie elektrische Punkte bereitstellt, durch die Fehler auf bestimmte Lagen isoliert werden können, und Strukturen, die überbrückt/getrennt werden können, um die fehlerhaften Lagen aus der gesamten Spulenstruktur zu entfernen. Im Ergebnis müssen daher bei einem Produktionsprozess weniger Spulen aussortiert werden und die Kosten für die Produktion sinken entsprechend.
- Da die erfindungsgemäße Spulenkonstruktion redundante Lagen beinhaltet, kann, wenn eine Lage aus der Struktur entfernt wird, die Anzahl der noch verfügbaren Windungen die induktiven Anforderungen der Komponente erfüllen. Die Anzahl der erforderlichen redundanten Lagen bzw. Leiterbahnen kann z.B. statistisch als Funktion des akzeptablen Verlusts und der erwarteten Anzahl von Leiterbahnausfällen bestimmt werden.
- Im Folgenden werden Ausführungsformen sowie weitere Merkmale und Vorteile der vorliegenden Erfindung unter Bezugnahme auf die Figuren beschrieben. Es zeigen:
-
1 eine Darstellung eines Spulenfehlers einer Leiterplattenspule in Form eines Kurzschlusses; -
2 eine Darstellung eines Spulenfehlers einer Leiterplattenspule in Form einer ungewünschten Unterbrechung einer Leiterbahn; -
3 eine Ausführungsform einer erfindungsgemäßen Leiterplattenspule mit der Möglichkeit zur Durchführung eines Leiterplattenspulentests, sowie zum Abtrennen von defekten Windungen und Anschließen von redundanten Windungen zum Ersatz defekter Windungen; -
4 das Überbrücken einer offenen Leiterbahn bzw. Windung sowie das Anschließen einer redundanten Leiterbahn/Windung bei der Ausführungsform gemäß3 ; und -
5 eine Darstellung dreier möglicher Permutationen in einer Leiterplattenspule, die vier Leiterbahnen bzw. Lagen von Windungen benötigt. -
3 zeigt eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Leiterplattenspule 1 mit einer Leiterplatte aufweisend mehrere Lagen 2, wobei jede Lage 2 eine Leiterbahn 20 aufweist (vgl. linke Seite der1 ), die Windungen der Leiterplattenspule 1 bildet, wobei die jeweilige Leiterbahn 20 einander gegenüberliegende Enden 21, 22 aufweist, wobei jedes Ende 21, 22 über eine Durchkontaktierung 31, 32 mit einem zugeordneten Testkontakt 41, 42 auf einer Oberfläche der Leiterplatte verbunden ist, wobei die beiden Testkontakte 41, 42 der jeweiligen Leiterbahn 20 jeweils über eine Trennstelle 51, 52 mit der Leiterbahn 20 bzw. deren Windungen elektrisch leitend verbunden sind und über eine Unterbrechung 60 elektrisch voneinander getrennt sind, so dass die jeweilige Leiterbahn 20 durch Durchtrennen der beiden zugeordneten Trennstellen 51, 52 elektrisch von der Leiterplattenspule 1 abtrennbar ist und durch Überbrücken der Unterbrechung 60 mit einer Brücke 61 (vgl.4 ) überbrückbar ist, und wobei die Leiterplattenspule 1 mehrere redundante Leiterbahnen 70 aufweist (vgl. rechte Seite der3 ), die jeweils Windungen für die Leiterplattenspule 1 bilden, wobei die jeweilige redundante Leiterbahn 70 einander gegenüberliegende Enden 71, 72 aufweist, wobei jedes Ende 71, 72 der redundanten Leiterbahn 70 mit einer Durchkontaktierung 81, 82 auf der Oberfläche der Leiterplatte verbunden ist, wobei die beiden Durchkontaktierungen 81, 82 der redundanten Leiterbahn 70 jeweils von einem zugeordneten Testkontakt 91, 92 der redundanten Leiterbahn 70 durch eine Unterbrechung 101, 102 elektrisch getrennt sind und jeweils mit einer die Unterbrechung 101, 102 überbrückenden Brücke 111, 112 (vgl.4 ) mit der zugeordneten Testkontaktfläche 91, 92 der redundanten Leiterbahn 70 elektrisch leitend verbindbar sind, und wobei die beiden Testkontakte 91, 92 der redundanten Leiterbahn 70 durch eine Trennstelle 120 miteinander elektrisch leitend verbunden sind, so dass die redundante Leiterbahn 70 mit den anderen Leiterbahnen 20 durch Durchtrennen der Trennstelle 120 zwischen den beiden Testkontakten 91, 92 der redundanten Leiterbahn 70 und Überbrücken der Unterbrechungen 101, 102 zwischen den Testkontakten 91, 92 und Durchkontaktierungen 81, 82 der redundanten Leiterbahn 70 mittels Brücken 111, 112 elektrisch leitend verbindbar ist. - Durch die Verwendung eines derartigen Aufbaus aus z.B. mehreren Leiterschichten mit z.B. einem sich wiederholenden spiralförmigen Muster, das durch Durchkontaktierungen 31, 32 bzw. 81, 82 verbunden ist, kann eine Leiterplattenspule 1, z.B. in Form einer Kommunikationsspule, realisiert werden. Die sich daraus ergebende Ausbeute auf Baugruppenebene wird beeinträchtigt, wenn auch nur eine einzige Lage im Array einen Defekt aufweist. Erfindungsgemäß sind nun jedoch die Ausbeuteverluste bei Defekten einzelner Leiterlagen 20 innerhalb des Leiterplattenstapels wie oben beschrieben vermeidbar, indem redundante Leiterlagen 70 dem Leiterplatten-Spulendesign hinzugefügt werden. Die Erfindung sieht dabei insbesondere vor, in die äußeren Leiterlagen bzw. auf der Oberfläche der Leiterplatte Features 60, 61 vorzusehen, die es gestatten, jedes einzelne Leiterlayout 20 elektrisch kurzzuschließen. Jede Leiterbahnlage 20 kann getestet werden und alle Lagen 20, die außerhalb der Spezifikation liegen, werden kurzgeschlossen bzw. überbrückt. Solange die Anzahl der Lagen 20 mit Defekten geringer ist als die Anzahl der redundanten Lagen 70 im Design, kann eine funktionsfähige Spule 1 realisiert werden.
- Bei den typischen Lagen ist die Leiterbahn 20, die jedes Via 31, 32 mit dem jeweiligen Testpunkt 41, 42 verbindet, optional durchtrennbar, damit eine Lagenwicklung 20 mit einem Fehler vom elektrischen Pfad der Gesamtspule 1 getrennt werden kann. Hierzu kann die jeweilige Trennstelle 51, 52 als Verengung der entsprechenden Leiterbahn ausgebildet sein. Ein weiteres Merkmal zwischen den Testkontakten 41, 42 an jedem Ende 21, 22 der Lagenwicklung 20 ist eine Struktur 60, die einfach überbrückt werden kann, um die Lagenwicklung 20 mit dem Fehler zu umgehen. Diese Struktur 60 kann z.B. als schmaler Spalt zwischen den benachbarten Kontakten 41, 42 ausgebildet sein, der auf einfache Weise durch eine elektrisch leitendende Brücke 61 überbrückbar ist, die die beiden Kontakte 41, 42 elektrisch leitend verbindet.
- Bei den redundanten Lagen bzw. Leiterbahnen 70 sind die Leiterbahnen 70 zwischen ihren Durchkontaktierungen 81, 82 und ihren Testkontakten 91, 92 unterbrochen, insbesondere wiederum mittels eines Spaltes 101, 102, der jeweils mittels einer Brücke 111, 112 überbrückt werden kann, um eine zusätzliche Leiterbahn 70 mit Windungen in den elektrischen Pfad der Gesamtspule 1 einzubinden, so dass durch Fehler verlorene Spulenlagen ersetzt werden können. Die Leiterbahnen zwischen den Testpunkten 91, 92 sind normalerweise geschlossen, um die redundanten Lagen 70 zu überbrücken, haben aber ein Merkmal 120, z.B. in Form einer Verengung, das durchtrennt werden kann, damit die betreffende Leiterbahn 70 nicht kurzgeschlossen wird, wenn sie verwendet wird. Auch diese redundanten Leiterbahnen/Windungen 70 weisen zusätzliche Testkontakte 131, 132 auf, so dass sie getestet werden können, bevor sie in den Gesamtschaltkreis 1 eingefügt werden.
- Für den Fall, dass z.B. durch eine elektrische Messung zwischen den Kontaktflächen 41, 42 festgestellt werden würde, dass die Windung 20 unterbrochen ist, würde diese Leiterbahn 20 aus dem elektrischen Pfad der Schaltung 1 entfernt werden, indem die Leiterbahnen an den gekennzeichneten Trennstellen 51, 52 unterbrochen und am Brückenpunkt 60 verbunden werden. Um dann die durch den Ausschluss dieser Leiterbahn 20 verlorenen Windungen wiederherzustellen, können die redundanten Windungen 70 (rechte Seite der
4 ) zunächst über die Testkontakte 131 und 132 geprüft werden und, wenn sie funktionsfähig sind, mit der Gesamtspule 1 verbunden werden, indem die Leiterbahnen an den Brückenpunkten 101 und 102 verbunden und dann die Leiterbahn an der Trennstelle 120 geöffnet wird. Das Öffnen und Kurzschließen dieser Verbindungen kann insbesondere durch Laserablation (zum Öffnen der Leiterbahnen) und durch Aufbringen eines leitfähigen Materials 61, 111, 112 bzw. einer Brücke 61, 111, 112 (zum Verbinden der Leiterbahnen) erreicht werden. - Schließlich zeigt
5 eine Darstellung von drei möglichen Permutationen in einer Leiterplattenspule 1, die vier Lagen 2 von Windungen benötigt.
Die Struktur 1 auf der linken Seite der5 stellt eine Leiterplattenspule 1 dar, bei der nach der Messung zwischen den Testpunkten kein Fehler festgestellt wird. - Die mittlere Leiterplattenspule 1 der
5 zeigt, an welchen Stellen die Unterbrechungen und Brücken vorgesehen sein sollten, wenn ein Fehler in den als „offen“ bezeichneten Windungen 20 der dritten Lage 2 (von oben) festgestellt wird. - Die Leiterplattenspule 1 auf rechte Seite der
5 stellt dar, wo die Unterbrechungen und Brücken vorgesehen werden sollten, wenn festgestellt wird, dass ein Kurzschluss zwischen der ersten Lage 2 und der vierten Lage 4 (von oben) vorliegt. - Grundsätzlich können die Leiterbahnen bzw. zu öffnenden Trennstellen mit einem UV-Laserabtragungsverfahren durchgetrennt werden. Die geringe Leistung der UV-Lasertechnologie reduziert die Wärmeeinflusszone und minimiert Gratbildung, Verkohlung und andere negative Effekte.
- Die besagten elektrisch leitfähigen Brücken zum Überbrücken der Unterbrechungen der Leiterbahnen können z.B. mit leitfähigem Epoxid oder Lot hergestellt werden. Hierbei wird eine definierte Menge eines solchen Materials zwischen den beiden Kontakten, die elektrisch miteinander verbunden werden sollen, aufgetragen. Das Epoxidharz wird dann ausgehärtet oder das Lot wird reflowed, um eine robuste elektrische Verbindung zu bilden.
- Die erfindungsgemäße Leiterplattenspule verbessert die Ausbeute einer solchen Komponente in vorteilhafter Weise. Bei der Herstellung müssen folglich weniger Spulen entsorgt werden, was sich in niedrigeren Bauteilkosten niederschlägt.
- Es wird für den Fachmann offensichtlich sein, dass zahlreiche Modifikationen und Variationen der beschriebenen Beispiele und Ausführungsformen im Lichte der obigen Lehre möglich sind. Die offengelegten Beispiele und Ausführungsformen werden nur zum Zwecke der Veranschaulichung dargestellt. Andere alternative Ausführungsformen können einige oder alle der hier offengelegten Merkmale enthalten. Daher ist es die Absicht, alle solchen Modifikationen und alternativen Ausführungsformen, die innerhalb des wahren Umfangs dieser Erfindung kommen können, zu decken.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 7972625 B2 [0002]
- CN 205809224 U [0003]
- US 8666491 B2 [0004]
Claims (1)
- Leiterplattenspule (1), mit: einer Leiterplatte aufweisend mehrere Lagen (2), wobei jede Lage (2) eine Leiterbahn (20) aufweist, die Windungen der Leiterplattenspule (1) bildet, wobei die jeweilige Leiterbahn (20) einander gegenüberliegende Enden (21, 22) aufweist, wobei jedes Ende (21, 22) über eine Durchkontaktierung (31, 32) mit einem zugeordneten Testkontakt (41, 42) auf einer Oberfläche der Leiterplatte verbunden ist, wobei die beiden Testkontakte (41, 42) der jeweiligen Leiterbahn jeweils über eine Trennstelle (51, 52) mit der Leiterbahn (20) elektrisch leitend verbunden sind und über eine Unterbrechung (60) elektrisch voneinander getrennt sind, so dass die jeweilige Leiterbahn (20) durch Durchtrennen der beiden zugeordneten Trennstellen (51, 52) elektrisch von der Leiterplattenspule abtrennbar ist und durch Überbrücken der Unterbrechung (60) mit einer Brücke (61) überbrückbar ist, und wobei die Leiterplattenspule mehrere redundante Leiterbahnen (70) aufweist, die jeweils Windungen für die Leiterplattenspule bilden, wobei die jeweilige redundante Leiterbahn (70) einander gegenüberliegende Enden (71, 72) aufweist, wobei jedes Ende (71, 72) der redundanten Leiterbahn (70) mit einer Durchkontaktierung (81, 82) auf der Oberfläche der Leiterplatte verbunden ist, wobei die beiden Durchkontaktierungen (81, 82) der redundanten Leiterbahn (70) jeweils von einer zugeordneten Testkontaktfläche (91, 92) der redundanten Leiterbahn (70) durch eine Unterbrechung (101, 102) elektrisch getrennt sind und jeweils mit einer die Unterbrechung (101, 102) überbrückenden Brücke (111, 112) mit dem zugeordneten Testkontakt (91, 92) der redundanten Leiterbahn (70) elektrisch leitend verbindbar sind, und wobei die beiden Testkontakte (91, 92) der redundanten Leiterbahn (70) durch eine Trennstelle (120) miteinander elektrisch leitend verbunden sind, so dass die redundante Leiterbahn (70) mit den anderen Leiterbahnen (20) durch Durchtrennen der Trennstelle (120) zwischen den beiden Testkontakten (91, 92) der redundanten Leiterbahn (70) und Überbrücken der Unterbrechungen (101, 102) zwischen den Testkontakten (91, 92) und Durchkontaktierungen (81, 82) der redundanten Leiterbahn (70) mittels Brücken (111, 112) elektrisch leitend verbindbar ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE202021106814.0U DE202021106814U1 (de) | 2021-12-15 | 2021-12-15 | Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE202021106814.0U DE202021106814U1 (de) | 2021-12-15 | 2021-12-15 | Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule |
Publications (1)
Publication Number | Publication Date |
---|---|
DE202021106814U1 true DE202021106814U1 (de) | 2022-01-03 |
Family
ID=79686591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202021106814.0U Active DE202021106814U1 (de) | 2021-12-15 | 2021-12-15 | Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE202021106814U1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7972625B2 (en) | 2003-09-24 | 2011-07-05 | Novartis Ag | Coated diclofenac tablets |
US8666491B2 (en) | 2008-02-29 | 2014-03-04 | Boston Scientific Neuromodulation Corporation | Medical telemetry system with printed circuit board communication coil |
CN205809224U (zh) | 2016-06-15 | 2016-12-14 | 深圳市光彩凯宜电子开发有限公司 | 非接触式pcb线圈匝间短路检测装置 |
-
2021
- 2021-12-15 DE DE202021106814.0U patent/DE202021106814U1/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7972625B2 (en) | 2003-09-24 | 2011-07-05 | Novartis Ag | Coated diclofenac tablets |
US8666491B2 (en) | 2008-02-29 | 2014-03-04 | Boston Scientific Neuromodulation Corporation | Medical telemetry system with printed circuit board communication coil |
CN205809224U (zh) | 2016-06-15 | 2016-12-14 | 深圳市光彩凯宜电子开发有限公司 | 非接触式pcb线圈匝间短路检测装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014108124B4 (de) | Display-vorrichtung und verfahren zur reparatur unterbrochener leitungen derselben | |
DE2555831A1 (de) | Impedanz-transformator und verfahren zu seiner herstellung | |
DE102012020477A1 (de) | Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung | |
EP0838688A2 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
DE112018003756T5 (de) | Prüfung und initialisierung von klein-chips auf wafer-niveau | |
DE69402288T2 (de) | Steckmatrixbrett | |
DE102020202663A1 (de) | Modulares wlcsp-die-daisy-chain-design für mehrere die-grössen | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
EP1107313A2 (de) | On-chip Testschaltung zur Kontrolle der Belichtungsmaskenreihenfolge | |
DE102004058411B3 (de) | Halbleiterwafer mit einer Teststruktur und Verfahren | |
DE102021112974A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
WO2018068948A1 (de) | Leiterplatte mit einem gebogenen verbindungsabschnitt und verfahren zum testen bzw. herstellen derselben sowie elektronisches steuergerät und verfahren zum betrieb desselben | |
DE202021106814U1 (de) | Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule | |
DE19718637A1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
DE112017006666T5 (de) | Rauschfilter | |
DE102019118185A1 (de) | Sensorsubstrat für einen Positionssensor des Typs mit elektromagnetischer Induktion und Verfahren zum Herstellen eines Sensorsubstrats | |
DE102006048034B4 (de) | Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
DE2425915B2 (de) | Verfahren zum herstellen von integrierten halbleiterschaltungen | |
WO2007014957A1 (de) | Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene | |
DE102010038453A1 (de) | Lötstellenkontrolle | |
EP1027614B1 (de) | Verfahren zum testen elektrischer baugruppen | |
DE69028527T2 (de) | Verfahren und apparat zum testen des zusammenbaus einer vielzahl von elektrischen komponenten auf einem substrat | |
DE102020116233A1 (de) | Schaltungsträger mit Anschlussflächenfeld und Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger | |
EP3265834B1 (de) | Elektrische kontaktvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R207 | Utility model specification |