DE102006048034B4 - Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte - Google Patents
Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte Download PDFInfo
- Publication number
- DE102006048034B4 DE102006048034B4 DE102006048034A DE102006048034A DE102006048034B4 DE 102006048034 B4 DE102006048034 B4 DE 102006048034B4 DE 102006048034 A DE102006048034 A DE 102006048034A DE 102006048034 A DE102006048034 A DE 102006048034A DE 102006048034 B4 DE102006048034 B4 DE 102006048034B4
- Authority
- DE
- Germany
- Prior art keywords
- vias
- circuit board
- control circuit
- metallization
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte (2; 4a–4d),
gekennzeichnet durch Verfahrensschritte:
• eine Kontrollschaltung (1) auszuführen, die n durchgehende Bohrungen (7-1...7-6, 8-1...11-6), so genannte Vias, umfasst, wobei n eine Zahl größer oder gleich eins ist, die zum einen mit einer Innenwandung versehen sind, die geeignet ist, bei der Metallisierung der Leiterplatte mit einer metallisierten Schicht (12) überzogen zu werden, und zum anderen zwischen zwei Stromklemmen (16–18, 20–22) elektrisch in Reihe geschaltet sind, so dass ein zwischen diesen Stromklemmen anliegender elektrischer Strom der Höhe (h) nach durch jedes der Vias (7-1...7-6, 8-1...11-6) fließt,
• einen Strom mit einer bestimmten Stärke zwischen den beiden Stromklemmen (16–18, 20–22) der Kontrollschaltung (1) anzulegen,
• die entsprechende Potentialdifferenz zu messen,
• und den gemessenen Wert mit einem repräsentativen Schwellenwert der Potentialdifferenz zu vergleichen, der für eine metallisierte Schicht mit einer vorgegebenen Mindestdicke auf der Wandung jedes Vias...
gekennzeichnet durch Verfahrensschritte:
• eine Kontrollschaltung (1) auszuführen, die n durchgehende Bohrungen (7-1...7-6, 8-1...11-6), so genannte Vias, umfasst, wobei n eine Zahl größer oder gleich eins ist, die zum einen mit einer Innenwandung versehen sind, die geeignet ist, bei der Metallisierung der Leiterplatte mit einer metallisierten Schicht (12) überzogen zu werden, und zum anderen zwischen zwei Stromklemmen (16–18, 20–22) elektrisch in Reihe geschaltet sind, so dass ein zwischen diesen Stromklemmen anliegender elektrischer Strom der Höhe (h) nach durch jedes der Vias (7-1...7-6, 8-1...11-6) fließt,
• einen Strom mit einer bestimmten Stärke zwischen den beiden Stromklemmen (16–18, 20–22) der Kontrollschaltung (1) anzulegen,
• die entsprechende Potentialdifferenz zu messen,
• und den gemessenen Wert mit einem repräsentativen Schwellenwert der Potentialdifferenz zu vergleichen, der für eine metallisierte Schicht mit einer vorgegebenen Mindestdicke auf der Wandung jedes Vias...
Description
- Die Erfindung betrifft ein Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte. Sie erstreckt sich auch auf die nach diesem Verfahren ausgeführten Leiterplatten.
- Nach dem Stand der Technik bestehen übliche Prüfungen zur Kontrolle der Qualität der Metallisierung von Leiterplatten in Stromdurchgangsprüfungen, die es ermöglichen, etwaige Unterbrechungen der gebildeten Leiterbahnen festzustellen. Beispielhaft können die europäischen Patentanmeldung
EP 0 248 521 A1 und dieUS-Patente 4,477,484 ,4,992,144 und5,919,402 für diesen umfangreichen Stand der Technik angeführt werden. - Derartige Kontrollprüfungen ermöglichen es somit, „oberflächliche” Fehler der metallisierten Schichten wirksam festzustellen. Sie liefern dagegen keine Informationen über die Dicke der aufgebrachten metallisierten Schicht, obwohl dieser Fertigungsparameter von großer Bedeutung ist.
- Gegenwärtig werden in der Tat nur zerstörende Prüfungen durchgeführt, die darin bestehen, durch Probenahme metallographische Schnitte vorzunehmen. Aufgrund ihres zerstörenden Charakters werden derartige Prüfungen stichprobenweise durchgeführt, mit der Willkürlichkeit, die eine solche Methode aufweist.
- Diese Erfindung soll dieses Problem beseitigen. Ihre Hauptaufgabe ist es daher, ein Verfahren zur Kontrolle der Dicke der Metallisierung einer Leiterplatte bereitzustellen, das es ermöglicht, eine systematische und schnelle Kontrolle der ausgeführten Leiterplatten durchzuführen.
- Dazu betrifft die Erfindung ein Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte, das folgende Verfahrensschritte aufweist:
- • eine Kontrollschaltung auszuführen, die n durchgehende Bohrungen, so genannte Vias, umfasst, wobei n eine Zahl größer oder gleich eins ist, die zum einen mit einer Innenwandung versehen sind, die geeignet ist, bei der Metallisierung der Leiterplatte mit einer metallisierten Schicht überzogen zu werden, und zum anderen zwischen zwei Stromklemmen elektrisch in Reihe geschaltet sind, so dass ein zwischen diesen Stromklemmen anliegender elektrischer Strom der Höhe nach durch jedes der Vias fließt,
- • einen Strom mit einer bestimmten Stärke zwischen den beiden Stromklemmen der Kontrollschaltung anzulegen,
- • die entsprechende Potentialdifferenz zu messen,
- • und den gemessenen Wert mit einem repräsentativen Schwellenwert der Potentialdifferenz zu vergleichen, der für eine metallisierte Schicht mit einer vorgegebenen Mindestdicke auf der Wandung jeder Bohrung erhalten wurde, so dass die Leiterplatte validiert wird, wenn der Messwert unter dem Schwellenwert liegt.
- Die Erfindung bestand somit darin:
- • eine Kontrollschaltung zu entwickeln, die n metallisierte Vias umfasst, die ein „verkleinertes Bild” der Leiterplatte darstellen und es ermöglichen, eine repräsentative Information über die Dicke der auf dieser Leiterplatte gebildeten metallisierten Schicht zu liefern,
- • und ein kalibrierten Strom in dieser Kontrollschaltung fließen zu lassen und aus dem Vergleich zwischen dem gemessenen Wert der entsprechenden Potentialdifferenz und einem vorgegebenen Standardwert die Konformität oder Nichtkonformität der Leiterplatte im Hinblick auf die Dicke der metallisierten Schicht abzuleiten.
- Jede Kontrollprüfung besteht somit darin, eine so genannte „Vierpunktmessung” durchzuführen, die systematisch ausgeführt werden kann und nur sehr wenig Zeit, weniger als eine Sekunde, in Anspruch nimmt.
- Im Übrigen können die erfindungsgemäßen Kontrollschaltungen mit funktionellen Vias der Leiterplatten aufgebaut werden. Zwecks Standardisierung dieser Kontrollschaltungen und des Kontrollverfahrens bestehen diese Kontrollschaltungen jedoch vorteilhafterweise aus nicht funktionellen Schaltungen, die speziell zur Kontrolle der Qualität der Metallisierung der Leiterplatten bestimmt sind.
- Darüber hinaus umfasst die Kontrollschaltung zur Erhöhung der Empfindlichkeit des Kontrollverfahrens vorteilhafterweise n Vias, wobei n größer oder gleich zwei ist, die über Brücken jeweils paarweise in Reihe geschaltet sind.
- Zudem wird vorteilhafterweise eine Kontrollschaltung ausgeführt, deren n Vias jeweils einen Durchmesser aufweisen, der dem kleinsten Durchmesser der funktionellen Vias der Leiterplatte entspricht. Die Vias der Kontrollschaltungen bestehen daher in Nachbildungen derjenigen Elemente der Leiterplatte, die theoretisch am wahrscheinlichsten die Ursache von Metallisierungsfehlern sind.
- Nach zwei vorteilhaften Ausführungsvarianten kann die Kontrollschaltung ausgeführt werden:
- • entweder auf einem funktionellen Teil der Oberfläche der Leiterplatte,
- • oder auf einem technischen Band zur mechanischen Verbindung der Leiterplatten bei ihrer Fertigung.
- Die Erfindung erstreckt sich auf eine Leiterplatte, die eine Kontrollschaltung umfasst, welche n durchgehende Bohrungen, so genannte Vias, umfasst, wobei n eine Zahl größer oder gleich eins ist, die zum einen mit einer Innenwandung versehen sind, die mit einer metallisierten Schicht überzogen ist, und zum anderen zwischen zwei Stromklemmen elektrisch in Reihe geschaltet sind, so dass ein zwischen diesen Stromklemmen anliegender elektrischer Strom der Höhe nach durch jedes der Vias fließt.
- Zudem beinhaltet die Leiterplatte vorteilhafterweise ein beliebiges der Merkmale, allein oder in einer Kombination, die in den Ansprüchen definiert und/oder in der folgenden Beschreibung erwähnt werden.
- Weitere Merkmale, Ziele und Vorteile der Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung unter Verweisung auf die Zeichnungen im Anhang, die beispielhaft und nicht abschließend zwei bevorzugte Ausführungsformen darstellen. In diesen Zeichnungen zeigen:
-
1 eine schematische Draufsicht eines ersten Leiterplattenmodells, das eine erfindungsgemäße Kontrollschaltung umfasst, -
2 eine schematische Draufsicht von mit technischen Bändern verbundenen Leiterplatten, die erfindungsgemäße Kontrollschaltung umfassen, -
3 eine vergrößerte schematische Ansicht einer erfindungsgemäßen Kontrollschaltung und der Messeinrichtungen, die es ermöglichen, die Qualität der Metallisierung der Leiterplatten zu prüfen, und -
4 eine schematische Schnittansicht entlang der Linie A-A von3 , die einen Teil der erfindungsgemäßen Kontrollschaltung darstellt. - Das erfindungsgemäße Verfahren soll es ermöglichen, die Qualität der Metallisierung einer Leiterplatte zu kontrollieren (und dabei insbesondere zu überprüfen, dass die Metallisierungs schicht innerhalb der durchgehenden Bohrungen (Vias), die in einer Leiterplatte ausgeführt sind, eine Mindestdicke aufweist) und besteht in erster Linie darin, eine Kontrollschaltung
1 auf diesen Leiterplatten auszuführen. - Erfindungsgemäß kann diese Kontrollschaltung
1 ausgeführt werden: - • entweder,
wie in
1 dargestellt, auf einem Teil der funktionellen Oberfläche2a jeder gefertigten Leiterplatte2 , oder, - • wie
in
2 dargestellt, auf technischen Bändern wie6 , die die mechanische Verbindung der Leiterplatten wie4a ,4b ,4c ,4d bei deren Fertigung gewährleisten. - Nach dem Prinzip der Erfindung umfasst jede Kontrollschaltung
1 eine Vielzahl von durchgehenden Bohrungen7-1 bis7-6...11-6 oder Vias, von denen jedes mit einer Innenwandung (eine Höhe h aufweisend –4 ) versehen ist, die mit einer metallisierten Schicht12 überzogen ist, wobei die Vias zwischen zwei Stromklemmen elektrisch in Reihe geschaltet sind, so dass jedes der Vias der Höhe h nach von einem kalibrierten Strom durchflossen wird, der zwischen diesen elektrischen Klemmen anliegt. - Wie in
3 und4 dargestellt, sind die einzelnen Vias auf fünf parallele Reihen7 ,8 ,9 ,10 ,11 verteilt, die jeweils sechs Vias wie7-1 ,7-2 ,7-3 ,7-4 ,7-5 ,7-6 ,8-1 bis8-6 ,9-1 bis9-6 ,10-1 bis10-6 und11-1 bis11-6 umfassen. Zudem sind diese Vias paarweise elektrisch über Brücken wie13 ,14 (4 ) verbunden, die abwechselnd an der Oberseite13 und an der Unterseite14 der Leiterplatten verlaufen und die so angeordnet sind, dass ein kalibrierter elektrischer Strom, der zwischen den Stromklemmen der Kontrollschaltung1 angelegt wird, der Höhe h nach durch jedes der Vias fließt. - Im Übrigen können gemäß der Erfindung die beiden Stromklemmen der Kontrollschaltung
1 an der Oberseite der Leiterplatte angeordnet werden und bestehen: - • in einer
ersten Stromklemme, die aus zwei Kontakten
16 ,18 besteht, die untereinander durch eine Leiterbahn17 verbunden sind, wobei einer der Kontakte16 über eine Leiterbahn15 mit dem ersten Via7-1 der Via-Reihe verbunden ist, und - • in
einer zweiten Stromklemme, die aus zwei Kontakten
20 ,22 besteht, die untereinander durch eine Leiterbahn21 verbunden sind, wobei einer der Kontakte20 über eine Leiterbahn19 mit dem letzten Via11-6 der Via-Reihe verbunden ist. - Wie in
3 dargestellt, werden die oben beschriebenen Kontrollprüfungen der Leiterplatten1 erfindungsgemäß mit Hilfe eines „Vierpunktsystems” durchgeführt, das umfasst: - • ein
Stromversorgungsmodul
23 , das zwei Elektroden24 ,25 umfasst, die an einen Stromerzeuger26 angeschlossen sind, - • und
ein Messmodul
27 , das zwei Elektroden28 ,29 umfasst, die an ein Voltmeter30 angeschlossen sind. - Diese Kontrollprüfungen bestehen weiterhin darin:
- • einen kalibrierten Strom in
der Kontrollschaltung
1 fließen zu lassen, wobei die Elektroden24 ,25 des Stromversorgungsmoduls23 in Kontakt mit den Kontakten18 ,22 der Kontrollschaltung positioniert werden, - • die
Potentialdifferenz an den Klemmen der Kontrollschaltung
1 zu messen, wobei die Elektroden28 ,29 des Messmoduls27 in Kontakt mit den Kontakten16 ,20 der Kontrollschaltung positioniert werden, und - • den
gemessenen Wert mit einem repräsentativen
Schwellenwert der Potentialdifferenz zu vergleichen, der für eine metallisierten
Schicht
12 mit einer vorgegebenen Mindestdicke auf der Wandung jedes Vias erhalten wurde, so dass die Leiterplatte validiert wird, wenn der Messwert unter dem Schwellenwert liegt. - Ein solches Kontrollverfahren umfasst somit einen ersten Kalibrierungsschritt, der darin besteht, die verschiedenen Potentialdifferenzen zu erfassen, die für gegebene Dicken der in den Vias einer Prototyp-Leiterplatte
1 aufgebrachten Schichten12 gemessen werden. - Nach Ausführung dieses Kalibrierungsschritts ermöglicht das erfindungsgemäße Verfahren es, direkt in der Produktionslinie systematisch und in sehr kurzer Zeit alle Leiterplatten zu kontrollieren und somit alle Teile mit Metallisierungsfehlern, d. h. die Teile, bei denen die Dicke der Metallisierungsschicht geringer als die geforderte Dicke ist, zu erkennen.
- Es ist darauf hinzuweisen, dass der kalibrierte Strom, der in die Via-Reihe eingespeist wird, jedes Via über seine gesamte Höhe (h) durchfließt. Ein Metallisierungsfehler der Innenwand eines Vias bewirkt so eine Verringerung der gemessenen Spannung an den Klemmen der Via-Reihe. Dadurch wird jeder Metallisierungsfehler (nicht konforme Dicke) schnell erkannt.
- Hinzuweisen ist auch darauf, dass die Platten der Leiterplatten homogen sind, was beinhaltet, dass ein Metallisierungsfehler in einem einzigen Via der Leiterplatte äußerst selten vorkommt. Wenn ein Metallisierungsfehler vorliegt, ist dieser Fehler in der Tat an jedem Via der Leiterplatte erkennbar. Indem an einer Kontrollschaltung (die auf einem Teil der Leiterplatte (oder ihres technischen Bandes) liegt) überprüft wird, dass die Metallisierung fehlerfrei ist, wird auch überprüft, dass die Metallisierung bei allen anderen Vias dieser Leiterplatte die geforderte Dicke aufweist.
Claims (5)
- Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte (
2 ;4a –4d ), gekennzeichnet durch Verfahrensschritte: • eine Kontrollschaltung (1 ) auszuführen, die n durchgehende Bohrungen (7-1...7-6 ,8-1...11-6 ), so genannte Vias, umfasst, wobei n eine Zahl größer oder gleich eins ist, die zum einen mit einer Innenwandung versehen sind, die geeignet ist, bei der Metallisierung der Leiterplatte mit einer metallisierten Schicht (12 ) überzogen zu werden, und zum anderen zwischen zwei Stromklemmen (16 –18 ,20 –22 ) elektrisch in Reihe geschaltet sind, so dass ein zwischen diesen Stromklemmen anliegender elektrischer Strom der Höhe (h) nach durch jedes der Vias (7-1...7-6 ,8-1...11-6 ) fließt, • einen Strom mit einer bestimmten Stärke zwischen den beiden Stromklemmen (16 –18 ,20 –22 ) der Kontrollschaltung (1 ) anzulegen, • die entsprechende Potentialdifferenz zu messen, • und den gemessenen Wert mit einem repräsentativen Schwellenwert der Potentialdifferenz zu vergleichen, der für eine metallisierte Schicht mit einer vorgegebenen Mindestdicke auf der Wandung jedes Vias (7-1...7-6 ,8-1 ...11-6 ) erhalten wurde, so dass die Leiterplatte validiert wird, wenn der Messwert unter dem Schwellenwert liegt. - Kontrollverfahren nach Anspruch 1, dadurch gekennzeichnet, dass es darin besteht, eine Kontrollschaltung (
1 ) auszuführen, die n Vias (7-1 ...7.6 ,8-1 ...11-6 ) umfasst, wobei n größer oder gleich zwei ist, die über Brücken (13 ,14 ) jeweils paarweise in Reihe geschaltet sind. - Kontrollverfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass eine Kontrollschaltung (
1 ) ausgeführt wird, deren n Vias (7-1 ...7.6 ,8-1 ...11-6 ) jeweils einen Durchmesser aufweisen, der dem kleinsten Durchmesser der funktionellen Vias der Leiterplatte entspricht. - Kontrollverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Kontrollschaltung (
1 ) auf einem Teil der funktionellen Oberfläche (2a ) der Leiterplatte (2 ) ausgeführt wird. - Kontrollverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Kontrollschaltung (
1 ) auf einem technischen Band (6 ) zur mechanischen Verbindung der Leiterplatten (4a –4d ) bei ihrer Fertigung ausgeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0510771A FR2892595B1 (fr) | 2005-10-21 | 2005-10-21 | Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise |
FR0510771 | 2005-10-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006048034A1 DE102006048034A1 (de) | 2007-05-10 |
DE102006048034B4 true DE102006048034B4 (de) | 2010-04-08 |
Family
ID=36587081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006048034A Active DE102006048034B4 (de) | 2005-10-21 | 2006-10-09 | Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte |
Country Status (3)
Country | Link |
---|---|
US (1) | US7571399B2 (de) |
DE (1) | DE102006048034B4 (de) |
FR (1) | FR2892595B1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2962807B1 (fr) * | 2010-07-16 | 2012-08-10 | Thales Sa | Dispositif de mise en évidence de nano coupures dans des vias d'un circuit imprime |
FR3088798B1 (fr) | 2018-11-16 | 2020-10-30 | Continental Automotive France | Procede et circuit de controle d'une qualite de metallisation d'un circuit imprime a plusieurs couches |
JP6848119B1 (ja) * | 2020-11-11 | 2021-03-24 | Ngkエレクトロデバイス株式会社 | 複合配線基板、パッケージおよび電子機器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4477484A (en) * | 1982-12-10 | 1984-10-16 | International Business Machines Corporation | Electroless plating monitor |
EP0248521A2 (de) * | 1986-04-25 | 1987-12-09 | Plessey Overseas Limited | Elektrische Verbinder |
US4992144A (en) * | 1987-02-24 | 1991-02-12 | Polyonics Corporation | Thermally stable dual metal coated laminate products made from polyimide film |
US5919402A (en) * | 1995-06-19 | 1999-07-06 | Lynntech, Inc. | Electronically conducting polymers with silver grains |
US6493861B1 (en) * | 1999-12-28 | 2002-12-10 | Intel Corporation | Interconnected series of plated through hole vias and method of fabrication therefor |
DE10232612A1 (de) * | 2002-07-12 | 2004-02-05 | Atotech Deutschland Gmbh | Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998006776A1 (fr) * | 1996-08-09 | 1998-02-19 | Toray Industries, Inc. | Film de polypropylene et condensateur dans lequel ledit film est utilise en tant que dielectrique |
-
2005
- 2005-10-21 FR FR0510771A patent/FR2892595B1/fr active Active
-
2006
- 2006-10-09 DE DE102006048034A patent/DE102006048034B4/de active Active
- 2006-10-11 US US11/545,526 patent/US7571399B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4477484A (en) * | 1982-12-10 | 1984-10-16 | International Business Machines Corporation | Electroless plating monitor |
EP0248521A2 (de) * | 1986-04-25 | 1987-12-09 | Plessey Overseas Limited | Elektrische Verbinder |
US4992144A (en) * | 1987-02-24 | 1991-02-12 | Polyonics Corporation | Thermally stable dual metal coated laminate products made from polyimide film |
US5919402A (en) * | 1995-06-19 | 1999-07-06 | Lynntech, Inc. | Electronically conducting polymers with silver grains |
US6493861B1 (en) * | 1999-12-28 | 2002-12-10 | Intel Corporation | Interconnected series of plated through hole vias and method of fabrication therefor |
DE10232612A1 (de) * | 2002-07-12 | 2004-02-05 | Atotech Deutschland Gmbh | Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses |
Also Published As
Publication number | Publication date |
---|---|
FR2892595A1 (fr) | 2007-04-27 |
US20070090852A1 (en) | 2007-04-26 |
US7571399B2 (en) | 2009-08-04 |
DE102006048034A1 (de) | 2007-05-10 |
FR2892595B1 (fr) | 2010-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3812021A1 (de) | Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung | |
DE3408704A1 (de) | Verfahren und vorrichtung zum pruefen von verbindungsnetzwerk-schaltungen | |
DE102006048034B4 (de) | Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte | |
WO2006133808A1 (de) | VERFAHREN ZUM TESTEN VON UNBESTÜCKTEN, GROßFLÄCHIGEN LEITERPLATTEN MIT EINEM FINGERTESTER | |
DE19718637A1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
WO2018068948A1 (de) | Leiterplatte mit einem gebogenen verbindungsabschnitt und verfahren zum testen bzw. herstellen derselben sowie elektronisches steuergerät und verfahren zum betrieb desselben | |
DE112019006734T5 (de) | Aufschwefelungs-Erfassungswiderstand und Herstellungsverfahren dafür | |
DE102004034357A1 (de) | Prüfkarten Trägerelement | |
DE2655841C3 (de) | Integrierter Widerstandsbaustein zum Einlöten in eine Flachbaugruppe | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
DE202015100678U1 (de) | Anordnung zur Bestimmung von Korrosion | |
DE2453578A1 (de) | Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht | |
EP1031042B1 (de) | Vorrichtung zum prüfen von leiterplatten | |
DE102010038453A1 (de) | Lötstellenkontrolle | |
DE102013214478A1 (de) | Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung | |
DE102018132057B4 (de) | Verfahren zur Überwachung eines Beschichtungsprozesses einer Leiterplatte sowie Leiterplatte zur Durchführung des Verfahrens. | |
DE19644725C1 (de) | Vorrichtung und Verfahren zum Prüfen von Leiterplatten | |
DE102017222597A1 (de) | Leiterplatten-Panel, Verfahren zum Testen von elektrischen Bauteilen | |
DE102018105857A1 (de) | Vorrichtung zum Messen von Strom und Verfahren zur Herstellung | |
DE19506720C1 (de) | Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens | |
DE202005014705U1 (de) | Leiterplattenanordnung | |
DE4335879B4 (de) | Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten | |
DE102021204556A1 (de) | Verfahren und Vorrichtung zum Überwachen einer Messposition hinsichtlich einer Präsenz, Menge und/oder Art einer an der Messposition auftretenden Chemikalie | |
DE102013209944B4 (de) | Leiterplattenanordnung und Verfahren zum Prüfen des Lötzustands | |
WO2020043580A1 (de) | Qualitätsmanagement für den lotpastendruck auf leiterbahnen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: CONTINENTAL AUTOMOTIVE FRANCE, TOULOUSE, FR |
|
8364 | No opposition during term of opposition | ||
R084 | Declaration of willingness to licence |