DE102013209944B4 - Leiterplattenanordnung und Verfahren zum Prüfen des Lötzustands - Google Patents

Leiterplattenanordnung und Verfahren zum Prüfen des Lötzustands Download PDF

Info

Publication number
DE102013209944B4
DE102013209944B4 DE102013209944.4A DE102013209944A DE102013209944B4 DE 102013209944 B4 DE102013209944 B4 DE 102013209944B4 DE 102013209944 A DE102013209944 A DE 102013209944A DE 102013209944 B4 DE102013209944 B4 DE 102013209944B4
Authority
DE
Germany
Prior art keywords
circuit board
pin
conductive
trace
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013209944.4A
Other languages
English (en)
Other versions
DE102013209944A1 (de
Inventor
Steven F. Gawron
Jonathan Dahlstrom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lear Corp
Original Assignee
Lear Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/766,237 external-priority patent/US9179536B2/en
Application filed by Lear Corp filed Critical Lear Corp
Publication of DE102013209944A1 publication Critical patent/DE102013209944A1/de
Application granted granted Critical
Publication of DE102013209944B4 publication Critical patent/DE102013209944B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/042Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10295Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303Pin-in-hole mounted pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

Anordnung, die umfasst:Eine erste Leiterplatte (12, 14), die ein sich durch die erste Leiterplatte (12, 14) erstreckendes erstes Stiftloch (30), eine erste elektrische Leiterbahn (19, 23) auf einer Oberfläche (18, 22) der ersten Leiterplatte (12, 14) und einen elektrisch nicht leitenden Teil (28) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) aufweist, undeinen elektrisch leitenden Stift (26), der durch das erste Stiftloch (30) eingesteckt ist,wobei der elektrisch nicht leitende Teil (28) zwischen dem ersten Stiftloch (30) und der ersten elektrischen Leiterbahn (19, 23) derart angeordnet ist, dass der elektrisch nicht leitende Teil (28) den Stift (26) von der ersten Leiterbahn (19, 23) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) physikalisch trennt,wobei der Stift (26) und die erste elektrische Leiterbahn (19, 23) über eine gelötete Verbindung elektrisch miteinander verbunden sind, wobei der Stift (26) und die erste elektrische Leiterbahn (19, 23) ansonsten keine elektrische Verbindung miteinander aufweisen, weil sie durch den nicht leitenden Teil (28) physikalisch voneinander getrennt sind,eine zweite Leiterplatte (12, 14), die ein zweites sich durch die zweite Leiterplatte (12, 14) erstreckendes Stiftloch (30) und eine zweite elektrische Leiterbahn (19, 23) auf einer Oberfläche (18, 22) der zweiten Leiterplatte (12, 14) aufweist, wobei die erste Leiterplatte (12, 14) und die zweite Leiterplatte (12, 14) derart übereinander gestapelt sind, dass das erste Stiftloch (30) und das zweite Stiftloch (30) miteinander ausgerichtet sind, wobei der Stift (26) durch das erste Stiftloch (30) und das zweite Stiftloch (30) eingesteckt ist und wobei die erste elektrische Leiterbahn (19, 23) und die zweite elektrische Leiterbahn (19, 23) elektrisch miteinander verbunden sind, wenn der Stift (26) elektrisch mit der ersten elektrischen Leiterbahn (19, 23) und der zweiten elektrischen Leiterbahn (19, 23) verbunden ist,eine Isolatorplatte (16), wobei die Isolatorplatte (16) zwischen einem anderen Teil der ersten Leiterplatte (12, 14) und der zweiten Leiterplatte (12, 14) als dem Teil der ersten Leiterplatte (12, 14) und der zweiten Leiterplatte (12, 14) mit dem ersten Stiftloch (30) und dem zweiten Stiftloch (30) angeordnet ist.

Description

  • Querverweis auf verwandte Anmeldungen
  • Die vorliegende Anmeldung beansprucht den Vorteil der vorläufigen US-Anmeldung Nr. 61/652,907 vom 30. Mai 2012, deren Offenbarung hier vollständig unter Bezugnahme eingeschlossen ist.
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Lötprozesse für Leiterplatten.
  • Hintergrund
  • Eine Leiterplattenanordnung umfasst eine Leiterplatte und auf derselben montierte elektronische Bauelemente. Die Leiterplatte hält die elektronischen Bauelemente mechanisch und verbindet die Bauelemente mit elektrischen Leiterbahnen. Die US 5 481 436 A beschreibt die Montage bzw. Verbindung mikroelektronischer Komponenten. Die DE 20 2008 007 028 U1 beschreibt eine Leiterplatte, welche dazu ausgebildet ist eine Lötverbindung vorzusehen, zur Fixierung eines Anschlusselements in einer in der Leiterplatte vorgesehenen Durchbrechung. Die US 5 637 835 A beschreibt ein Verfahren und eine Vorrichtung zum automatischen Erkennen von nicht gelöteten Steckverbinderanschlüssen.
  • Die Aufgabe der vorliegenden Erfindung ist es eine verlässliche Verbindung in einer elektronischen Schaltung sicherzustellen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Anordnung mit den Merkmalen des Patentanspruchs 1 bzw. durch ein Verfahren mit den Merkmalen des Patentanspruchs 6 gelöst.
  • Zusammenfassung
  • Gemäß einem Aspekt der vorliegenden Erfindung kann eine Leiterplatte ein sich durch die Leiterplatte erstreckendes Stiftloch, eine elektrische Leiterbahn auf einer Oberfläche der Leiterplatte und einen elektrisch nicht leitenden Ring, der auf der Oberfläche der Leiterplatte zwischen dem Stiftloch und der Leiterbahn angeordnet ist, sodass der nicht leitende Ring einen durch das Stiftloch eingesteckten langen Stift physikalisch von der Leiterbahn auf der Oberfläche der Leiterplatte trennt, umfassen.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung kann ein Verfahren für die Verwendung mit der Leiterplatte folgende Schritte umfassen: Erfassen, nachdem ein Lötvorgang zum Verlöten des langen Stifts mit der Leiterbahn durchgeführt wurde, dass keine gelötete Verbindung zwischen dem langen Stift und der Leiterbahn vorhanden ist, wenn keine elektrische Verbindung zwischen dem langen Stift und der Leiterbahn vorhanden ist, weil die gelötete Verbindung zwischen dem langen Stift und der Leiterbahn vorhanden sein muss, um die elektrische Verbindung vorzusehen, da der lange Stift und die Leiterbahn ansonsten durch den nicht leitenden Ring physikalisch voneinander getrennt (d.h. elektrisch isoliert) sind.
  • Um wenigstens einen der oben genannten Aspekte und andere Aspekte zu realisieren, gibt die vorliegende Erfindung eine Anordnung einschließlich einer Leiterplatte an. Die Leiterplatte kann ein sich durch die Leiterplatte erstreckendes Stiftloch umfassen; eine elektrische Leiterbahn auf einer Oberfläche der Leiterplatte umfassen; und einen elektrisch nicht leitenden Teil auf der Oberfläche der Leiterplatte umfassen. Die Anordnung kann weiterhin einen elektrisch leitenden Stift umfassen. Der Stift kann durch das Stiftloch eingesteckt werden. Der nicht leitende Teil kann zwischen dem Stiftloch und der Leiterbahn derart angeordnet sein, dass der nicht leitende Teil den Stift physikalisch von der Leiterbahn auf der Oberfläche der Leiterplatte trennt (d.h. elektrisch von demselben isoliert).
  • Der Stift und die Leiterbahn können über eine gelötete Verbindung elektrisch miteinander verbunden werden. Der Stift und die Leiterbahn weisen ansonsten keine elektrische Verbindung miteinander auf, weil sie durch den nicht leitenden Teil physikalisch voneinander getrennt werden.
  • Um weiterhin wenigstens einen der oben genannten Aspekte und andere Aspekte zu realisieren, gibt die vorliegende Erfindung ein Verfahren für eine Leiterplatte an, die ein sich durch die Leiterplatte erstreckendes Stiftloch umfassen kann; eine elektrische Leiterbahn auf einer Oberfläche der Leiterplatte umfassen kann; und einen durch das Stiftloch eingesteckten elektrisch leitenden Stift umfassen kann. Das Verfahren kann folgende Schritte umfassen: Vorsehen eines elektrisch nicht leitenden Teils auf der Oberfläche der Leiterplatte zwischen dem Stiftloch und der Leiterbahn derart, dass der nicht leitende Teil den Stift elektrisch von der Leiterbahn auf der Oberfläche der Leiterbahn isoliert. Das Verfahren kann weiterhin das Erfassen umfassen, nachdem ein Lötvorgang zum Vorsehen einer gelöteten Verbindung zwischen dem Stift und der Leiterbahn durchgeführt wurde, dass keine gelötete Verbindung zwischen dem Stift und der Leiterbahn vorhanden ist, wenn keine elektrische Verbindung zwischen dem Stift und der Leiterbahn vorhanden ist, weil die gelötete Verbindung zwischen dem Stift und der Leiterbahn vorhanden sein muss, um die elektrische Verbindung vorzusehen, da der Stift und die Leiterbahn ansonsten durch den nicht leitenden Teil physikalisch voneinander getrennt sind.
  • Das Verfahren kann weiterhin umfassen: das Erfassen, nachdem der Lötvorgang durchgeführt wurde, dass eine gelötete Verbindung zwischen dem Stift und der Leiterbahn vorhanden ist, wenn eine elektrische Verbindung zwischen dem Stift und der Leiterbahn vorhanden ist.
  • Um in Ausführungsformen der vorliegenden Erfindung einen Kantenlötvorgang zu prüfen, wird ein elektrisch nicht leitender Ring jeweils um jeden der einen oder mehreren langen Stifte vorgesehen, die obere und untere Leiterplatten einer Leiterplattenanordnung miteinander verbinden. Insbesondere wird ein nicht leitender Ring jeweils um jedes der einen oder mehreren Stiftlöcher vorgesehen, die sich durch die Leiterplatten für die entsprechenden langen Stifte erstrecken. Das heißt also, dass an jeder zu lötenden Kante der Leiterplattenanordnung ein oder mehrere lange Stifte derselben einen damit assoziierten nicht leitenden Ring aufweisen. Der nicht leitende Ring ist auf einer Oberfläche einer der Leiterplatten und weiterhin zwischen dem entsprechenden langen Stift und einer elektrischen Leiterbahn auf der Oberfläche der einen der Leiterplatten angeordnet. Der nicht leitende Ring erzeugt einen offenen Stromkreis während eines Leitungsende-Tests, wenn der Lötvorgang zwischen dem langen Stift und der entsprechenden Leiterbahn nicht korrekt abgeschlossen wurde. Der nicht leitende Ring um einen langen Stift herum ist neuartig, weil der lange Stift gewöhnlich einen kreuzenden Kontakt mit der entsprechenden elektrischen Leiterbahn herstellt (und nicht durch den nicht leitenden Ring von der Leiterbahn getrennt wird), wenn der lange Stift durch die Leiterplatte eingesteckt wird.
  • Die oben genannten Merkmale sowie andere Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung mit Bezug auf die beigefügten Zeichnungen verdeutlicht. Es ist zu beachten, dass die oben genannten und im Folgenden erläuterten Merkmale nicht nur in der hier beschriebenen Kombination verwendet werden können, sondern auch in anderen Kombinationen oder alleine, ohne dass deshalb der Erfindungsumfang verlassen wird.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht einer montierten Leiterplattenanordnung mit einer oberen Leiterplatte, einer unteren Leiterplatte und einer zwischen denselben angeordneten Isolatorplatte gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine Schnittansicht der Leiterplattenanordnung von 1.
    • 3 ist eine schematische Ansicht der oberen Fläche der oberen Leiterplatte und der unteren Fläche der unteren Leiterplatte der Leiterplattenanordnung von 1, wobei die Leiterplatten Teile einer gemeinsamen Leiterplatte sind, bevor sie auseinandergebrochen werden, um die Leiterplattenanordnung zu bilden.
    • 4 ist eine Draufsicht auf die obere Leiterplatte in einer typischen Leiterplattenanordnung, in welcher der obere Leiterplattenteil einen langen Stift und einen Leiterbahnteil in Nachbarschaft zu einem Ende des langen Stifts aufweist.
    • 5 ist eine Draufsicht auf einen Teil der oberen Leiterplatte der Leiterplattenanordnung von 1, wobei der obere Leiterplattenteil einen langen Stift und einen Leiterbahnteil in Nachbarschaft zu einem Ende des langen Stifts aufweist.
    • 6 ist eine gewinkelte Draufsicht auf den oberen Leiterplattenteil der Leiterplattenanordnung von 5.
  • Ausführliche Beschreibung
  • Im Folgenden werden verschiedene Ausführungsformen der Erfindung ausführlich beschrieben, wobei jedoch zu beachten ist, dass die hier beschriebenen Ausführungsformen lediglich beispielhaft für die Erfindung sind, die auch durch verschiedene alternative Ausführungsformen realisiert werden kann. Die Figuren sind nicht notwendigerweise maßstabsgetreu, wobei einige Merkmale vergrößert oder verkleinert dargestellt sein können, um die Details bestimmter Komponenten zu verdeutlichen. Die hier beschriebenen Details des Aufbaus und der Funktion sind also nicht einschränkend aufzufassen, sondern lediglich als repräsentative Basis für den Fachmann, der die vorliegende Erfindung realisieren möchte.
  • 1 und 2 zeigen jeweils eine perspektivische Ansicht und eine Schnittansicht einer fertig montierten Leiterplattenanordnung 10 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Leiterplattenanordnung 10 umfasst zwei Leiterplatten 12 und 14. Die obere Leiterplatte 12 und die untere Leiterplatte 14 werden physikalisch voneinander beabstandet übereinander gestapelt, wenn die Leiterplattenanordnung 10 montiert wird. Die Leiterplattenanordnung 10 umfasst weiterhin eine elektrische Isolatorplatte 16 oder ähnliches zwischen den oberen und unteren Leiterplatten 12 und 14. Die Leiterplatten 12, 14 mit der dazwischen angeordneten Isolatorplatte 16 bilden einen Stapelaufbau in der montierten Leiterplattenanordnung 10.
  • Die obere Leiterplatte 12 hält darauf montierte elektronische Bauelemente mechanisch und verbindet diese Bauelemente elektrisch unter Verwendung von elektrischen Leiterbahnen und ähnlichem. Insbesondere umfasst die obere Fläche 18 der oberen Leiterplatte 12 ein gegebenes Muster aus Leiterbahnen 19 (siehe 3) für eine elektrische Verbindung der elektronischen Bauelemente (allgemein durch das Bezugszeichen 20 angegeben), die auf der oberen Fläche 18 der oberen Leiterplatte 12 montiert sind. Derartige elektronische Bauelemente umfassen elektrische Chips, männliche und weibliche elektrische Steckverbindungen für eine mechanische und elektrische Verbindung mit externen Komponenten usw.
  • Entsprechend hält die untere Leiterplatte 14 darauf montierte elektronische Bauelemente mechanisch und verbindet diese Bauelemente elektrisch unter Verwendung von elektrischen Leiterbahnen und ähnlichem. Insbesondere umfasst die untere Fläche 22 der unteren Leiterplatte 14 ein gegebenes Muster aus Leiterbahnen 23 (siehe 3) zum elektrischen Verbinden von elektronischen Bauelementen (allgemein durch das Bezugszeichen 24 angegeben), die auf der unteren Fläche 22 der unteren Leiterplatte 14 montiert sind.
  • Die Leiterbahnen 19, 23 sind elektrische Leiterbahnen, die auf die entsprechenden Oberflächen 18, 22 der Leiterplatten 12, 14 „gedruckt“ werden. Die Leiterplatten 12, 14 einschließlich der nicht mit Leiterbahnen 19, 23 bedeckten Bereiche der Oberflächen 18, 22 sind elektrisch nicht leitend. Deshalb ist die obere Fläche 18 der oberen Leiterplatte 12 mit Ausnahme der durch die Leiterbahnen 19 bedeckten Teile der oberen Fläche 18 elektrisch nicht leitend. Entsprechend ist die untere Fläche 22 der unteren Leiterplatte 14 mit Ausnahme der durch die Leiterbahnen 23 bedeckten Teile der unteren Fläche 22 elektrisch nicht leitend.
  • 3 ist eine schematische Ansicht der oberen Fläche 18 der oberen Leiterplatte 12 und der unteren Fläche 22 der unteren Leiterplatte 14. Die Leiterplatten 12, 14 sind in 3 als Teil einer gemeinsamen Platte gezeigt. Eine Perforation 28 oder ähnliches verläuft zwischen den Leiterplatten 12, 14. Die Leiterplatten 12, 14 werden entlang der Perforation 28 voneinander getrennt. Die getrennten Platten 12, 14 werden dann voneinander beabstandet übereinander gestapelt, wobei die obere Fläche 18 der oberen Leiterplatte 12 einer Richtung zugewandt ist und die untere Fläche 22 der unteren Leiterplatte 14 einer entgegen gesetzten Richtung zugewandt ist, wenn die Leiterplattenanordnung 10 montiert wird. Dabei wird die Isolatorplatte 16 derart zwischen den Leiterplatten 12, 14 angeordnet, dass die Isolatorplatte 16 der unteren Fläche der Leiterplatte 12 und der oberen Fläche der Leiterplatte 14 zugewandt ist, um die Leiterplattenanordnung 10 zu montieren.
  • Wie in 2 gezeigt, ist die Isolatorplatte 16 mechanisch zwischen der unteren Fläche der oberen Platte 12 und der oberen Fläche der unteren Platte 14 verbunden. Die Isolatorplatte 16 weist eine kleinere Oberfläche auf als die Leiterplatten 12, 14. Die Isolatorplatte 16 ist derart zwischen den Leiterplatten 12, 14 angeordnet, dass sich die Kanten der Leiterplatten 12, 14 an einer oder mehreren Seiten der Leiterplatten 12, 14 lateral über die Isolatorplatte 16 hinaus erstrecken. Dabei sind die Kanten der Leiterplatten 12, 14 durch einen Leerraum und nicht durch die Isolatorplatte 16 voneinander getrennt.
  • Die Leiterplattenanordnung 10 umfasst weiterhin eine Vielzahl von elektrisch leitenden, langen Stiften 26. Die langen Stifte 26 ermöglichen elektrische Verbindungen zwischen den Leiterplatten 12, 14 und den elektrischen Bauelementen derselben. Dabei ermöglichen die langen Stifte 26, dass elektrischer Strom zwischen den Leiterplatten 12, 14 und den elektrischen Bauelementen übertragen wird. Die langen Stifte 26 erstrecken sich physikalisch zwischen den Leiterplatten 12, 14 und sind an einem oberen Ende mechanisch mit der oberen Leiterplatte 12 und an dem gegenüberliegenden Ende mit der unteren Leiterplatte 14 verbunden. Insbesondere erstrecken sich die oberen Enden der langen Stifte 26 über die obere Fläche 18 der oberen Leiterplatte 12 und erstrecken sich die unteren Enden der langen Stifte 26 unter die untere Fläche 22 der unteren Leiterplatte 14.
  • Beide Leiterplatten 12, 14 enthalten Durchgänge (Stiftlöcher) zum Aufnehmen der langen Stifte 26. Die durch das Bezugszeichen 30 angegebenen Stiftlöcher werden durch die Leiterplatten 12, 14 derart gebohrt, dass sich die Stiftlöcher durch den gesamten Querschnitt der Leiterplatten erstrecken. Die Stiftlöcher sind entlang der Kanten der Leiterplatten 12, 14 angeordnet, die sich über die Isolatorplatte 16 hinaus erstrecken. Die Stiftlöcher sind miteinander ausgerichtet, wenn die Leiterplatte 12, 14 in dem Stapelaufbau übereinander gestapelt sind. Die langen Stifte 26 werden in und durch entsprechende Stiftlöcher 30 derart eingesteckt, dass sich die langen Stifte 26 durch und zwischen den Leiterplatten 12, 14 erstrecken. Weil die Stiftlöcher entlang der Kanten der Leiterplatten 12, 14 angeordnet sind, die sich über die Isolatorplatte 16 hinaus erstrecken, erstrecken sich die langen Stifte 26 („Kantenstifte“ 26) zwischen den Leiterplatten 12, 14 um die Isolatorplatte 16 herum, ohne die Isolatorplatte 16 zu kreuzen (siehe 2).
  • Wenigstens einige der langen Stifte 26 müssen elektrisch mit bestimmten Leiterbahnen 19 auf der oberen Fläche 18 der oberen Leiterplatte 12 und mit bestimmten Leiterbahnen 23 auf der unteren Fläche 22 der unteren Platte 14 verbunden werden, um diese Leiterbahnen elektrisch miteinander zu verbinden. Dadurch wird eine elektrische Verbindung zwischen elektronischen Bauelementen auf der oberen Fläche 18 der oberen Leiterplatte 12, die elektrisch mit den bestimmten Leiterbahnen 19 verbunden sind, und elektronischen Bauelementen auf der unteren Fläche 22 der unteren Platte 14, die elektrisch mit den bestimmten Leiterbahnen 23 verbunden sind, ermöglicht.
  • Zum Beispiel verbindet ein bestimmter langer Stift 26 eine bestimmte Leiterbahn 19 auf der oberen Fläche 18 der oberen Leiterplatte 12 mit einer bestimmten Leiterbahn 23 auf der unteren Fläche 22 der unteren Leiterplatte 14. Der lange Stift 26 verbindet diese Leiterbahnen 19, 23, wenn der lange Stift 26 elektrisch mit den beiden Leiterbahnen 19, 23 verbunden wird. Der lange Stift 26 verbindet diese Leiterbahnen 19, 23 also elektrisch, wenn die obere Leiterbahn 19 elektrisch mit dem oberen Ende des langen Stifts 26 (das sich über die obere Fläche 18 der oberen Leiterplatte 12 erstreckt) verbunden wird und die untere Leiterbahn 23 elektrisch mit dem unteren Ende des langen Stifts 26 (das sich unter die untere Fläche 22 der unteren Leiterplatte 14 erstreckt) verbunden wird.
  • Während eines typischen Montagevorgangs wird ein entsprechendes Paar von Stiftlöchern 30 für einen bestimmten langen Stift 26 für die elektrische Verbindung von bestimmten Leiterbahnen 19, 23 zwischen den Leiterplatten 12, 14 ausgebildet. Ein Stiftloch 30 wird durch die obere Leiterplatte 12 in Nachbarschaft zu einem Teil einer bestimmten Leiterbahn 19 auf der oberen Fläche 18 der oberen Leiterplatte 12 ausgebildet. Das entsprechende andere Stiftloch wird durch die untere Leiterplatte 14 in Nachbarschaft zu einem Teil einer bestimmten Leiterbahn 23 auf der unteren Fläche 22 der unteren Leiterplatte 14 ausgebildet. Der lange Stift 26 wird derart durch die ausgerichteten Stiftlöcher eingesteckt, dass sich das obere Ende des langen Stifts 26 über die obere Fläche 18 der oberen Leiterplatte 12 erstreckt und sich das untere Ende des langen Stifts 26 unter die untere Fläche 22 der unteren Leiterplatte 14 erstreckt. Dann werden das obere Ende des langen Stifts 26 und der benachbarte Teil der Leiterbahn 19 auf der oberen Fläche 18 der oberen Leiterplatte 12 miteinander verlötet, um den langen Stift 26 und die Leiterbahn 19 elektrisch zu verbinden. Entsprechend werden das untere Ende des langen Stifts 26 und der benachbarte Teil der Leiterbahn 23 auf der unteren Fläche 22 der unteren Leiterplatte 14 miteinander verlötet, um den langen Stift 26 und die Leiterbahn 23 elektrisch miteinander zu verbinden. Folglich werden die Leiterbahnen 19, 23 elektrisch über den langen Stift 26 miteinander verbunden.
  • Ein Problem tritt auf, wenn ein Ende eines langen Stifts 26 nicht korrekt mit dem entsprechenden Leiterbahnteil verlötet wird und der lange Stift und der entsprechende Leiterbahnteil ansonsten nicht elektrisch miteinander verbunden sind. Zum Beispiel ist es problematisch, wenn das obere Ende eines langen Stifts 26 nicht korrekt an den entsprechenden Teil einer Leiterbahn 19 auf der oberen Fläche 18 der oberen Leiterplatte 12 gelötet wird. Es ist ein Problem, wenn die Leiterbahn 19 und die Leiterbahn 23, die an der unteren Fläche 22 der unteren Leiterplatte 14 vorgesehen ist und korrekt elektrisch mit dem unteren Ende des langen Stifts 26 verbunden ist, nicht über den langen Stift 26 elektrisch miteinander verbunden werden, weil der lange Stift 26 und die Leiterbahn 19 in diesem Beispiel nicht elektrisch miteinander verbunden sind.
  • Das Problem, auf das die hier beschriebene Erfindung Bezug nimmt, besteht jedoch nicht darin, dass keine elektrische Verbindung zwischen dem langen Stift 26 und der Leiterbahn 19 vorhanden ist (dies stellt ein separat zu behandelndes Problem dar). Das Problem, auf das die hier beschriebene Erfindung Bezug nimmt, ist dann gegeben, wenn die folgenden Bedingungen erfüllt werden: (i) relativ kleine Bereiche an einem Ende eines langen Stifts 26 berühren oder kreuzen den entsprechenden Teil einer Leiterbahn physikalisch; und (ii) das Ende des langen Stifts 26 und der entsprechende Leiterbahnteil werden nicht korrekt miteinander verlötet. Insbesondere tritt dieses Problem auf, wenn (i) relativ kleine Bereiche des Endes des langen Stifts 26 den entsprechenden Leiterbahnteil physikalisch berühren oder kreuzen, bevor ein Lötvorgang zum Verlöten des Endes des langen Stifts 26 mit dem entsprechenden Leiterbahnteil durchgeführt wird, und (ii) nach dem Lötvorgang keine gelötete Verbindung zwischen dem Ende des langen Stifts 26 und dem entsprechenden Leiterbahnteil vorhanden ist, zum Beispiel weil der lange Stift 26 und der entsprechende Leiterbahnteil nicht korrekt miteinander verlötet wurden.
  • 4 zeigt eine Draufsicht auf einen Teil 40 einer oberen Leiterplatte 112 in einer typischen Leiterplattenanordnung 100. Der obere Leiterplattenteil 40 einer typischen Leiterplattenanordnung 100 weist einen langen Stift 126 und einen Leiterbahnteil 119 auf. Der Leiterbahnteil 119 ist auf einer oberen Fläche 118 einer oberen Leiterplatte 112 vorgesehen und ist dem oberen Ende des langen Stifts 126 wie in 4 gezeigt benachbart. Wie weiterhin in 4 gezeigt, berühren oder kreuzen eine oder mehrere Ecken des oberen Endes des langen Stifts 126 den Leiterbahnteil 119 physikalisch wie durch das Bezugszeichen 127 angegeben. Die physikalische Kreuzung zwischen einer Ecke des langen Stifts 126 und dem Leiterbahnteil 119 tritt auf, wenn der lange Stift 126 durch das entsprechende Stiftloch 30 des oberen Leiterplattenteils 40 eingesteckt wird. Dabei treten die kreuzenden Teile auf, bevor ein folgender Lötvorgang zum Verlöten des langen Stifts 126 mit dem Leiterbahnteil 119 durchgeführt wird.
  • Die relativ kleinen Kreuzungen zwischen dem oberen Ende des langen Stifts 126 und dem entsprechenden Leiterbahnteil 119 veranlassen eine intermittierende elektrische Verbindung zwischen dem langen Stift 126 und der Leiterbahn 119. Daraus resultiert, dass die elektrische Verbindung zwischen der Leiterbahn 119 und einer Leiterbahn auf der unteren Leiterplatte über den langen Stift 126 intermittierend und somit nicht zuverlässig ist und über die Zeit verloren gehen kann. Weil die Verbindung intermittierend ist, kann unter Umständen zu Beginn während der Montage einer typischen Leiterplattenanordnung 100 ein guter Lötzustand bestimmt werden, obwohl das obere Ende des langen Stifts 126 und der Leiterbahnteil 119 nicht miteinander verlötet sind. Zum Beispiel kann es der Fall sein, dass das Ende des langen Stifts 126 und der Leiterbahnteil 119 nach dem Durchführen des Lötvorgangs unter Umständen nicht miteinander verlötet sind, weil der Lötvorgang nicht korrekt durchgeführt wurde. Nachdem dann eine typische Leiterplattenanordnung 100 in ein Endprodukt wie etwa ein Fahrzeug eingebaut wurde, kann die Verbindung verloren gehen, weil das obere Ende des langen Stifts 126 und der Leiterbahnteil 119 nicht miteinander verlötet sind. Dies ist natürlich sehr unvorteilhaft.
  • Es ist deshalb wünschenswert, eine gelötete Verbindung zwischen dem oberen Ende des langen Stifts 26 und dem entsprechenden Teil der Leiterbahn 19 während der Montage der Leiterplattenanordnung 10 vorzusehen oder wenigstens während der Montage der Leiterplattenanordnung 10 zu erkennen, dass keine gelötete Verbindung zwischen dem oberen Ende des langen Stifts 26 und dem entsprechenden Teil der Leiterbahn 19 vorhanden ist.
  • 5 und 6 zeigen eine Draufsicht und eine gewinkelte Draufsicht auf einen Teil 50 der oberen Leiterplatte 12 der Leiterplattenanordnung 10. Der obere Leiterplattenteil 50 weist einen langen Stift 26 und einen Leiterbahnteil 19 auf. Der Leiterbahnteil 19 ist auf der oberen Fläche 18 der oberen Leiterplatte 12 vorgesehen und ist zu dem oberen Ende des langen Stifts 26 benachbart. Der Leiterbahnteil 19 ist entlang des Umfangs von dem oberen Ende des langen Stifts 26 versetzt, sodass der lange Stift 26 die Leiterbahn 19 nirgendwo physikalisch kreuzt. Dementsprechend kreuzt im Gegensatz zu dem oberen Leiterplattenteil 40 einer typischen Leiterplattenanordnung 100 von 4 keine der Ecken des langen Stifts 26 physikalisch den Leiterbahnteil 19. Vielmehr sind in dem oberen Leiterplattenteil 50 der Leiterplattenanordnung 10 das obere Ende des langen Stifts 26 und der Leiterplattenteil 19 durch einen elektrisch nicht leitenden Ring 28 voneinander getrennt.
  • Der nicht leitende Ring 28 ist in dem Bereich der oberen Fläche 18 der oberen Leiterplatte 12 ausgebildet, der das obere Ende des langen Stifts 26 auf der oberen Fläche 18 umgibt, und trennt das obere Ende des langen Stifts 26 physikalisch von dem oberen Leiterbahnteil 19 (isoliert dieselben elektrisch voneinander). Der nicht leitende Ring 28 ist der Teil der oberen Leiterplatte 12, der das Stiftloch 30, durch welches sich der lange Stift 26 erstreckt, unmittelbar umgibt und nicht mit einem leitenden Leiterbahnmaterial „bedruckt“ wurde. Wie weiter oben genannt, sind die Oberflächen der beiden Leiterplatten 12, 14 mit Ausnahme der Leiterbahnen 19, 23 nicht leitend. Der nicht leitende Ring 28 ist also nicht leitend, weil kein leitendes Leiterbahnmaterial in diesem Bereich zwischen dem Stiftloch 30, durch welches sich der lange Stift 26 erstreckt, und dem Leiterbahnteil 19 in Nachbarschaft zu dem oberen Ende des langen Stifts 26 vorgesehen ist.
  • Weil also wegen des Vorhandenseins des nicht leitenden Rings 28 keine physikalische Kreuzung zwischen dem langen Stift 26 und dem Leiterbahnteil 19 vorhanden ist, ist keine elektrische Verbindung (intermittierend oder anders) zwischen dem langen Stift 26 und dem Leiterbahnteil 19 gegeben, wenn der lange Stift 26 und der Leiterbahnteil 19 nicht miteinander verlötet sind. Deshalb kann ein Fehler während der Montage der Leiterplattenanordnung festgestellt werden, weil keine elektrische Verbindung zwischen dem langen Stift 26 und dem Leiterbahnteil 19 gegeben ist, wenn der lange Stift 26 und der Leiterbahnteil 19 nicht miteinander verlötet wurden. Es kann also während der Montage der Leiterplattenanordnung 10 festgestellt werden, dass der lange Stift 26 und der Leiterbahnteil 19 nicht miteinander verlötet wurden, und es können korrigierende Maßnahmen wie etwa ein Verlöten des langen Stifts 26 und des Leiterbahnteils 19 ergriffen werden.
  • Der nicht leitende Ring 28 kann ausgebildet werden, wenn die Leiterbahnen und die Stiftlöcher 30 für die langen Stifte 26 ausgebildet werden. Der Vorgang zum Auftragen von Leiterbahnen 19, 23 auf der Oberfläche einer Leiterbahn wird derart modifiziert, dass ein nicht leitender Ring 28 zwischen einem bestimmten Stiftloch und dem benachbarten Teil der entsprechenden Leiterbahn aufrechterhalten wird.
  • Nicht leitende Ringe 28 können jeweils um ausgewählte Stiftlöcher 30 für lange Stifte 26 auf jeder Fläche der Leiterplatten 12, 14 ausgebildet werden. Wenn kein Kantenlot zwischen dem langen Stift und einem entsprechenden Leiterbahnteil vorhanden ist, ist der Stromkreis unterbrochen und wird ein Leitungsende-Test nicht bestanden. Während des Montagevorgangs der Leiterplattenanordnung 10 wird jeder nicht leitende Ring 28 mit Lot gefüllt, wenn die Leiterplattenanordnung 10 den Lötvorgang besteht. Deshalb kann mittels des Leitungsende-Tests bestätigt werden, ob die Leiterplattenanordnung 10 korrekt gelötet wurde. Wenn der nicht leitende Ring 28 nicht gelötet wurde, erfasst der Leitungsende-Test den offenen Stromkreis und identifiziert somit den Fehler.
  • Zu den Vorteilen des elektrisch nicht leitenden Rings 28 gehören, dass der Ring das Löten von Kantenstiften nicht behindert und dass die Lotfüllung vollständig und ohne Zwischenräume ist. Allgemein ermöglicht die Verwendung des nicht leitenden Rings 28 das Erfassen einer nicht gelöteten Verbindung und verhindert eine korrekte Lotverbindung nicht.
  • Vorstehend wurden beispielhafte Ausführungsformen beschrieben, wobei die vorliegende Erfindung jedoch nicht auf die hier beschriebenen Ausführungsformen beschränkt ist. Die Beschreibung ist beispielhaft und nicht einschränkend aufzufassen, wobei verschiedene Änderungen vorgenommen werden können, ohne dass deshalb der Erfindungsumfang verlassen wird. Außerdem können die Merkmale der verschiedenen Ausführungsformen miteinander kombiniert werden, um weitere Ausführungsformen der vorliegenden Erfindung zu bilden.

Claims (10)

  1. Anordnung, die umfasst: Eine erste Leiterplatte (12, 14), die ein sich durch die erste Leiterplatte (12, 14) erstreckendes erstes Stiftloch (30), eine erste elektrische Leiterbahn (19, 23) auf einer Oberfläche (18, 22) der ersten Leiterplatte (12, 14) und einen elektrisch nicht leitenden Teil (28) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) aufweist, und einen elektrisch leitenden Stift (26), der durch das erste Stiftloch (30) eingesteckt ist, wobei der elektrisch nicht leitende Teil (28) zwischen dem ersten Stiftloch (30) und der ersten elektrischen Leiterbahn (19, 23) derart angeordnet ist, dass der elektrisch nicht leitende Teil (28) den Stift (26) von der ersten Leiterbahn (19, 23) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) physikalisch trennt, wobei der Stift (26) und die erste elektrische Leiterbahn (19, 23) über eine gelötete Verbindung elektrisch miteinander verbunden sind, wobei der Stift (26) und die erste elektrische Leiterbahn (19, 23) ansonsten keine elektrische Verbindung miteinander aufweisen, weil sie durch den nicht leitenden Teil (28) physikalisch voneinander getrennt sind, eine zweite Leiterplatte (12, 14), die ein zweites sich durch die zweite Leiterplatte (12, 14) erstreckendes Stiftloch (30) und eine zweite elektrische Leiterbahn (19, 23) auf einer Oberfläche (18, 22) der zweiten Leiterplatte (12, 14) aufweist, wobei die erste Leiterplatte (12, 14) und die zweite Leiterplatte (12, 14) derart übereinander gestapelt sind, dass das erste Stiftloch (30) und das zweite Stiftloch (30) miteinander ausgerichtet sind, wobei der Stift (26) durch das erste Stiftloch (30) und das zweite Stiftloch (30) eingesteckt ist und wobei die erste elektrische Leiterbahn (19, 23) und die zweite elektrische Leiterbahn (19, 23) elektrisch miteinander verbunden sind, wenn der Stift (26) elektrisch mit der ersten elektrischen Leiterbahn (19, 23) und der zweiten elektrischen Leiterbahn (19, 23) verbunden ist, eine Isolatorplatte (16), wobei die Isolatorplatte (16) zwischen einem anderen Teil der ersten Leiterplatte (12, 14) und der zweiten Leiterplatte (12, 14) als dem Teil der ersten Leiterplatte (12, 14) und der zweiten Leiterplatte (12, 14) mit dem ersten Stiftloch (30) und dem zweiten Stiftloch (30) angeordnet ist.
  2. Anordnung nach Anspruch 1, wobei: Der elektrisch nicht leitende Teil (28) ein Teil der ersten Leiterplatte (12, 14) ist, der kein elektrisch leitendes Material auf der entsprechenden Oberfläche (18, 22) der ersten Leiterplatte (12, 14) aufweist.
  3. Anordnung nach einem der vorangehenden Ansprüche, wobei: Der elektrisch nicht leitende Teil (28) ein nicht leitender Ring (28) ist, der um das erste Stiftloch (30) herum angeordnet ist.
  4. Anordnung nach einem der vorangehenden Ansprüche, wobei: Die erste elektrische Leiterbahn (19, 23) einen elektrisch leitenden Leiterbahnring umfasst, der um den nicht leitenden Ring (28) herum angeordnet ist.
  5. Anordnung nach einem der vorangehenden Ansprüche, wobei: Das erste Stiftloch (30) einer Kante der ersten Leiterplatte (12, 14) benachbart ist.
  6. Verfahren für eine erste Leiterplatte (12, 14) und eine zweite Leiterplatte (12, 14), die ein sich durch die erste Leiterplatte (12, 14) erstreckendes Stiftloch (30) und ein durch die zweite Leiterplatte (12, 14) erstreckendes Stiftloch (30), eine erste elektrische Leiterbahn (19, 23) auf einer Oberfläche (18, 22) der ersten Leiterplatte (12, 14) und eine zweite elektrische Leiterbahn (19, 23) auf einer Oberfläche (18, 22) der zweiten Leiterplatte (12, 14) und einen durch das erste Stiftloch (30) und durch das zweite Stiftloch (30) eingesteckten elektrisch leitenden Stift (26) aufweist, wobei das Verfahren umfasst: Vorsehen eines elektrisch nicht leitenden Teils (28) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) zwischen dem ersten Stiftloch (30) und der ersten elektrischen Leiterbahn (19, 23) und eines elektrisch nicht leitenden Teils (28) auf der Oberfläche (18, 22) der zweiten Leiterplatte (12, 14) zwischen dem zweiten Stiftloch (30) und der zweiten elektrischen Leiterbahn (19, 23) derart, dass der nicht leitende Teil (28) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) und der nicht leitende Teil (28) auf der Oberfläche (18, 22) der zweiten Leiterplatte (12, 14) den Stift (26) elektrisch von der ersten elektrischen Leiterbahn (19, 23) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) und von der zweiten elektrischen Leiterbahn (19, 23) auf der Oberfläche (18, 22) der zweiten Leiterplatte (12, 14) isoliert, Anordnen einer Isolatorplatte (16), wobei die Isolatorplatte (16) zwischen einem anderen Teil der ersten Leiterplatte (12, 14) und der zweiten Leiterplatte (12, 14) als dem Teil der ersten Leiterplatte (12, 14) und der zweiten Leiterplatte (12, 14) mit dem ersten Stiftloch (30) und dem zweiten Stiftloch (30) angeordnet wird, und Erfassen, nachdem ein Lötvorgang zum Vorsehen einer gelöteten Verbindung zwischen dem Stift (26) und der ersten elektrischen Leiterbahn (19, 23) und zwischen dem Stift (26) und der zweiten elektrischen Leiterbahn (19, 23) durchgeführt wurde, dass keine gelötete Verbindung zwischen dem Stift (26) und der ersten elektrischen Leiterbahn (19, 23) und/oder zwischen dem Stift (26) und der zweiten elektrischen Leiterbahn (19, 23) vorhanden ist, wenn keine elektrische Verbindung zwischen dem Stift (26) und der ersten elektrischen Leiterbahn (19, 23) und/oder zwischen dem Stift (26) und der zweiten elektrischen Leiterbahn (19, 23) vorhanden ist, weil eine gelötete Verbindung zwischen dem Stift (26) und der ersten elektrischen Leiterbahn (19, 23) und zwischen dem Stift (26) und der zweiten elektrischen Leiterbahn (19, 23) vorhanden sein muss, um die elektrische Verbindung vorzusehen, da der Stift (26) und die erste elektrische Leiterbahn (19, 23) ansonsten physikalisch durch den nicht leitenden Teil (28) auf der Oberfläche (18, 22) der ersten Leiterplatte (12, 14) und/oder der Stift (26) und die zweite elektrische Leiterbahn (19, 23) ansonsten physikalisch durch den nicht leitenden Teil (28) auf der Oberfläche (18, 22) der zweiten Leiterplatte (12, 14) voneinander getrennt sind.
  7. Verfahren nach Anspruch 6, das weiterhin umfasst: Erfassen, nachdem der Lötvorgang durchgeführt wurde, dass eine gelötete Verbindung zwischen dem Stift (26) und der Leiterbahn (19, 23) vorhanden ist, wenn eine elektrische Verbindung zwischen dem Stift (26) und der Leiterbahn (19, 23) vorhanden ist.
  8. Verfahren nach einem der Ansprüche 6 oder 7, wobei: der nicht leitende Teil (28) ein Teil der Leiterplatte (12, 14) ist, der kein elektrisch leitendes Material auf der Oberfläche (18, 22) der Leiterplatte (12, 14) in Entsprechung zu dem Teil der Leiterplatte (12, 14) aufweist.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei: der nicht leitende Teil (28) ein nicht leitender Ring (28) ist, der um das Stiftloch (30) herum angeordnet ist.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei: das Vorsehen des elektrisch nicht leitenden Teils (28) auf der Oberfläche (18, 22) der Leiterplatte (12, 14) zwischen dem Stiftloch (30) und der elektrischen Leiterbahn (19, 23) umfasst, dass ein Bereich der Oberfläche (18, 22) der Leiterplatte (12, 14) zwischen dem Stiftloch (30) und der Leiterbahn (19, 23) frei von elektrisch leitendem Material gehalten wird.
DE102013209944.4A 2012-05-30 2013-05-28 Leiterplattenanordnung und Verfahren zum Prüfen des Lötzustands Active DE102013209944B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261652907P 2012-05-30 2012-05-30
US61/652,907 2012-05-30
US13/766,237 US9179536B2 (en) 2012-05-30 2013-02-13 Printed circuit board assembly and solder validation method
US13/766,237 2013-02-13

Publications (2)

Publication Number Publication Date
DE102013209944A1 DE102013209944A1 (de) 2013-12-05
DE102013209944B4 true DE102013209944B4 (de) 2023-02-02

Family

ID=49579731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013209944.4A Active DE102013209944B4 (de) 2012-05-30 2013-05-28 Leiterplattenanordnung und Verfahren zum Prüfen des Lötzustands

Country Status (1)

Country Link
DE (1) DE102013209944B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481436A (en) 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5637835A (en) 1995-05-26 1997-06-10 The Foxboro Company Automatic test detection of unsoldered thru-hole connector leads
DE202008007028U1 (de) 2008-05-16 2009-09-24 Ebm-Papst St. Georgen Gmbh & Co. Kg Leiterplatte für eine Lötverbindung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481436A (en) 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5637835A (en) 1995-05-26 1997-06-10 The Foxboro Company Automatic test detection of unsoldered thru-hole connector leads
DE202008007028U1 (de) 2008-05-16 2009-09-24 Ebm-Papst St. Georgen Gmbh & Co. Kg Leiterplatte für eine Lötverbindung

Also Published As

Publication number Publication date
DE102013209944A1 (de) 2013-12-05

Similar Documents

Publication Publication Date Title
DE2233578A1 (de) Mehrschichtige gedruckte schaltungsplatte
EP3455909B1 (de) Steckkontaktset und verfahren zum prüfen einer verrastung des steckkontaktsets
DE102004028185A1 (de) Prüfkarte
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE102012020477A1 (de) Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung
DE102017215567B4 (de) Leiterplatte
DE112016000586B4 (de) Schaltungsanordnung
DE112015003374B4 (de) Schaltungsanordnung
DE19718637A1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE102013209944B4 (de) Leiterplattenanordnung und Verfahren zum Prüfen des Lötzustands
DE102013203145A1 (de) Leiterplatte
EP2193576B1 (de) Steckmittel, steckverbinder und verfahren zur herstellung des steckmittels
DE102004034357A1 (de) Prüfkarten Trägerelement
DE102006048034B4 (de) Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte
WO2022037936A1 (de) Verfahren und anordnung zum überprüfen von schraubverbindungen
DE102013100770B4 (de) Motorsteuervorrichtung
DE102013214478A1 (de) Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung
DE102011056371B4 (de) Vorrichtung zur Überprüfung von Leiterstrukturen
DE2451871C3 (de) Verfahren und Anordnung zur Fehlersuche und Fehlerlokalisierung in komplexen elektronischen Anlagen
EP0047935A2 (de) Leiterplatte
DE202021106814U1 (de) Schaltungsstruktur für die Erkennung und Umgehung von Unterbrechungen und Kurzschlüssen in einer PCB-basierten Spule
DE102011108078A1 (de) Leiterplatte und Verfahren zum Testen von in der Leiterplatte eingebetteten Bauelementen
DE2729834A1 (de) Leiterplatte mit unterschiedlicher rasterteilung
DE102017208759A1 (de) Anordnung umfassend ein Trägersubstrat und ein damit verbundenes elektronisches Bauelement sowie Verfahren zu dessen Herstellung
DE102014212730B4 (de) Mehrlagige Leiterplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final