FR2892595A1 - Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise - Google Patents

Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise Download PDF

Info

Publication number
FR2892595A1
FR2892595A1 FR0510771A FR0510771A FR2892595A1 FR 2892595 A1 FR2892595 A1 FR 2892595A1 FR 0510771 A FR0510771 A FR 0510771A FR 0510771 A FR0510771 A FR 0510771A FR 2892595 A1 FR2892595 A1 FR 2892595A1
Authority
FR
France
Prior art keywords
printed circuit
vias
control circuit
electrical terminals
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0510771A
Other languages
English (en)
Other versions
FR2892595B1 (fr
Inventor
Gilbert Poux
Jean Luc Rebesco
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive France SAS
Original Assignee
Siemens VDO Automotive SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens VDO Automotive SAS filed Critical Siemens VDO Automotive SAS
Priority to FR0510771A priority Critical patent/FR2892595B1/fr
Priority to DE102006048034A priority patent/DE102006048034B4/de
Priority to US11/545,526 priority patent/US7571399B2/en
Publication of FR2892595A1 publication Critical patent/FR2892595A1/fr
Application granted granted Critical
Publication of FR2892595B1 publication Critical patent/FR2892595B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Abstract

L'invention concerne un procédé de contrôle de la qualité de la métallisation d'un circuit imprimé, et s'étend aux circuits imprimés réalisés. Selon l'invention, le procédé de contrôle consiste à réaliser un circuit de contrôle (1) comportant n orifices traversants (7-1...7-6, 8-1...11-6), dits vias, d'une part dotés d'une paroi périphérique interne revêtue d'une couche métallisée (12), et d'autre part connectés électriquement en série entre deux bornes électriques (16-18, 20-22), à appliquer un courant d'intensité déterminé entre les deux bornes électriques du circuit de contrôle (1), à mesurer la différence de potentiel correspondante, et à comparer la valeur mesurée avec une valeur seuil représentative de la différence de potentiel obtenue pour une couche métallisée d'épaisseur minimale prédéterminée déposée sur la paroi périphérique de chaque via, de façon à valider le circuit imprimé lorsque la valeur mesurée est inférieure à la valeur seuil.

Description

1
L'invention concerne un procédé de contrôle de la qualité de la métallisation d'un circuit imprimé. Elle s'étend aux circuits imprimés réalisés selon ce procédé. A l'heure actuelle, les tests usuels de contrôle de la qualité de la métallisation des circuits imprimés consistent en des tests de continuité électrique permettant de détecter d'éventuels défauts de discontinuité des pistes formées. De tels tests de contrôle permettent donc de détecter de façon efficace les défauts surfaciques des couches métallisées. Par contre, ils ne fournissent aucune information quant à l'épaisseur de la couche métallisée déposée, et ce, malgré l'importance que représente ce paramètre de fabrication.
En fait, à l'heure actuelle, seuls des contrôles destructifs consistant à effectuer des coupes métallographiques par prélèvement, sont réalisés. Toutefois, compte tenu de leur caractère destructif, de tels tests sont réalisés par échantillonnage, avec le caractère aléatoire que présente une telle méthode. La présente invention vise à pallier cet inconvénient et a pour principal objectif de fournir un procédé de contrôle de l'épaisseur de la métallisation d'un circuit imprimé, permettant de réaliser un contrôle systématique et rapide des circuits imprimés réalisés. A cet effet, l'invention vise un procédé de contrôle de la qualité de la métallisation d'un circuit imprimé, consistant : • à réaliser un circuit de contrôle comportant n orifices traversants, dits vias, avec n entier supérieur ou égal à un, d'une part dotés d'une paroi périphérique interne adaptée pour être revêtue d'une couche métallisée lors de l'étape de métallisation du circuit imprimé, et d'autre part connectés électriquement en série entre deux bornes électriques, de façon qu'un courant électrique appliqué entre les dites bornes électriques traverse dans le sens de sa hauteur chacune des vias, • à appliquer un courant d'intensité déterminé entre les deux bornes électriques du circuit de contrôle, • à mesurer la différence de potentiel correspondante, • et à comparer la valeur mesurée avec une valeur seuil représentative de la différence de potentiel obtenue pour une couche métallisée d'épaisseur minimale prédéterminée déposée sur la paroi périphérique de chaque orifice, de façon à valider le circuit imprimé lorsque la valeur mesurée est inférieure à la valeur seuil. L'invention a donc consisté : • à concevoir un circuit de contrôle comportant n vias métallisés, constituant une image réduite du circuit imprimé, permettant de fournir une information 35 représentative de l'épaisseur de la couche métallisée formée sur ce circuit imprimé, 2 • et à faire circuler un courant calibré dans ce circuit de contrôle, et à déduire de la comparaison entre la valeur mesurée de la différence de potentiel correspondante avec une valeur étalon prédéterminée, la conformité ou non du circuit imprimé en terme d'épaisseur de la couche métallisée.
Chaque test de contrôle consiste donc à effectuer une mesure du type communément appelé mesure quatre pointes , qui peut être réalisée systématiquement et qui ne requiert qu'un temps très court, inférieur à une seconde. Par ailleurs, selon l'invention, les circuits de contrôle peuvent être constitués à partir de vias fonctionnels des circuits imprimés. Toutefois à des fins de standardisation de ces circuits de contrôle et de la procédure de contrôle, ces circuits de contrôle consistent avantageusement en des circuits non fonctionnels spécifiquement dédiés au contrôle de la qualité de la métallisation des circuits imprimés. En outre, en vue d'augmenter la sensibilité du procédé de contrôle, le circuit de contrôle comporte avantageusement n vias, avec n entier supérieur ou égal à deux, 15 reliés deux à deux en série par des pontets électriques. De plus, on réalise avantageusement un circuit de contrôle dont les n vias présentent chacun un diamètre équivalent au diamètre le plus faible des vias fonctionnels du circuit imprimé. De ce fait, les vias des circuits de contrôle consistent en des reproductions des éléments du circuit imprimé les plus susceptibles, en théorie, d'être à 20 l'origine de défauts de métallisation. Par ailleurs, selon deux variantes de réalisation avantageuses, le circuit de contrôle peut être réalisé : • soit sur une portion de surface fonctionnelle du circuit imprimé, • soit sur une bande technique de liaison mécanique des circuits imprimés, 25 lors de leur fabrication. L'invention s'étend à un circuit imprimé comprenant un circuit de contrôle comportant n orifices traversants, dits vias, avec n entier supérieur ou égal à un, d'une part dotés d'une paroi périphérique interne revêtue d'une couche métallisée, et d'autre part connectés électriquement en série entre deux bornes électriques, de façon qu'un 30 courant électrique appliqué entre les dites bornes électriques traverse dans le sens de sa hauteur chacune des vias. De plus, ce circuit imprimé comporte avantageusement l'une quelconque des caractéristiques prises seules ou en combinaison définies dans les revendications et / ou énoncées dans la description ci-dessous. 35 D'autres caractéristiques buts et avantages de l'invention ressortiront de la description détaillée qui suit en référence aux dessins annexés qui en représentent à titre d'exemples non limitatifs deux modes de réalisation préférentiels. Sur ces dessins : 3 • la figure 1 est une vue en plan schématique d'un premier modèle de circuit imprimé comportant un circuit de contrôle selon l'invention, • la figure 2 est une vue en plan schématique de circuits imprimés reliés par des bandes techniques comportant des circuits de contrôle selon l'invention, • la figure 3 est une vue schématique à échelle agrandie d'un circuit de contrôle selon l'invention, et des moyens de mesure permettant de tester la qualité de la métallisation des circuits imprimés, • et, la figure 4 est une vue schématique en coupe, selon la ligne A-A de la figure 3, représentant une partie du circuit de contrôle selon l'invention.
Le procédé selon l'invention a pour but de permettre de contrôler la qualité de la métallisation d'un circuit imprimé (notamment de vérifier que cette couche de métallisation présente une épaisseur minimum à l'intérieur d'orifices traversants (via) réalisés dans un circuit imprimé), et consiste, en premier lieu, à réaliser un circuit de contrôle 1 sur les dits circuits imprimés.
Selon l'invention, ce circuit de contrôle 1 peut être réalisé : • soit, tel que représenté à la figure 1, sur une portion de la surface fonctionnelle 2a de chaque circuit imprimé 2 fabriqué, • soit, tel que représenté à la figure 2, sur les bandes techniques telles que 6 assurant la liaison mécanique des circuits imprimés tels que 4a, 4b, 4c, 4d, lors de la 20 fabrication de ces derniers. Selon le principe de l'invention, chaque circuit de contrôle 1 comporte une pluralité d'orifices traversants 7-1 à 7-6,...11-6, ou vias, dotés chacun d'une paroi périphérique interne (présentant une hauteur h - figure 4 -) revêtue d'une couche métallisée 12, les dits vias étant connectés électriquement en série entre deux bornes 25 électriques, de façon que chacun des dits vias soit traversé électriquement, dans le sens de la hauteur h, par un courant électrique calibré appliqué entre les dites bornes électriques. Tels que représentés aux figures 3 et 4, les différents vias sont répartis en cinq rangées parallèles 7, 8, 9, 10, 11 comportant chacune six vias tels que 7-1, 7-2, 7-3, 30 7-4, 7-5, 7-6, 8-1 à 8-6, 9-1 à 9-6, 10-1 à 10-6, et 11-1 à 11-6. De plus, ces vias sont électriquement reliés deux à deux par des pontets tels que 13, 14 (figure 4) s'étendant alternativement sur la face supérieure 13 puis sur la face inférieure 14 du circuit imprimé, adaptés, tel que précité, de façon qu'un courant électrique calibré appliqué entre les bornes électriques du circuit de contrôle 1 traverse dans le sens de sa hauteur h chacun 35 des vias. De plus, selon l'invention, les deux bornes électriques du circuit de contrôle 1 sont ménagées sur la face supérieure du circuit imprimé, et consistent : 4 • en une première borne électrique constituée de deux plots conducteurs 16, 18 reliés entre eux par une piste conductrice 17, et dont l'un des dits plots 16 est relié par une piste conductrice 15 au premier via 7-1 de la série de vias, • et en une seconde borne électrique constituée de deux plots conducteurs 5 20, 22 reliés entre eux par une piste conductrice 21, et dont l'un des dits plots 20 est relié par une piste conductrice 19 au dernier via 11-6 de la série de vias. Tel que représenté à la figure 3, les tests de contrôle des circuits de contrôle 1 ci-dessus décrits sont réalisés, selon l'invention, au moyen d'un système à quatre pointes comportant : 10 • un module d'alimentation électrique 23 comprenant deux électrodes 24, 25 connectées à un générateur de courant 26, • et un module de mesure 27 comprenant deux électrodes 28, 29 connectées à un voltmètre 30. Ces tests de contrôle consistent, en outre : 15 • à faire circuler un courant calibré dans le circuit de contrôle 1, en positionnant les électrodes 24, 25 du module d'alimentation électrique 23 au contact des plots 18, 22 du dit circuit de contrôle, • à mesurer la différence de potentiel aux bornes du circuit de contrôle 1, en positionnant les électrodes 28, 29 du module de mesure 30 au contact des plots 16, 20 20 du dit circuit de contrôle, • et à comparer la valeur mesurée avec une valeur seuil représentative de la différence de potentiel obtenue pour une couche métallisée 12 d'épaisseur minimale prédéterminée déposée sur la paroi périphérique de chaque via, de façon à valider le circuit imprimé lorsque la valeur mesurée est inférieure à la valeur seuil.
25 Un tel procédé de contrôle comporte donc une étape préliminaire d'étalonnage consistant à relever les différences de potentiel mesurées pour des épaisseurs données de couches 12 déposées à l'intérieur des vias d'un circuit de contrôle 1 prototype. Par la suite, une fois cette étape d'étalonnage réalisée, le procédé selon 30 l'invention permet, directement sur la ligne de production, de contrôler systématiquement et dans un délai très court, tous les circuits imprimés, et ainsi de détecter toutes les pièces objets d'un défaut de métallisation, c'est à dire dont l'épaisseur de la couche de métallisation est inférieure à celle requise. Il est important de noter que le courant de valeur calibré injecté dans la série 35 de vias parcourt chaque via sur toute sa hauteur (h). Ainsi un défaut de métallisation de la paroi interne d'un via entraîne une diminution de la tension mesurée aux bornes de la série de vias. De ce fait tout défaut de métallisation (épaisseur non conforme) est détecté rapidement. On notera également que les plaques réalisant les circuits imprimés sont homogènes, ce qui implique qu'un défaut de métallisation dans un seul des vias de la 5 plaque de circuit imprimé est un cas extrêmement rare. En fait lorsqu'il y a défaut de métallisation ce défaut est visible sur chaque via de la plaque de circuit imprimé. Ainsi en vérifiant sur un circuit de contrôle (situé sur une partie du circuit imprimé (ou de sa bande technique)) que la métallisation est correcte, on vérifie également que pour tous les autres vias réalisés dans ce circuit imprimé, la métallisation présente l'épaisseur requise.

Claims (1)

REVENDICATIONS
1/ Procédé de contrôle de la qualité de la métallisation d'un circuit imprimé (2 ; 4a-4d) caractérisé en ce qu'il consiste : • à réaliser un circuit de contrôle (1) comportant n orifices traversants (7-1...7-6, 8-1...11-6), dits vias, avec n entier supérieur ou égal à un, d'une part dotés d'une paroi périphérique interne adaptée pour être revêtue d'une couche métallisée (12) lors d'une étape de métallisation du circuit imprimé, et d'autre part connectés électriquement en série entre deux bornes électriques (16-18, 20-22), de façon qu'un courant électrique appliqué entre les dites bornes électriques traverse dans le sens de sa hauteur (h) chacune des vias (7-1...7-6, 8-1...11-6), • à appliquer un courant d'intensité déterminé entre les deux bornes électriques (16-18, 20-22) du circuit de contrôle (1), • à mesurer la différence de potentiel correspondante, • et à comparer la valeur mesurée avec une valeur seuil représentative de la différence de potentiel obtenue pour une couche métallisée d'épaisseur minimale prédéterminée déposée sur la paroi périphérique de chaque via (7-1...7-6, 8-1...11-6), de façon à valider le circuit imprimé lorsque la valeur mesurée est inférieure à la valeur seuil. 21 Procédé de contrôle selon la revendication 1, caractérisé en ce qu'il consiste à réaliser un circuit de contrôle (1) comportant n vias (7-1...7-6, 8-1...11-6), avec n entier supérieur ou égal à deux, reliés deux à deux en série par des pontets électriques (13, 14). 31 Procédé de contrôle selon l'une des revendications 1 ou 2, caractérisé en ce que l'on réalise un circuit de contrôle (1) dont les n vias (7-1...7-6, 8-1...11-6) présentent chacun un diamètre équivalent au diamètre le plus faible des vias fonctionnels du circuit imprimé. 41 Procédé de contrôle selon l'une des revendications 1 à 3, caractérisé en ce que l'on réalise le circuit de contrôle (1) sur une portion de surface fonctionnelle (2a) du circuit imprimé (2). 51 Procédé de contrôle selon l'une des revendications 1 à 3, caractérisé en ce que l'on réalise le circuit de contrôle (1) sur une bande technique (6) de liaison mécanique 30 des circuits imprimés (4a-4d), lors de leur fabrication. 61 Circuit imprimé caractérisé en ce qu'il comprend un circuit de contrôle comportant n orifices traversants (7-1...7-6, 8-1...11-6), dits vias, avec n entier supérieur ou égal à un, d'une part dotés d'une paroi périphérique interne revêtue d'une couche métallisée (12), et d'autre part connectés électriquement en série entre deux bornes 35 électriques (16-18, 20-22), de façon qu'un courant électrique appliqué entre les dites7 bornes électriques traverse dans le sens de sa hauteur chacune des vias (7-1...7-6, 8-1...11-6). 7l Circuit imprimé selon la revendication 6 caractérisé en ce que le circuit de contrôle comporte n vias (7-1...7-6, 8-1...11-6), avec n entier supérieur ou égal à deux, 5 reliés deux à deux en série par des pontets électriques (13, 14). 81 Circuit imprimé selon l'une des revendications 6 ou 7 caractérisé en ce que chaque via (7-1...7-6, 8-1...11-6) du circuit de contrôle (1) présente un diamètre équivalent au diamètre le plus faible des vias fonctionnels du circuit imprimé. 91 Circuit imprimé selon l'une des revendications 6 à 8, caractérisé en ce que 10 le circuit de contrôle (1) est réalisé sur une portion de surface fonctionnelle (2a) du circuit imprimé (2). 10/ Circuit imprimé selon l'une des revendications 6 à 8, caractérisé en ce que le circuit de contrôle (1) est réalisé sur une bande technique (6) de liaison mécanique des circuits imprimés (4a-4d) lors de leur fabrication. 15
FR0510771A 2005-10-21 2005-10-21 Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise Active FR2892595B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0510771A FR2892595B1 (fr) 2005-10-21 2005-10-21 Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise
DE102006048034A DE102006048034B4 (de) 2005-10-21 2006-10-09 Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte
US11/545,526 US7571399B2 (en) 2005-10-21 2006-10-11 Process for checking the quality of the metallization of a printed circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0510771A FR2892595B1 (fr) 2005-10-21 2005-10-21 Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise

Publications (2)

Publication Number Publication Date
FR2892595A1 true FR2892595A1 (fr) 2007-04-27
FR2892595B1 FR2892595B1 (fr) 2010-11-05

Family

ID=36587081

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0510771A Active FR2892595B1 (fr) 2005-10-21 2005-10-21 Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise

Country Status (3)

Country Link
US (1) US7571399B2 (fr)
DE (1) DE102006048034B4 (fr)
FR (1) FR2892595B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962807A1 (fr) * 2010-07-16 2012-01-20 Thales Sa Dispositif de mise en évidence de nano coupures dans des vias d'un circuit imprime
WO2020099579A1 (fr) 2018-11-16 2020-05-22 Continental Automotive France Procédé et circuit de contrôle d'une qualité de métallisation d'un circuit imprimé à plusieurs couches

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6848119B1 (ja) * 2020-11-11 2021-03-24 Ｎｇｋエレクトロデバイス株式会社 複合配線基板、パッケージおよび電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US20050173250A1 (en) * 2002-07-12 2005-08-11 Andreas Thies Device and method for monitoring an electrolytic process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477484A (en) * 1982-12-10 1984-10-16 International Business Machines Corporation Electroless plating monitor
GB2189657B (en) * 1986-04-25 1990-02-14 Plessey Co Plc Improvements in or relating to electrical contactors
US4992144A (en) * 1987-02-24 1991-02-12 Polyonics Corporation Thermally stable dual metal coated laminate products made from polyimide film
US6210537B1 (en) * 1995-06-19 2001-04-03 Lynntech, Inc. Method of forming electronically conducting polymers on conducting and nonconducting substrates
DE69714022T2 (de) * 1996-08-09 2002-11-28 Toray Industries Polypropylenfolie und kondensator hergestellt durch verwendung derselben als dielektrikum

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US20050173250A1 (en) * 2002-07-12 2005-08-11 Andreas Thies Device and method for monitoring an electrolytic process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962807A1 (fr) * 2010-07-16 2012-01-20 Thales Sa Dispositif de mise en évidence de nano coupures dans des vias d'un circuit imprime
WO2020099579A1 (fr) 2018-11-16 2020-05-22 Continental Automotive France Procédé et circuit de contrôle d'une qualité de métallisation d'un circuit imprimé à plusieurs couches
FR3088798A1 (fr) 2018-11-16 2020-05-22 Continental Automotive France Procede et circuit de controle d'une qualite de metallisation d'un circuit imprime a plusieurs couches
CN112970335A (zh) * 2018-11-16 2021-06-15 法国大陆汽车公司 用于检查多层印刷电路的金属化的质量的方法和电路
US11678434B2 (en) 2018-11-16 2023-06-13 Continental Automotive France Method and circuit for controlling quality of metallization of a multilayer printed circuit board

Also Published As

Publication number Publication date
US20070090852A1 (en) 2007-04-26
FR2892595B1 (fr) 2010-11-05
DE102006048034A1 (de) 2007-05-10
US7571399B2 (en) 2009-08-04
DE102006048034B4 (de) 2010-04-08

Similar Documents

Publication Publication Date Title
EP1031844A2 (fr) Procédé de fabrication d'un capteur de courant électrique
FR2892595A1 (fr) Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise
FR2965356A1 (fr) Controle non destructif d'une structure dans un aeronef
EP0905776A1 (fr) Dispositif semi-conducteur à deux plots de connexion de masse reliés à une patte de connexion de masse et procédé pour tester un tel dispositif
EP2856135B1 (fr) Capteur isfet avec dispositif de controle integre
FR2973935A1 (fr) Procede pour evaluer un processus de decoupe de wafer semi-conducteur
CN1677502A (zh) 用于测试隧道磁电阻效应元件的方法和设备
FR2726691A1 (fr) Photodetecteur de grande dimension et procede de realisation d'un tel photodetecteur
EP0147245B1 (fr) Dispositif et procédé de contrôle de continuité des circuits imprimés
EP3398407A1 (fr) Circuit integre pour detection d'un defaut d'isolation avec une armature conductrice
EP3789759B1 (fr) Cartographie d'impuretés par électroluminescence dans des dispositifs à matériaux semi-conducteurs
FR2928740A1 (fr) Dispositif non invasif de mesure electrique pour la detection d'un defaut d'isolement d'un cable electrique
FR3088798A1 (fr) Procede et circuit de controle d'une qualite de metallisation d'un circuit imprime a plusieurs couches
KR20000026196A (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
FR2623615A1 (fr) Dispositif de mesure electronique d'une surface, notamment applicable au controle de connexion
EP4073527B1 (fr) Procédé de détermination d'un signal sonde, procédé de vérification et de détection d'un défaut dans un système électrochimique faisant usage d'un tel signal
EP1849136B1 (fr) Procede de detection de defauts de montage d'un composant sur une carte electronique.
WO2002084313A1 (fr) Sonde et dispositif de mesure
FR2458806A1 (fr) Perfectionnements aux procedes et dispositifs de detection d'inhomogeneites dans une feuille de materiau dielectrique
FR3091549A1 (fr) Elément abradable de turbomachine pourvu de témoins d’usure visuels
FR3136845A1 (fr) Capteur de déformation en matériau polymère
FR2873449A1 (fr) Procede de detection de defauts sur les connexions internes d'un circuit integre et dispositif correspondant
EP3458852A1 (fr) Procédé de mesure par courants de foucault et dispositif de mesure par courants de foucault
CA2215566A1 (fr) Sonde a courants de foucault, pour le controle non destructif de pieces electriquement conductrices
FR2635414A1 (en) Optical switching device and applications to circuit testing

Legal Events

Date Code Title Description
CD Change of name or company name
PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19