FR2873449A1 - Procede de detection de defauts sur les connexions internes d'un circuit integre et dispositif correspondant - Google Patents
Procede de detection de defauts sur les connexions internes d'un circuit integre et dispositif correspondant Download PDFInfo
- Publication number
- FR2873449A1 FR2873449A1 FR0408247A FR0408247A FR2873449A1 FR 2873449 A1 FR2873449 A1 FR 2873449A1 FR 0408247 A FR0408247 A FR 0408247A FR 0408247 A FR0408247 A FR 0408247A FR 2873449 A1 FR2873449 A1 FR 2873449A1
- Authority
- FR
- France
- Prior art keywords
- threshold
- internal
- detecting
- internal connections
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Abstract
L'invention concerne un procédé de détection d'un défaut sur au moins une connexion interne (2021, 2022) dans un circuit intégré (20) présentant une pluralité de contacts de connexion à un circuit imprimé, au moins un desdits contacts étant un contact multiple (201), associé à au moins deux connexions internes (2021, 2022).Selon l'invention, un tel procédé comprend une étape de détection d'une coupure d'au moins une des connexions internes (2021, 2022) d'au moins un contact multiple (201), comprenant les sous-étapes suivantes :- application d'une tension de contrôle prédéterminée sur le contact multiple (201) ;- mesure du courant résultant sur le contact multiple ;- comparaison du courant résultant avec au moins un premier seuil, représentatif de la somme des courants devant circuler dans l'ensemble des connexions internes, lorsqu'elles ne sont pas coupées.
Description
Procédé de détection de défauts sur les connexions internes d'un circuit
intégré et dispositif correspondant.
1. Domaine de l'invention Le domaine de l'invention est celui des circuits électroniques intégrés.
Notamment, l'invention concerne des puces électroniques comprenant de tels circuits intégrés et qui sont disposées dans un boîtier de protection.
Plus précisément, l'invention concerne les méthodes de test électroniques des connexions internes au boîtier, reliant ces puces aux contacts de connexion du boîtier.
2. Solutions de l'art antérieur Généralement, lorsqu'une puce électronique est mise en boîtier, ses différents éléments de contact entrée/sortie (correspondant chacun à une entrée et/ou une sortie) sont connectés chacun à un contact de connexion du boîtier via une connexion interne. Ce contact de connexion peut être un plot, une bille ou une broche métallique.
Afin de détecter d'éventuels défauts au niveau des connexions internes au boîtier et notamment un défaut de type court-circuit ou circuit ouvert, on met généralement en oeuvre une méthode de test court-circuit/circuit ouvert dans le cadre des équipements de tests automatiques (ATE pour Automatic Test Equipment en anglais).
Cette méthode classique permet de tester séparément chacune des connexions internes du boîtier en testant le contact de connexion correspondant. Elle comprend les étapes suivantes: on met à la masse l'ensemble des alimentations de la puce en reliant à la masse les contacts correspondants du boîtier au moyen d'une même liaison; on relie les différentes masses ensembles; on applique sur chaque contact du boîtier (correspondant à une connexion interne) un courant prédéterminé ; on mesure la tension résultante entre ce contact et la masse; on compare la tension résultante à une tension seuil et à une tension-plafond.
Si la tension résultante est inférieure au seuil ou supérieure au plafond, alors la connexion interne présente respectivement un court-circuit avec la masse ou un circuit ouvert, et le boîtier échoue au test courtcircuit/circuit ouvert pour cette connexion interne. Si la tension résultante est comprise entre le seuil et le plafond, alors la connexion interne ne présente pas de défaut de type court-circuit ou circuit ouvert et le boîtier passe le test pour cette connexion interne.
Cette méthode classique permet de déceler tout court-circuit ou circuit ouvert au niveau des connexions internes entre une puce et le boîtier dans lequel elle est disposée, dans le cas où chaque contact entrée/sortie de la puce est relié à un contact de connexion distinct du boîtier.
Afin de minimiser les tailles des boîtiers électroniques et/ou de regrouper certaines fonctionnalités, les fabricants réalisent de plus des boîtiers multi puces, c'est-à-dire comprenant plusieurs puces électroniques. Dans un tel boîtier, plusieurs contacts entrée/sortie d'une ou plusieurs puces doivent être reliés, en interne, à un même contact du boîtier, dit contact multiple, du fait notamment qu'ils transmettent ou reçoivent un même signal ou qu'ils doivent être tous reliés au même potentiel électrique.
Dans ce contexte, la méthode de test court-circuit/circuit ouvert classique précédemment décrite ne permet pas de déceler toutes les configurations de défauts, comme expliqué en relation avec la figure 1.
La figure 1 illustre la mise en oeuvre du procédé de détection de défauts court-circuit/circuit ouvert classique dans le cadre d'un boîtier 10 comprenant une première et une seconde puce 11, 12 comprenant elles-mêmes respectivement une première et une seconde entrée/sortie 111, 121, les deux entrées/soties étant connectées respectivement au moyen d'une première et d'une seconde connexion interne 1021, 1022 au même contact multiple 101 du boîtier 10.
Les alimentations VDD de chacune des deux puces 11, 12 sont reliées à la 30 masse au moyen de l'élément conducteur 103. Les première et seconde entrée/sortie 111, 121 sont reliées via des premières diodes respectivement 113, 123 aux masses VSS de chacune des deux puces 11, 12. Ces dernières sont interconnectées au moyen de l'élément conducteur 104.
Afin de réaliser le test court-circuit/circuit ouvert , on envoie sur la première et la seconde connexion interne 1021, 1022 un même courant test i11, i12 égal, par exemple, à +400 A puis à -400 A vers les entrées/sorties 111, 121 du boîtier et on mesure la tension résultante entre ce contact 101 et la masse.
Les première et seconde connexions internes 1021, 1022 sont reliées respectivement à des secondes diodes 112 et 122.
Si aucune des connexions internes 1021, 1022 ne présente de défaut, alors chaque courant test in, i12 alimente chacune des secondes diodes 112, 122, la rend passante et génère une tension V 11, V12 par exemple égale à IN/ à ses bornes. Ainsi, dans ce cas, on mesure une tension d'environ 1V au niveau du contact 101 du boîtier.
Si au moins une des deux connexions internes, par exemple la première 1021 présente un court-circuit vers la masse, alors la tension aux bornes de la seconde diode correspondante 122 est nulle et la tension mesurée au niveau du contact 101 du boîtier est quasiment nulle, par exemple inférieure à 0,2V.
Si les deux connexions internes 1021, 1022 sont en circuit ouvert, alors les tensions aux bornes des secondes diodes 112, 122 sont importantes, ainsi la tension mesurée au niveau du contact 101 du boîtier est importante, par exemple supérieure à 1,5V.
Si une connexion interne, par exemple la première 1021 est en circuit ouvert et que l'autre connexion interne, par exemple la seconde 1022 ne présente pas de défaut alors la tension mesurée au niveau du contact 101 du boîtier est celle de la seconde connexion interne 1022 (sans défaut), c'est-à-dire 1V.
En conséquence, avec cette méthode de test classique, on ne peut pas distinguer, au moyen de la mesure de la tension entre le contact 101 et la masse, le cas où aucune des connexions internes 1021, 1022 ne présente de défaut du cas où l'une d'entre elles est en circuit ouvert alors que l'autre ne présente pas de défaut. Cette méthode classique n'est pas compatible avec ce type de boîtier.
Cette méthode de test classique reste compatible avec un boîtiers multipuces à condition que chaque entrée/sortie de chaque puce du boîtier soit reliée à un contact distinct du boîtier via une connexion interne distincte. Cependant, dans ce cas, ce boîtier comprend un plus grand nombre de contacts de boîtier ce qui implique une plus grande complexité de routage des signaux des puces. De même, ses dimensions et son coût de réalisation sont plus importants. Par ailleurs, le coût et le temps de mise en oeuvre des tests sont plus importants pour ce boîtier au grand nombre de contacts.
Une autre technique afin de détecter d'éventuels courts-circuits ou circuits ouverts au niveau des connexions internes est d'effectuer des tests fonctionnels comprenant des tests d'accès mémoire. Cependant, la mise en oeuvre de cette technique complexe est coûteuse en temps et en argent.
3. Objectifs de l'invention L'invention a notamment pour objectif de pallier ces inconvénients de l'art antérieur.
Plus précisément, un objectif de l'invention est de fournir une nouvelle méthode de test court-circuit/circuit ouvert pour boîtier électronique.
Un autre objectif de l'invention est de mettre en oeuvre une telle technique qui soit compatible avec les boîtiers comprenant des puces dont plusieurs entrées/sorties sont reliées à des mêmes contacts du boîtier.
Encore un objectif de l'invention est de fournir une telle technique qui permette d'identifier, le cas échéant, quelle connexion interne comprend un circuit ouvert lorsque plusieurs connexions sont reliées à un même contact de boîtier.
L'invention a encore pour objectif de fournir une telle technique qui permette de simplifier le routage des signaux dans les boîtiers ainsi que de réduire leur taille et leur coût.
L'invention a encore pour objectif de mettre en oeuvre une telle technique qui soit simple et rapide à mettre en oeuvre et ce, pour un faible coût.
4. Caractéristiques essentielles de l'invention Ces objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints à l'aide d'un procédé de détection d'un défaut sur au moins une connexion interne dans un circuit intégré présentant une pluralité de contacts de connexion à un circuit imprimé, au moins un desdits contacts étant un contact multiple, associé à au moins deux connexions internes.
Selon l'invention, un tel procédé comprend une étape de détection d'une coupure d'au moins une des connexions internes d'au moins un contact multiple, comprenant les sous-étapes suivantes: application d'une tension de contrôle prédéterminée sur le contact multiple; mesure du courant résultant sur le contact multiple; - comparaison du courant résultant avec au moins un premier seuil, représentatif de la somme des courants devant circuler dans l'ensemble des connexions internes, lorsqu'elles ne sont pas coupées.
Ainsi, l'invention repose sur une approche tout à fait nouvelle et inventive de procédé de détection qui est compatible avec les boîtiers comprenant des contacts multiples.
En effet, alors que les techniques de l'art antérieur reposaient, toutes sur l'application d'un courant dans les contacts, et la mesure de la tension résultante afin de détecter l'existence d'un éventuel défaut, l'invention propose, au contraire, d'appliquer une tension de contrôle aux bornes du contact multiple, et de baser la détection d'un éventuel défaut sur la mesure d'un courant résultant sur le contact multiple. Le procédé de l'invention repose donc sur une approche tout à fait différente de celle de l'art antérieur.
Un tel procédé permet ainsi d'utiliser des boîtiers comprenant un nombre réduit de contacts et, donc de fabriquer des boîtiers de plus petite dimension et à plus faible coût.
Par ailleurs, grâce à ce procédé, le routage des signaux dans ces boîtiers est grandement simplifié.
Enfin, le procédé de l'invention est simple et rapide à mettre en oeuvre.
De façon avantageuse, lesdites connexions internes sont conçues de façon à délivrer des courants de valeurs différentes, lorsque ladite tension de contrôle est appliquée. Ainsi, ladite étape de comparaison peut comparer ledit courant résultant à au moins un second seuil, intermédiaire entre lesdites valeurs différentes de courant, de façon à déterminer la ou les connexions défaillantes, parmi l'ensemble des connexions internes.
Préférentiellement, le procédé de l'invention comprend également une étape de détection d'un court-circuit d'au moins une desdites connexions internes, par comparaison dudit courant résultant avec un troisième seuil, supérieur audit premier seuil.
Selon un mode de réalisation avantageux, chacune desdites connexions internes est reliée par une première diode à la masse et par une seconde diode à une tension d'alimentation. Avant ladite étape d'application d'une tension de contrôle, ladite seconde diode est alors forcée à la masse.
Avantageusement, lesdites secondes diodes présentent ou sont associées à des résistances de valeurs différentes.
De façon préférentielle, ladite tension de contrôle est choisie de façon que l'écart entre les différents courants résultants selon l'état desdites connexions internes soit maximisé.
Dans un mode de réalisation particulier de l'invention, ledit contact est associé à deux connexions internes, et ladite étape de comparaison comprend les comparaisons suivantes: si ledit courant résultant est inférieur à un seuil A, les deux connexions internes sont coupées; si ledit courant résultant est supérieur audit seuil A et inférieur à un seuil B, une première connexion interne est coupée; si ledit courant résultant est supérieur audit seuil B et inférieur à un seuil C, la seconde connexion interne est coupée; si ledit courant résultant est supérieur audit seuil C et inférieur à un seuil D, la première et la seconde connexions internes ne sont pas coupées; si ledit courant résultant est supérieur audit seuil D, la première et/ou la seconde connexions internes est en court-circuit.
Avantageusement, dans ce cas, on prévoit également que: si ledit courant résultant est compris entre un seuil inférieur A' et un seuil supérieur A", ladite première connexion interne est coupée et ladite seconde connexion interne n'est pas coupée; si ledit courant résultant est compris entre un seuil inférieur B' et un seuil supérieur B", ladite seconde connexion interne est coupée et ladite première connexion interne n'est pas coupée.
De façon préférentielle, ladite étape de détection est mise en oeuvre en parallèle sur au moins deux contacts.
L'invention concerne également les dispositifs de détection d'un défaut sur au moins une connexion interne dans un circuit intégré présentant une pluralité de contacts de connexion à un circuit imprimé, mettant en oeuvre le procédé décrit ci-dessus.
Un tel dispositif comprend des moyens de détection d'une coupure d'au moins une desdites connexions internes d'au moins un contact multiple, comprenant: des moyens d'application d'une tension de contrôle prédéterminée sur ledit contact multiple; - des moyens de mesure du courant résultant sur ledit contact multiple; des moyens de comparaison dudit courant résultant avec au moins un premier seuil, représentatif de la somme des courants devant circuler dans l'ensemble desdites connexions internes, lorsqu'elles ne sont pas coupées.
5. Liste des figures D'autres caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description suivante d'un mode de réalisation préférentiel, donné à titre de simple exemple illustratif et non limitatif, et des dessins annexés, parmi lesquels: la figure 1, déjà décrite en relation avec l'art antérieur, illustre la mise en oeuvre du procédé de détection de défauts courtcircuit/circuit ouvert selon l'art dans le cadre d'un boîtier comprenant deux puces; - la figure 2 illustre la mise en oeuvre du procédé de détection de défauts selon un mode de réalisation préférentiel de l'invention dans un boîtier similaire à celui de la figure 1; la figure 3 illustre un mode de mise en oeuvre préférentiel de l'étape de comparaison du procédé décrit en relation avec la figure 2; la figure 4 illustre l'étape de caractérisation préalable des entrées/sorties d'une puce du procédé décrit en relation avec la figure 2; la figure 5 illustre le procédé d'obtention de la tension de contrôle VF.
6. Description d'un mode de réalisation de l'invention Le principe général de l'invention repose sur l'application d'une tension prédéterminée et la mesure du courant résultant sur les contacts d'un boîtier de circuit intégré, dans le cadre d'une nouvelle technique de test de la présence de courts-circuits ou de circuits ouverts sur les connexions internes d'un tel boîtier.
On présente, en relation avec la figure 2, un mode de réalisation préférentiel du procédé de détection de défauts selon l'invention, mis en oeuvre dans un boîtier 20 similaire au boîtier 10 de la figure 1.
Le boîtier 20 comprend une première et une seconde puces 21 et 22 comprenant elles-mêmes respectivement une première et une seconde entrée/sortie 211, 221, les deux entrées/sorties étant connectées au moyen d'une première et d'une seconde connexions internes 2021, 2022 au même contact multiple 201 du boîtier 20. 10 15
Les alimentations VDD de chacune des deux puces 21, 22 sont reliées à la masse au moyen de l'élément conducteur 203. Les entrées/sorties 211, 221 sont reliées via des premières diodes respectivement 213, 223 aux masses VSS de chacune des deux puces 21, 22. Ces dernières sont interconnectées au moyen de l'élément conducteur 204.
Afin de tester la présence d'éventuels courts-circuits ou circuits ouverts sur les connexions internes 2021, 2022, on applique entre le contact multiple 201 et la masse une tension de contrôle prédéterminée VF au moyen d'un générateur 23 et on mesure, sur ce contact 201 au moyen d'un ampèremètre 24, le courant résultant correspondant à la somme des premier et second courants résultants IF1 et IF2 circulant respectivement dans les première et seconde connexions internes 2021, 2022. Les connexions internes 2021, 2022 sont reliées à des secondes diodes, respectivement 212 dans la première puce 21 et 222 dans la seconde puce 22.
On compare ensuite la valeur du courant résultant total IF1+IF2 à différents seuils prédéterminés qui sont obtenus lors d'une étape de caractérisation préalable des entrées/sorties 211, 221 des puces 21, 22. Cette étape sera décrite ci-après en relation avec la figure 4.
On choisit, dans un mode de mise en oeuvre préférentiel, deux secondes diodes 212, 222 présentant chacune une résistance interne différente, les résistances étant telles que le premier courant résultant IF1 est inférieur au second courant résultant IF2.
Bien entendu, l'Homme du Métier pourra étendre sans difficulté la présente technique au cas où le premier courant résultant IF1 est supérieur au second courant résultant IF2.
Selon une variante de ce mode de mise en oeuvre, l'Homme du Métier peut insérer des résistances dans le montage en série avec les secondes diodes.
La figure 3 illustre un mode de mise en oeuvre préférentiel de l'étape de comparaison mettant en oeuvre les seuils suivants: - un premier seuil IFlmin légèrement inférieur au courant résultant IF1; - un second seuil IFlmax légèrement supérieur au courant résultant IF1; un troisième seuil IF2min, supérieur au second seuil IFlmax et légèrement inférieur au courant résultant IF2; un quatrième seuil IF2max, légèrement supérieur au courant résultant IF2; - un cinquième seuil (IF1+IF2)min correspondant sensiblement à la somme du premier et du troisième seuil; - un sixième seuil (IF1+IF2)max correspondant sensiblement à la somme du second et du quatrième seuil.
Si aucune connexion interne 2021, 2022 ne présente de court circuit ou de circuit ouvert, alors la tension de contrôle VF rend chaque seconde diode 212, 222 passante et génère un courant résultant total IF1+IF2 qui est compris entre le cinquième seuil (IF1+IF2)min et le sixième seuil (IF1+ IF2)max.
Si au moins une des deux connexions internes 2021, 2022 présente un courtcircuit vers la masse, alors le courant résultant sur cette connexion interne défectueuse est très important et le courant résultant total IFI+ IF2 est supérieur au sixième seuil (IF1+IF2)max.
Si les deux connexions internes 2021, 2022 sont en circuit ouvert, alors le 20 courant résultant total IF1+IF2 est quasiment nul et inférieur au premier seuil IF1 min. Si la première connexion interne 2021 est en circuit ouvert et la seconde connexion interne 2022 ne présente pas de défaut, alors le premier courant résultant est nul et le second courant résultant est compris entre le troisième seuil IF2min et le quatrième seuil IF2max. Ainsi, le courant résultant total IF1+IF2 est compris entre le troisième seuil IF2min et le quatrième seuil IF2max.
Réciproquement, si la seconde connexion interne 2022 est en circuit ouvert et la première connexion interne 2021 ne présente pas de défaut, alors le courant résultant total IF1+IF2 est compris entre le premier seuil IFlmin et le second seuil IFlmax. 10
En conséquence, avec ce procédé de détection selon l'invention, et contrairement au procédé selon l'art antérieur précité, on peut distinguer, au moyen de la mesure du courant résultant total IF1+IF2, le cas où aucune des connexions internes 2021, 2022 ne présente de défaut du cas où l'une d'entre elles est en circuit ouvert, alors que l'autre ne présente pas de défaut.
Ce procédé de l'invention permet donc de détecter un circuit ouvert sur une connexion interne reliée à un contact multiple, il permet même de déterminer quelle connexion interne reliée au contact multiple est en circuit ouvert.
Il est donc compatible avec les boîtiers comprenant des contacts multiples.
La figure 4 illustre plus en détail l'étape de caractérisation préalable des entrées/sorties d'une puce (par exemple, l'une des puces 21, 22 de la figure 2).
Cette caractérisation comprend la mise en oeuvre d'un relevé de la caractéristique courant en fonction de la tension d'une seconde diode de cette puce. La figure 4 présente deux groupes de telles caractéristiques courant I en mA des secondes diodes en fonction de la tension V en Volts appliquée à ces diodes.
Le premier groupe 41 comprend de telles caractéristiques, relevées pour différentes secondes diodes similaires. Le fait que ces caractéristiques soient sensiblement superposées montre qu'il y a peu de dispersion au niveau de la réalisation de ces diodes.
Le second groupe 42 comprend des caractéristiques courant résultant total en fonction de la tension pour des paires de diodes, parmi les secondes diodes caractérisées dans le premier groupe, dont les connexions internes correspondantes sont reliées à un même contact multiple (par exemple, les secondes diodes 212, 222 de la figure 2).
Pour chacune des paires précitées, est représentée, dans l'autre partie de ce second groupe 42, la courbe de la somme des caractéristiques de chacune des secondes diodes de la paire prise isolément (non reliée au contact multiple mais à un contact simple par exemple).
On peut ainsi remarquer que, pour chaque paire, la caractéristique de la paire est sensiblement superposée à la somme des caractéristiques de chaque diode de la paire. Ceci valide donc le procédé selon une mise en oeuvre de l'invention.
Dans le cas de la figure 2, la caractérisation préalable des secondes diodes 212, 222 permet de connaître les valeurs des courants résultants IF1, IF2 de chaque seconde diode 212, 222 lors de l'application de la tension de contrôle VF. Connaissant ces valeurs, on peut alors choisir les seuils IFlmin, IFlmax, IF2min, IF2max, (IF1+IF2)min et (IF1+IF2)max précédemment cités en fonction de l'écart entre IF1 et IF2 par exemple.
La figure 5 illustre le procédé d'obtention de la tension de contrôle VF.
Elle présente des caractéristiques courant I, en mA, en fonction de la tension V, en V, de secondes diodes de certaines entrées/sorties d'une puce (par exemple l'une des puces 21, 22 de la figure 2).
Deux groupes 51, 52 de caractéristiques peuvent être distingués sur cette figure, ils correspondent chacun à un type distinct de diode. Par ailleurs, pour chaque diode caractérisée, deux caractéristiques sont réalisées, l'une lorsque la puce est mise en boîtier et l'autre lorsque la puce est nue.
On peut remarquer, une fois encore, que pour chaque groupe, les caractéristiques sont sensiblement superposées, ce qui montre qu'il y a peu de dispersion au niveau de la réalisation de ces diodes, et surtout que la mise en boîtier de la puce ne modifie quasiment pas les caractéristiques des contacts.
Comme précisé précédemment en relation avec la figure 2, afin de mettre en oeuvre le procédé de détection selon un mode de réalisation de l'invention, on choisit préférentiellement deux secondes diodes 212, 222 présentant chacune une résistance interne différente afin que les courants résultants IF1 et IF2 soient distincts. On peut remarquer sur cette figure 5 qu'ainsi le choix de la tension de contrôle est effectué, dans un mode de réalisation préférentiel, de sorte que les courants résultants IF1 et IF2 soient suffisamment différents pour que les seuils IFlmin, IFlmax, IF2min, IF2max, (IF1+IF2)min et (IF1+IF2)max précédemment cités puissent être déterminés.
Par exemple, dans le cas où les caractéristiques des secondes diodes 212, 222 appartiennent chacune à un groupe 51, 52 distinct, une valeur de la tension de contrôle peut être 0,7V. En effet, cela conduit à deux courants résultants IF1 et IF2 valant respectivement 4.10-3 mA et 10.10-3 mA qui sont donc suffisamment distincts pour obtenir des valeurs pour les seuils qui ne se chevauchent pas, par exemple: IFlmin = 3.10-3 mA; IFlmax = 5.10-3 mA; IF2min = 9.10-3 mA; IF2max = 11.10-3 mA; (IF1+IF2)min = 12.10-3 mA; (IF1+IF2)max = 16.10-3 mA.
Bien entendu, l'invention n'est pas limitée aux exemples de réalisation mentionnés ci-dessus.
En particulier, l'Homme du Métier pourra apporter toute variante dans les procédés d'application de la tension de contrôle et de mesure du courant résultant.
L'invention s'applique également à des boîtiers qui comprennent un nombre quelconque de puces et dont les contacts multiples peuvent être connnectés à un nombre quelconque de connexions internes.
Claims (10)
1. Procédé de détection d'un défaut sur au moins une connexion interne (2021, 2022) dans un circuit intégré (20) présentant une pluralité de contacts de connexion à un circuit imprimé, au moins un desdits contacts étant un contact multiple (201), associé à au moins deux connexions internes (2021, 2022), caractérisé en ce qu'il comprend une étape de détection d'une coupure d'au moins une desdites connexions internes d'au moins un contact multiple, comprenant les sous-étapes suivantes application d'une tension de contrôle prédéterminée sur ledit contact multiple (201) ; mesure du courant résultant sur ledit contact multiple (201) ; comparaison dudit courant résultant avec au moins un premier seuil, représentatif de la somme des courants devant circuler dans l'ensemble desdites connexions internes, lorsqu'elles ne sont pas coupées.
2. Procédé de détection d'un défaut selon la revendication 1, caractérisé en ce que lesdites connexions internes sont conçues de façon à délivrer des courants de valeurs différentes, lorsque ladite tension de contrôle est appliquée, et en ce que ladite étape de comparaison compare ledit courant résultant à au moins un second seuil, intermédiaire entre lesdites valeurs différentes de courant, de façon à déterminer la ou les connexions défaillantes, parmi l'ensemble des connexions internes.
3. Procédé de détection d'un défaut selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'il comprend une étape de détection d'un court-circuit d'au moins une desdites connexions internes, par comparaison dudit courant résultant avec un troisième seuil, supérieur audit premier seuil.
4. Procédé de détection d'un défaut selon l'une quelconque des revendications 1 à 3, caractérisé en ce que chacune desdites connexions internes est reliée par une première diode à la masse et par une seconde diode à une tension d'alimentation, et en ce que, avant ladite étape d'application d'une tension de contrôle, ladite seconde diode est forcée à la masse.
5. Procédé de détection d'un défaut selon les revendications 2 et 4, caractérisé en ce que lesdites secondes diodes présentent ou sont associées à des résistances de valeurs différentes.
6. Procédé de détection d'un défaut selon l'une quelconque des revendications 1 à 5, caractérisé en ce que ladite tension de contrôle est choisie de façon que l'écart entre les différents courants résultants selon l'état desdites connexions internes soit maximisé.
7. Procédé de détection d'un défaut selon l'une quelconque des revendications 2 à 6, caractérisé en ce que ledit contact est associé à deux connexions internes, et en ce que ladite étape de comparaison comprend les comparaisons suivantes: si ledit courant résultant est inférieur à un seuil A, les deux connexions internes sont coupées; si ledit courant résultant est supérieur audit seuil A et inférieur à un seuil B, une première connexion interne est coupée; si ledit courant résultant est supérieur audit seuil B et inférieur à un seuil C, la seconde connexion interne est coupée; si ledit courant résultant est supérieur audit seuil C et inférieur à un seuil D, la première et la seconde connexions internes ne sont pas coupées; si ledit courant résultant est supérieur audit seuil D, la première et/ou la seconde connexions internes est en court-circuit.
8. Procédé de détection d'un défaut selon la revendication 7, caractérisé en ce que: si ledit courant résultant est compris entre un seuil inférieur A' et un seuil supérieur A", ladite première connexion interne est coupée et ladite seconde connexion interne n'est pas coupée; si ledit courant résultant est compris entre un seuil inférieur B' et un seuil supérieur B", ladite seconde connexion interne est coupée et ladite première connexion interne n'est pas coupée.
9. Procédé de détection d'un défaut selon l'une quelconque des revendications 1 à 8, caractérisé en ce que ladite étape de détection est mise en oeuvre en parallèle sur au moins deux contacts.
10. Dispositif de détection d'un défaut sur au moins une connexion interne dans un circuit intégré présentant une pluralité de contacts de connexion à un circuit imprimé, au moins un desdits contacts étant un contact multiple, associé à au moins deux connexions internes, caractérisé en ce qu'il comprend des moyens de détection d'une coupure d'au moins une desdites connexions internes d'au moins un contact multiple, 10 comprenant: des moyens d'application d'une tension de contrôle prédéterminée sur ledit contact multiple; des moyens de mesure du courant résultant sur ledit contact multiple; des moyens de comparaison dudit courant résultant avec au moins un premier seuil, représentatif de la somme des courants devant circuler dans l'ensemble desdites connexions internes, lorsqu'elles ne sont pas coupées.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0408247A FR2873449B1 (fr) | 2004-07-26 | 2004-07-26 | Procede de detection de defauts sur les connexions internes d'un circuit integre et dispositif correspondant |
| PCT/EP2005/052432 WO2006013118A1 (fr) | 2004-07-26 | 2005-05-27 | Procédé de détection de défauts sur les connexions internes d'un circuit intégré et dispositif correspondant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0408247A FR2873449B1 (fr) | 2004-07-26 | 2004-07-26 | Procede de detection de defauts sur les connexions internes d'un circuit integre et dispositif correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2873449A1 true FR2873449A1 (fr) | 2006-01-27 |
| FR2873449B1 FR2873449B1 (fr) | 2006-10-20 |
Family
ID=34947975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0408247A Expired - Fee Related FR2873449B1 (fr) | 2004-07-26 | 2004-07-26 | Procede de detection de defauts sur les connexions internes d'un circuit integre et dispositif correspondant |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2873449B1 (fr) |
| WO (1) | WO2006013118A1 (fr) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030042888A1 (en) * | 2001-08-28 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit allowing proper detection of pin contact failure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002228725A (ja) * | 2001-02-06 | 2002-08-14 | Matsushita Electric Ind Co Ltd | 半導体チップ，マルチチップモジュール及びその接続テスト方法 |
| JP2004279160A (ja) * | 2003-03-14 | 2004-10-07 | Renesas Technology Corp | 半導体記憶装置 |
-
2004
- 2004-07-26 FR FR0408247A patent/FR2873449B1/fr not_active Expired - Fee Related
-
2005
- 2005-05-27 WO PCT/EP2005/052432 patent/WO2006013118A1/fr active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030042888A1 (en) * | 2001-08-28 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit allowing proper detection of pin contact failure |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006013118A1 (fr) | 2006-02-09 |
| FR2873449B1 (fr) | 2006-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3019303B1 (fr) | Dispositif de mesure d'au moins une grandeur physique d'une installation electrique | |
| EP2779221A1 (fr) | Procédé, dispositif et système de détection automatique de défauts dans des vias TSV | |
| EP0905776B1 (fr) | Dispositif semi-conducteur à deux plots de connexion de masse reliés à une patte de connexion de masse et procédé pour tester un tel dispositif | |
| FR3004855A1 (fr) | Systeme de batterie de puissance pour la determination de l'impedance d'un etage | |
| CA2315896C (fr) | Circuit electronique de surveillance de tension electrique | |
| EP0454578B1 (fr) | Procédé pour vérifier l'efficacité du blindage électromagnétique d'un cordon conducteur, et dispositif pour la mise en oeuvre du procédé | |
| FR2873449A1 (fr) | Procede de detection de defauts sur les connexions internes d'un circuit integre et dispositif correspondant | |
| EP3525236A1 (fr) | Procédé de détection d'une atteinte à l'intégrité d'un substrat semi-conducteur d'un circuit intégré depuis sa face arrière, et dispositif correspondant | |
| EP1037054A1 (fr) | Structure étalon élémentaire à faibles pertes pour l'étalonnage d'une sonde de circuit intégré | |
| CH692162A5 (fr) | Procédé de mesure pour détecter un court-circuit entre des spires d'une bobine intégrée sur une puce, et structure de circuit intégré adaptée à un tel procédé de mesure. | |
| WO2018073519A1 (fr) | Dispositif d'interface entre un systeme de gestion de batteries et des groupes de cellules | |
| WO2016202452A1 (fr) | Dispositif de detection de court-circuit d'un pont en h | |
| EP3789779A1 (fr) | Procede et systeme de test d'un circuit integre monte sur une plaque de montage | |
| EP0946882B1 (fr) | Procede et dispositif de controle d'un circuit electrique de vehicule automobile | |
| FR2911996A1 (fr) | Protection des circuits electroniques integres contre les decharges electrostatiques. | |
| FR3006056A1 (fr) | Procede de mesure de forts courants electriques par effet magnetique et dispositif de mesure correspondant | |
| WO2023104735A1 (fr) | Dispositif et procédé de test de mémoire | |
| FR3084466A1 (fr) | Procede de detection in situ du dysfonctionnement d'un dispositif radiofrequence | |
| WO2023104737A1 (fr) | Système et procédé de test d'une mémoire à résistance variable | |
| WO2023247890A1 (fr) | Dispositif de detection d'un defaut de court-circuit dans un enroulement d'une machine electrique | |
| FR3115607A1 (fr) | Procede de detection d’un defaut d’un groupe de modules d’une batterie | |
| FR2881834A1 (fr) | Procede et systeme de test ou de mesure d'elements electriques, au moyen de deux impulsions decalees | |
| EP2873093A1 (fr) | Dispositif de test electrique d'interconnexions d'un dispositif microelectronique | |
| FR3110001A1 (fr) | Mesure de temps au claquage d'isolants électriques | |
| EP0553001A1 (fr) | Procédé et système de test du fonctionnement et/ou de la présence d'éléments connectés en parallèle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100331 |