EP2873093A1 - Dispositif de test electrique d'interconnexions d'un dispositif microelectronique - Google Patents
Dispositif de test electrique d'interconnexions d'un dispositif microelectroniqueInfo
- Publication number
- EP2873093A1 EP2873093A1 EP13736567.2A EP13736567A EP2873093A1 EP 2873093 A1 EP2873093 A1 EP 2873093A1 EP 13736567 A EP13736567 A EP 13736567A EP 2873093 A1 EP2873093 A1 EP 2873093A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- test
- substrate
- interconnection elements
- elements
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
La présente demande prévoit un dispositif de test électrique simultané d'éléments d'interconnexion (107) TSV traversant un substrat (100) et comportant une extrémité connectée à un circuit de test intégré et une autre extrémité à des moyens de connexion amovibles (115) assemblés au substrat par le biais d'une colle conductrice anisotrope.
Description
DISPOSITIF DE TEST ELECTRIQUE D'INTERCONNEXIONS D'UN DISPOSITIF
MICROELECTRONIQUE
DOMAINE TECHNIQUE
La présente demande concerne le domaine des dispositifs de test(s) électrique(s) d'éléments d'interconnexion dans un dispositif microélectronique permettant de vérifier la continuité électrique et/ou des caractéristiques électriques des éléments d'interconnexion traversant un support, en particulier des éléments d'interconnexion de type verticaux ou TSV, ainsi qu'un procédé de test électrique d'éléments d'interconnexion.
ART ANTÉRIEUR
Afin d'obtenir une densité d'intégration élevée, il est connu de réaliser des dispositifs microélectroniques formés d'empilements de supports ou de plaques, comprenant chacun(e) une ou plusieurs puces qui sont ainsi réparties sur plusieurs niveaux Pour réaliser des interconnexions dans un tel type de dispositif, des éléments de connexion de type communément appelé « TSV » (TSV pour « Through Silicon Via » ou via traversant le silicium) sont généralement prévus. Ces éléments de connexion traversent au moins partiellement l'épaisseur d'un substrat et éventuellement une ou plusieurs plaques ou supports empilés au dessus de ce substrat.
Un élément d'interconnexion TSV est généralement formé d'au moins une portion conductrice traversant un support, par exemple un substrat ou une puce ou une plaque, cette portion conductrice étant dotée d'au moins une première extrémité débouchant sur une des faces du support, et d'une deuxième extrémité qui peut être enfouie dans l'épaisseur du support ou bien déboucher sur une autre face du support, opposée à celle sur laquelle la première extrémité débouche.
Le test électrique des dispositifs formés de plaques empilées pose plusieurs problèmes.
Lorsque l'on met en œuvre un test sur un dispositif formé de plaques superposées, la fragilité de ce dispositif est un paramètre important à prendre en compte dans la mesure où les plaques empilées ont, généralement, été préalablement amincies.
Par ailleurs, avec un tel type de dispositif, le nombre de tests à effectuer est plus important que pour des dispositifs formés d'une seule plaque.
Parmi, les tests électriques réalisés sur un tel type de dispositif figurent ceux effectués sur les éléments d'interconnexion ou vias de type TSV.
Il existe différentes méthodes de test électriques de vias TSV.
Le document "On-Chip TSV Testing for 3D IC before Bonding Using Sensé Amplification" Po-Yuan Chen, Cheng-Wen Wu and Ding-Ming Kwai, IEEE Asian Test Symposium, 2009 divulgue par exemple une méthode capacitive de test de vias TSV.
En évaluant la capacité d'un via TSV par rapport à un substrat, on obtient indirectement une information sur l'état de son remplissage par un matériau conducteur et de son isolation.
Le document "Through Silicon Via (TSV) Defect/Pinhole Self Test Circuit for 3D-IC", de Menglin Tsai et al., IEEE International Conférence on 3D System Intégration, 2009 présente quant à lui une méthode de test électrique reposant sur une mesure de courant de fuite entre une extrémité d'un via TSV et le substrat, afin d'en extraire un signal de mesure qui est ensuite amplifié pour permettre d'en déduire ou non la présence de défauts dans le via.
Le document WO 2011/101393A1 présente quant à lui un système de test électrique pour un dispositif microélectronique doté d'éléments d'interconnexion TSV traversant un substrat et comportant une extrémité connectée à une couche conductrice, qui peut être sous forme d'un polymère conducteur et permet d'établir un court circuit entre tous les éléments d'interconnexion traversant le substrat.
Dans le document US 2012/0105093 Al la couche de polymère conducteur est remplacée par une couche de métal permettant également d'établir un court circuit entre tous les éléments d'interconnexion.
Il se pose le problème de réaliser un test électrique d'une pluralité d'éléments d'interconnexion traversant un substrat sans nécessairement devoir tester l'intégralité des éléments d'interconnexion traversant ce substrat.
EXPOSÉ DE L'INVENTION La présente invention concerne un dispositif ou système de test électrique d'un dispositif microélectronique doté d'au moins une première pluralité d'éléments d'interconnexion traversant un substrat, les éléments d'interconnexion comportant une première extrémité dévoilée au niveau d'une première face du substrat et connectée à des moyens de connexion amovibles, les moyens de connexion amovibles étant disposés sur la première face et permettant d'établir un court circuit temporaire entre plusieurs desdits éléments d'interconnexion, la deuxième extrémité des éléments d'interconnexion étant connectée à un circuit de test, le dispositif de test comprenant en outre des moyens pour appliquer auxdits éléments d'interconnexion, au moins un signal électrique de test de connectivité, de façon simultanée entre plusieurs éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions et pour prélever en sortie dudit circuit de test un signal en réponse audit signal de test de connectivité,
Selon l'invention, les moyens de connexion amovibles comprennent un support poignée doté de plusieurs zones conductrices distinctes, lesdites zones conductrices étant assemblées audit substrat par l'intermédiaire d'une couche de colle conductrice anisotrope et disposées en regard d'éléments d'interconnexion dudit substrat.
Par colle conductrice anisotrope on entend que cette colle présente des propriétés de conduction électrique uniquement dans une direction privilégiée z, par exemple orthogonale au plan principal du substrat, tout en permettant de mettre en œuvre une isolation électrique dans un plan xy (le plan xy réalisant un angle non nul avec la direction z et pouvant être en particulier orthogonal à la direction z), par exemple parallèle au plan principal du substrat.
Ainsi, une zone conductrice du support poignée recouverte par cette colle conductrice anisotrope peut être en contact électrique avec plusieurs desdits éléments d'interconnexion du substrat, sans être connectée électriquement aux autres zones conductrices du support poignée.
Avec un tel dispositif, un test électrique peut être réalisé simultanément sur plusieurs desdits éléments d'interconnexion sans nécessairement devoir tester simultanément l'ensemble des éléments d'interconnexion du dispositif microélectronique.
La colle conductrice anisotrope peut être formée d'un matériau diélectrique ou faiblement conducteur, ayant des propriétés adhésives, et traversé par des éléments ou inserts conducteurs qui débordent de ce matériau diélectrique. Les éléments conducteurs peuvent être sous forme de micro ou nanofils conducteurs, ou de nanotubes de carbone.
Le caractère amovible desdits moyens de connexion disposés sur la première face permet notamment de réduire l'encombrement du dispositif une fois le test réalisé, et d'éliminer la connexion entre lesdits éléments d'interconnexion lorsque le dispositif microélectronique n'est plus soumis à un test.
Le circuit de test peut être intégré au dispositif microélectronique.
Avantageusement, le circuit de test est en particulier intégré audit substrat.
Selon une première possibilité de mise en œuvre, ce circuit de test peut comprendre au moins une porte logique, en particulier des moyens formant une porte logique OU ou une porte logique ET, reliée à des éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions. Il est ainsi possible de mettre en œuvre un dispositif de test avec des fonctions logiques simples et ayant un encombrement limité.
Le circuit de test peut comprendre en outre des moyens de charge ou des moyens de tirage en sortie de ladite porte logique, pour forcer la sortie de la porte logique à un potentiel donné.
Des moyens de polarisation pour appliquer un potentiel donné aux moyens de connexion amovibles sont également prévus.
Les zones conductrices du support poignée peuvent être éventuellement polarisées respectivement avec des potentiels différents.
Avantageusement, dans un autre mode de réalisation, des zones anti- adhésives peuvent également être prévues.
Ces zones anti-adhésives peuvent correspondre à des régions localisées de la colle conductrice anisotrope dont le pouvoir d'adhésion a été réduit ou supprimé.
La présente invention concerne également un procédé de test électrique d'éléments d'interconnexions comprenant des étapes de :
- mise en œuvre d'un dispositif de test tel que précédemment décrit,
- réalisation d'au moins une étape de test électrique d'éléments d'interconnexion traversant ledit substrat en appliquant au moins un signal électrique simultanément à plusieurs desdits éléments d'interconnexion et en prélevant en sortie dudit circuit de test un signal réponse audit signal électrique appliqué,
- retrait des moyens de connexion amovibles de ladite première face du substrat.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :
- la figure 1 représente un premier exemple de dispositif de test électrique d'interconnexions formées d'éléments conducteurs traversant un substrat et dotées d'une extrémité connectée à un circuit de test électrique et d'une autre extrémité connectée à des moyens réalisant, de manière temporaire, une connexion électrique d'au moins plusieurs desdits éléments conducteurs ;
- la figure 2 illustre un deuxième exemple de dispositif de test électrique, dans lequel des puces formées sur un substrat sont dotées d'éléments conducteurs traversant le substrat et connectés par l'intermédiaire d'une de leurs
extrémités à un circuit de test électrique, ces éléments conducteurs ayant une autre extrémité connectée à un ilot de connexion amovible et disposé temporairement contre le substrat pendant la durée d'un test électrique ;
- la figure 3 illustre un troisième exemple de dispositif de test électrique, dans lequel plusieurs puces formées sur un substrat sont dotées chacune d'une pluralité d'éléments conducteurs traversant le substrat et associées chacune à un circuit de test électrique, un ou plusieurs desdits circuits de tests étant connectés entre eux ;
- la figure 4 illustre un exemple de dispositif de test électrique, pour des éléments d'interconnexion de type TSV connectés à la fois à un ilot de connexion temporaire et à un circuit de test électrique intégré, ce circuit de test étant associé à un circuit d'évaluation ;
- les figures 5, 6, 7 illustrent différents exemples de dispositifs de test électrique pour des éléments d'interconnexion de type TSV connectés à un circuit de test réalisant une fonction logique ;
- la figure 8 illustre un exemple de dispositif de test électrique pour des séries d'éléments d'interconnexion de type TSV de test réalisant une fonction logique ;
- la figure 9 illustre un exemple d'agencement particulier d'un dispositif de test électrique ;
- la figure 10 illustre un agencement d'ilots de connexion amovibles prévus pour la mise en œuvre d'un test électrique sur des éléments d'interconnexion de type TSV d'un dispositif microélectronique, les ilôts de connexion étant prévus pour connecter plusieurs éléments d'interconnexion de type TSV pendant une phase de test(s) électrique(s) et étant destinés à être retirés une fois cette phase de test(s) achevée ;
- les figures 11A-11C illustrent un exemple de mise en œuvre d'un procédé de fabrication d'ilots de connexion destinés à la mise en œuvre d'un test électrique sur des éléments d'interconnexion de type TSV ;
- la figure 12 illustre un exemple de dispositif de test électrique d'interconnexions dans lequel des éléments conducteurs d'interconnexion traversant un
substrat et dotés d'une extrémité connectée à un circuit de test électrique ont une autre extrémité connectée à une zone conductrice d'un support poignée pour réaliser, de manière temporaire, une connexion électrique entre au moins plusieurs desdits éléments conducteurs d'interconnexion, le support poignée et le substrat étant assemblés par le biais d'une colle conductrice anisotrope ;
- la figure 13 illustre un exemple de dispositif semblable à celui de la figure 12, mais dans lequel le support poignée est recouvert de zones antiadhésives pour faciliter le retrait ultérieur du support poignée.
Des parties identiques, similaires ou équivalentes, des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un premier exemple de dispositif pour la mise en œuvre de test(s) électrique(s) sur un ou plusieurs éléments d'interconnexion de type TSV disposés dans une puce, est donné sur la figure 1.
Dans cet exemple, une puce 102 comporte des éléments d'interconnexion 107a, 107b, 107c de type TSV traversant au moins partiellement l'épaisseur d'un support. Ce support peut être en particulier un substrat semi-conducteur, sur lequel ou à partir duquel la puce 102 est formée.
Ces éléments de connexion 107a, 107b, 107c comportent une portion conductrice ou une zone conductrice traversant l'épaisseur du substrat semi-conducteur.
Cette portion conductrice peut par exemple être sous forme d'un pilier, éventuellement en contact avec une ou plusieurs couches conductrices dites de « redistribution » et/ou avec une ou plusieurs billes conductrices. La portion conductrice peut être métallique et par exemple à base de cuivre ou d'aluminium, ou comprendre un matériau conducteur à base d'argent, ou d'or, ou de titane ou d'étain.
Les éléments de connexion 107a, 107b, 107c peuvent être entourés chacun d'une zone de matériau diélectrique permettant de réaliser une isolation par rapport au substrat.
Le substrat semi-conducteur 100 peut avoir été aminci et avoir une épaisseur comprise par exemple entre 1 et 200 micromètre.
D'un côté de la puce 102, par exemple du côté d'une première face du substrat que l'on appellera « face supérieure », une première extrémité du ou des éléments de connexion 107a, 107b, 107c est connectée à un circuit de test 116.
D'un autre côté de la puce 102, par exemple du côté d'une deuxième face du substrat opposée à la première face que l'on appellera « face inférieure », une deuxième extrémité du ou des éléments de connexion 107a, 107b, 107c est en contact avec un ilot de connexion 115.
Cet ilot de connexion 115 permet d'établir un contact électrique entre les éléments d'interconnexion 107a, 107b, 107c ou entre plusieurs des éléments d'interconnexion 107a, 107b, 107c.
L'ilot de connexion 115 est également amovible c'est-à-dire qu'il peut être dissocié ou désassemblé de la puce 102, et en particulier sans endommager cette dernière. L'ilot de connexion 115 peut être ainsi prévu de manière à être assemblé temporairement avec la puce 102, pendant la durée d'un ou plusieurs tests électriques réalisés sur les éléments TSV 107a, 107b, 107c.
Ainsi, sur la figure 1, le dispositif est représenté en phase de test, lorsque l'ilot de connexion 115 est connecté aux éléments 107a, 107b, 107c TSV. Lorsque cette phase de test est achevée, l'ilot de connexion 115 est de préférence retiré.
Le circuit de test 116 peut être quant à lui intégré à la puce 102 et formé d'éléments dits de « front-end-of-line » (FEOL) ou «front end », en particulier des transistors, ainsi que d'éléments dits de « back-end-of-line » (BEOL) ou « back end », en particulier des interconnexions métalliques.
Le circuit de test 116 peut être prévu pour réaliser une connexion avec chaque élément 107a, 107b, 107c, d'interconnexion de type TSV pris individuellement et/ou pour réaliser une connexion avec un groupe d'éléments d'interconnexion 107a-
107b, ou 107b-107c, ou 107a-107c, ou bien avec l'ensemble 107a-107b-107c de tous les éléments d'interconnexion TSV de la puce 102.
Ainsi, un test électrique peut être effectué sur un groupe d'éléments d'interconnexion 107a-107b, ou 107b-107c, ou 107a-107c, ou bien sur l'ensemble de tous les éléments d'interconnexion TSV de la puce 102. Ce test, peut être en particulier celui de la conductivité électrique des éléments d'interconnexion 107a, 107b, 107c.
Le circuit de test 116 peut être également associé à des éléments DFT ou au moins un circuit DFT (DFT pour « Design for Test » ou « Design for Testability », par exemple un circuit DFT utilisant une technique de test telle que décrite dans le document "Scan Chain Design for Test Time Réduction in Core-Based ICs" Joep Aerts and Erik Jan Marinissen, IEEE Test Conférence, 1998.
Le circuit DFT peut être formé de blocs logiques connectés temporairement pendant une phase de test, par lesquels on fait passer une chaîne de données qui sera récupérée en sortie pour assurer la continuité et la fonctionnalité des blocs logiques.
Un deuxième exemple de dispositif de test électrique est illustré sur la figure 2.
Dans cet exemple, une puce 202 est dotée d'un premier ensemble d'éléments de connexion 107a, 107b, 107c traversant au moins une partie de l'épaisseur d'un substrat sur lequel cette puce est formée, ces éléments d'interconnexion 107a, 107b, 107c étant connectés d'un côté du substrat à un premier circuit de test 116 intégré, et, d'un autre côté du substrat, à un premier ilot de connexion 115 assemblé temporairement avec la puce 202.
La puce 202 comporte également un deuxième ensemble d'éléments de connexion 207a, 207b, 207c traversant au moins une partie de l'épaisseur du substrat et juxtaposé au premier ensemble d'éléments de connexion 107a, 107b, 107c. Les éléments de connexion 207a, 207b, 207c comportent une extrémité connectée à un deuxième circuit de test 216 et l'autre extrémité à un deuxième ilot de connexion 215 accolé temporairement à la puce 202.
Le premier ilot de connexion 115 et le deuxième ilot de connexion 215 sont également amovibles et susceptibles d'être retirés de la face du substrat sur laquelle les éléments de connexion 107a, 107b, 107c, 207a, 207b, 207c débouchent.
Le premier circuit de test 116 et le deuxième circuit de test 216 sont quant à eux connectés entre eux par l'intermédiaire d'une ligne d'interconnexion 226, qui peut être par exemple une des lignes métalliques de la puce 202 parallèles au substrat 100 et appartenant à la zone de back-end de la puce 202.
Le premier circuit de test 116 et le deuxième circuit de test 216 peuvent être configurés de sorte qu'un ou plusieurs éléments du premier ensemble d'éléments d'interconnexion 107a, 107b, 107c sont susceptibles d'être connectés à un ou plusieurs éléments d'interconnexion du deuxième ensemble d'éléments d'interconnexion 207a, 207b, 207c.
Les circuits de test 116 et 216 peuvent être configurés de sorte à sélectionner et connecter plusieurs éléments parmi les éléments 107a, 107b, 107c d'interconnexion de type TSV du premier ensemble avec plusieurs éléments parmi les éléments 207a, 207b, 207c d'interconnexion de type TSV du deuxième ensemble.
Un chaînage en série de paires d'éléments d'interconnexion TSV peut être ainsi réalisé.
La figure 3 illustre une variante de l'exemple de dispositif précédemment décrit, pour laquelle un circuit logique 228 ou un ensemble 228 de circuits logiques est prévu entre le premier circuit de test 116 et le deuxième circuit de test 216 et connecté à ces derniers.
Le circuit logique 228 ou l'ensemble 228 de circuits logiques peut être doté d'un bloc logique fonctionnel de type communément appelé « propriété intellectuelle » ou IP, éventuellement associé à un ou plusieurs éléments de type DFT.
La figure 12 illustre une autre variante de l'un ou l'autre des exemples décrits précédemment, dans lequel un ilot de connexion amovible 315 est sous forme d'un substrat ou support poignée 130, doté d'une première zone conductrice 131, et d'une deuxième zone conductrice 132, la première zone conductrice 131 permettant respectivement de connecter électriquement les éléments 107a, 107b, 107c du premier
ensemble d'éléments d'interconnexion, tandis que la deuxième zone conductrice 131 permet de connecter électriquement les éléments 207a, 207b, 207c du deuxième ensemble d'éléments d'interconnexion. Les zones conductrices 131, 133 ont un agencement qui dépend de celui des éléments d'interconnexion 107a, 107b, 107c, 207a, 207b, 207c dans la puce 202.
L'assemblage du support poignée 130 à la puce 202 est réalisé au moyen d'une colle conductrice anisotrope 341 qui peut être formée, par exemple selon une technique présentée dans le document CN1821336, en mélangeant des particules conductrices avec des nanoparticules de remplissage appelées « filler », le mélange est combiné à une résine de type epoxy et un agent de réticulation lent. Du fait du caractère conducteur anisotrope de la colle 341, les zones conductrices 131, 133 du support poignée ne sont pas connectées électriquement entre elles.
On peut ainsi effectuer un test électrique sur le premier ensemble d'éléments 107a, 107b, 107c, d'interconnexion, puis sur le deuxième ensemble d'éléments 207a, 207b, 207c d'interconnexion.
Dans l'exemple de réalisation de la figure 13, la colle conductrice anisotrope 341, est disposée sur une face du support poignée 130 sur laquelle des zones conductrices 131, 133 sont agencées. Autour des zones conductrices 131, 133, des zones anti-adhésives 137 sont prévues pour permettre de faciliter le désassemblage ultérieur entre la puce 202 et le support poignée 100.
Les zones adhésives 137 peuvent correspondrent à des régions de la colle 341 dont les propriétés d'adhésion ont été réduites ou supprimées. Cela peut être réalisé par exposition de régions de la colle à un procédé chimique qui réduit son pouvoir d'adhésion, tel que cela est décrit par exemple dans le procédé publié dans « Ultrathin Wafer Handling in 3D Stacked IC Manufacturing Combining a Novel ZoneBOND™ Temporary Bonding Process with Room Température Peel Debonding », proceedings de 3DIC, 2011.
Sur la figure 4, un schéma de principe d'un dispositif de test du type de celui décrit précédemment en liaison avec la figure 1, est donné.
Le circuit de test 116 peut être prévu pour injecter un courant ou appliquer un potentiel ou mesurer le courant ou le potentiel à une ou plusieurs extrémité(s) des éléments de connexion 107i,...,107N de type TSV.
Un potentiel peut éventuellement être appliqué à des moyens 115 par le biais de 107N, par exemple, permettant de connecter entre eux les autres éléments d'interconnexion 107i à 107N_i afin de polariser une autre extrémité des autres éléments de connexion 107i à 107N_i de type TSV.
Dans cet exemple de réalisation, le dispositif de test électrique est également pourvu d'un circuit d'évaluation 117 connecté à un ou plusieurs plot(s) 111 d'entrée et/ou de sortie du test.
Ce circuit d'évaluation 117 est adapté pour indiquer une éventuelle présence d'erreurs fonctionnelles ou paramétriques. Le circuit 117 peut être prévu pour estimer par exemple la continuité électrique de chaque élément TSV par le biais d'un courant ou d'un potentiel électrique caractérisant chaque TSV.
Ce circuit d'évaluation peut être par exemple formé d'un comparateur qui compare une sortie du dispositif des figures 5, 6 et 7 à une valeur attendue.
Sur la figure 5, un mode de réalisation de dispositif de test comportant un circuit de test 116 doté de moyens 121 pour réaliser un test de connectivité des éléments d'interconnexion 107i 107N de type TSV est donné.
Un potentiel V est appliqué sur des éléments de connexion 107i 107N_i de type TSV par l'intermédiaire d'un ilot de connexion 115 polarisé par le biais de 107N.
Les moyens 121 mettant en œuvre une fonction de test de connectivité peuvent être prévus pour indiquer, par exemple, si tous les éléments de connexion 107 TSV sont placés ou non au même potentiel.
Des moyens 191 de charge ou de tirage peuvent être en outre connectés en sortie du circuit de test 116, afin de forcer cette sortie à un potentiel déterminé. Le signal en sortie du circuit de test 116 peut être délivré à un circuit d'évaluation.
Dans cet exemple de réalisation, des éléments multiplexeurs llli 111N associés respectivement aux éléments de connexion 107i 107N sont prévus pour
permettre de connecter alternativement une extrémité des éléments de connexion
107i 107N à un circuit de test ou à un autre étage, suivant que le dispositif microélectronique comportant les éléments de connexion 107i 107N TSV est en mode de test électrique, ou en mode de fonctionnement normal.
Selon un mode de réalisation particulier (figure 6), les moyens 121 réalisant la fonction de test de connectivité, peuvent comprendre des moyens 123 formant une porte logique « ET » ainsi qu'un plot de polarisation 137.
Dans ce cas, on applique par exemple un potentiel V équivalent à un Ί' logique à Γ i lot de connexion 115 via le plot de polarisation 197, et on prélève un résultat de cette fonction de test en sortie S du circuit 116.
Dans le cas où ce résultat en sortie S est un Ύ logique, alors on peut en déduire que tous les éléments TSV 107 sont conducteurs.
Pour ce mode de réalisation particulier, des moyens de tirage 193 communément appelés de « pull up », par exemple sous forme d'un ou plusieurs transistors et/ou résistances connectés à une alimentation, peuvent être disposés en sortie du circuit de test 116, et forcent cette sortie à l'état '1' ou haut.
Selon un autre mode de réalisation (figure 7), les moyens 121 réalisant la fonction de test de connectivité, peuvent comprendre des moyens 125 formant une porte logique « OU » ainsi qu'un plot de polarisation 197. Dans ce cas, on applique un potentiel V équivalent à un '0' logique, et on prélève un résultat de cette fonction de test en sortie S du circuit 116. Dans le cas où ce résultat en sortie S est un 0 logique, on peut en déduire alors que tous les éléments TSV 107 sont conducteurs. Dans le cas où un signal flottant est prélevé en sortie, alors au moins un des éléments TSV 107 n'est pas conducteur.
Pour ce mode de réalisation particulier, des moyens de tirage 195 de type communément appelé de « pull down », par exemple sous forme d'un ou plusieurs transistors et/ou résistances de « pull down » connectés à la masse, peuvent être disposés en sortie du circuit de test 116, et forcent cette sortie à un état bas ou Ό'.
Selon une autre possibilité de réalisation, un agencement comportant des portes logiques en cascade avec des circuits logiques de test DFT intercalées peut être mis en œuvre.
Sur l'exemple de dispositif de la figure 8, des éléments de connexion TSV 107a,..., 107N, 207a, 207N sont placés en série et testés par l'intermédiaire de moyens 118, 218 de commande de chaine de balayage communément appelée « scan chain ».
Dans une telle configuration, une première série d'éléments TSV 107a,..., 107N connectés par le biais d'un îlot de connexion 115 sont reliés à une autres série d'éléments TSV 207a,..., 207N connectés à un autre îlot de connexion 215. En entrée de chaque série d'élément TSV, on peut prévoir un multiplexeur 126, 226 qui connecte cette série à une chaine de balayage ou bien sur un circuit électronique, en fonction de l'état d'un sélectionneur logique (non représenté).
En sortie d'une série d'éléments TSV 107a,..., 107N une bascule 129, permettant de sauvegarder une information, peut être connectée au multiplexeur 226 disposée en entrée d'une série suivante d'éléments TSV.
Lorsqu'une séquence de signaux est injectée à une extrémité d'une chaine de balayage, cette séquence parvient à une extrémité opposée de la chaine après un certain laps de temps et est prélevée.
Si cette séquence prélevée est correcte, alors on peut conclure qu'aucun des éléments TSV n'est défectueux. Si cette séquence est modifiée ou atténuée, par rapport à la séquence injectée en entrée, on peut en déduire qu'au moins un élément TSV est défaillant.
Un autre exemple de réalisation est donné sur la figure 9, avec des éléments d'interconnexion TSV ne traversant pas intégralement l'épaisseur du substrat. Un élément d'interconnexion 107a, a une extrémité débouchant sur la face inférieure du substrat 100 et une autre extrémité disposée dans l'épaisseur du substrat 100, mais connectée par l'intermédiaire d'une ligne conductrice horizontale 127 à un plot conducteur 129 formé sur la face supérieure du substrat 100.
Sur l'exemple de réalisation de la figure 10, un substrat 100 comportant plusieurs puces 102a, 102b dotées chacune d'une pluralité d'éléments d'interconnexion
TSV (non représentés) sont connectés à des zones conductrices 131, 132, 133, 134 disposées sur un support 130 poignée temporaire.
Le support 130 poignée peut être par exemple une plaque à base de silicium ou de verre, permettant d'assurer un maintien rigide du dispositif de test et peut également être prévu avec une taille semblable à celle du substrat 100 semi-conducteur aminci sur lequel les puces 102a, 102b sont formées.
Une colle conductrice 141 anisotrope est prévue entre le support 130 poignée et le substrat 100 pour assurer un assemblage et une conduction électrique anisotrope, c'est-à-dire dans une direction de conduction préférentielle qui, dans cet exemple, réalise un angle non-nul, en particulier de 90°, avec un plan parallèle au plan principal du support 130 ou du substrat 100 (les plans principaux du support 130 et du substrat étant des plans passant respectivement par le support et le substrat et parallèles au plan [O; i ; j ] du repère [O; i ; j ; k ] donné sur la figure 10).
La colle conductrice 141 de type anisotrope, peut avoir été formée d'un matériau faiblement conducteur adhésif auquel des particules conductrices traversant le matériau, par exemple des nano-fils ou nano-particules métalliques ou des nano-tubes en carbone ont été ajoutés.
L'exemple d'assemblage illustré sur la figure 10 peut être maintenu de manière temporaire, pendant une ou plusieurs phases de test électriques des éléments d'interconnexion disposés dans les puces 102a, 102b formées dans le substrat 100.
Une fois cette ou ces phase(s) de test(s) réalisée(s), le support 130 et le substrat 100 peuvent être désassemblés. Le support 130 poignée et les ilôts de connexion 115 peuvent être ainsi détachés du substrat 100. Cela peut être réalisé par gravure de la colle conductrice 141. La colle conductrice anisotrope 141 peut être à base d'un polymère qui peut être gravé chimiquement ou par plasma d'une manière sélective par rapport au substrat 100 et au support 130.
Les figures 11A-11C illustrent un exemple de procédé de réalisation d'ilots de connexion et d'assemblage de ces ilôts de connexion avec un dispositif microélectronique doté d'éléments d'interconnexion de type TSV.
Sur un support 130 destiné à servir de support poignée, on forme une couche métallique dans laquelle on réalise des motifs, par exemple à l'aide d'étapes de photolithographie ou de sérigraphie, afin de former des zones métalliques 133. Les zones métalliques 133 réalisées ont un agencement qui dépend de celui d'éléments d'interconnexion TSV dans un dispositif microélectronique avec lequel le support poignée 130 est destiné à être assemblé (figure 11A).
Ce dispositif microélectronique est formé d'un substrat semi-conducteur 100 dans lequel les éléments d'interconnexion TSV sont disposés (les éléments d'interconnexion TSV n'étant pas représentés sur les figures 11A-11C).
Ensuite, on effectue un assemblage du substrat 100 et du support poignée 130 (figure 11B), de sorte qu'une face du substrat 100 par laquelle une extrémité des éléments d'interconnexion débouche, est recouverte d'une couche de colle conductrice anisotrope 141. La face du substrat 100 recouverte de la colle conductrice anisotrope 141 est ensuite mise en contact avec celle du support 130 sur laquelle les zones métalliques 133 sont agencées.
La colle conductrice anisotrope 141 formée sur le support poignée 130 peut avoir une épaisseur comprise par exemple entre plusieurs micromètres et plusieurs dizaines de micromètres. Cette colle conductrice 141 peut être par exemple à base d'un polymère isolant mélangé à des nanoparticules métalliques ou des nanofils ou des nanotubes.
Dans cet exemple, des ilôts de connexion 115 formés d'une couche de colle conductrice anisotrope 141 en contact avec au moins une zone métallique 133 sont réalisés (figure 11C). Pendant le report du substrat 100 sur le support 130, un alignement mécanique ou optique est mis en œuvre pour assurer l'alignement des zones métalliques 133 avec les éléments TSV.
Suite à l'opération de test, le support 130 est retiré par exemple par une attaque chimique de la colle 141. Le substrat 100 est récupéré puis peut être collé sur un adhésif épais garantissant une certaine rigidité en dépit de la faible épaisseur du substrat 133.
Les ilôts de connexion sont disposés sur un support poignée 130 qui a également pour rôle de conférer à l'assemblage une rigidité pendant le ou les tests électriques destinés à être réalisés ultérieurement sur le dispositif microélectronique.
Claims
1. Dispositif de test électrique d'un dispositif microélectronique doté d'au moins une première pluralité d'éléments d'interconnexion (107, 107a, 107b, 107c, 107N) traversant un substrat (100) et comportant une première extrémité dévoilée au niveau d'une première face du substrat, et une deuxième extrémité connectée à un circuit de test (116, 216), la première extrémité des éléments d'interconnexion étant connectée à des moyens de connexion amovibles (115) disposés sur ladite première face du substrat (100), les moyens de connexion amovibles permettant d'établir un court circuit temporaire entre plusieurs éléments d'interconnexion, le dispositif de test comprenant en outre des moyens pour appliquer auxdits éléments d'interconnexion, au moins un signal électrique de test de connectivité, de façon simultanée entre plusieurs éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions et pour prélever en sortie dudit circuit de test un signal en réponse audit signal de test de connectivité, lesdits moyens de connexion amovibles comprenant un support poignée (130) doté de zones conductrices distinctes (131, 132, 133, 134) assemblées audit substrat (100) par l'intermédiaire d'une colle conductrice anisotrope (141, 341).
2. Dispositif de test électrique selon la revendication 1, dans lequel le circuit de test (116, 216) est intégré au substrat.
3. Dispositif de test électrique selon l'une des revendications 1 ou 2, dans lequel le circuit de test comprend au moins une porte logique (123, 125), en particulier une porte logique OU (125) ou une porte logique ET (123), reliée à des éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions, pour permettre un test de connectivité simultanée de ces éléments d'interconnexions.
4. Dispositif de test électrique selon la revendication 3, le circuit de test (116, 216) comprenant en outre des moyens de charge ou des moyens de tirage en sortie de ladite porte, pour forcer la sortie de la porte à un potentiel donné.
5. Dispositif de test électrique selon la revendication 1 à 4, les moyens de connexion amovibles (115) sont polarisés et connectés au support poignée.
6. Dispositif de test électrique selon l'une des revendications 1 à 5, dans lequel le dispositif est doté d'une deuxième pluralité d'éléments d'interconnexion (207a, 207b, 207c, 207N) traversant ledit substrat (100), ladite deuxième pluralité d'éléments d'interconnexion étant connectée à un autre circuit de test (216) le deuxième circuit de test étant connecté au premier circuit de test.
7. Dispositif de test électrique selon l'une des revendications 1 à 6, le circuit de test comprenant un circuit de type DFT.
8. Dispositif de test électrique selon l'une des revendications 1 à 7, dans lequel le support poignée (130) est recouvert en outre de zones anti-adhésives
(137).
9. Procédé de test électrique d'éléments d'interconnexions comprenant des étapes de :
- mise en œuvre d'un dispositif de test selon l'une des revendications 1 à 8,
- réalisation d'au moins une étape de test électrique d'éléments d'interconnexion traversant ledit substrat en appliquant au moins un signal électrique simultanément à plusieurs desdits éléments d'interconnexion et en prélevant en sortie dudit circuit de test un signal réponse audit signal électrique appliqué,
- retrait des moyens de connexion amovibles de ladite première face du substrat.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1256689A FR2993396B1 (fr) | 2012-07-11 | 2012-07-11 | Dispositif de test electrique d'interconnexions d'un dispositif microelectronique |
| PCT/EP2013/064677 WO2014009470A1 (fr) | 2012-07-11 | 2013-07-11 | Dispositif de test electrique d'interconnexions d'un dispositif microelectronique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP2873093A1 true EP2873093A1 (fr) | 2015-05-20 |
Family
ID=47022824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP13736567.2A Withdrawn EP2873093A1 (fr) | 2012-07-11 | 2013-07-11 | Dispositif de test electrique d'interconnexions d'un dispositif microelectronique |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9784786B2 (fr) |
| EP (1) | EP2873093A1 (fr) |
| FR (1) | FR2993396B1 (fr) |
| WO (1) | WO2014009470A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3022690B1 (fr) | 2014-06-24 | 2016-07-22 | Commissariat Energie Atomique | Dispositif de connexion electrique comportant des elements de connexion a position commandable |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100295600A1 (en) * | 2009-05-20 | 2010-11-25 | Qualcomm Incorporated | Method and Apparatus for Providing Through Silicon VIA (TSV) Redundancy |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440240A (en) * | 1991-06-04 | 1995-08-08 | Micron Technology, Inc. | Z-axis interconnect for discrete die burn-in for nonpackaged die |
| US6828812B2 (en) * | 1991-06-04 | 2004-12-07 | Micron Technology, Inc. | Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections |
| US5857858A (en) * | 1996-12-23 | 1999-01-12 | General Electric Company | Demountable and repairable low pitch interconnect for stacked multichip modules |
| US6329829B1 (en) | 1997-08-22 | 2001-12-11 | Micron Technology, Inc. | Interconnect and system for making temporary electrical connections to semiconductor components |
| US6043670A (en) * | 1997-12-16 | 2000-03-28 | Lucent Technologies Inc. | Method for testing integrated circuits |
| CN1821336A (zh) | 2005-12-23 | 2006-08-23 | 上海大学 | 各向异性导电胶及其制备方法 |
| US7541203B1 (en) * | 2008-05-13 | 2009-06-02 | International Business Machines Corporation | Conductive adhesive for thinned silicon wafers with through silicon vias |
| US20100032629A1 (en) | 2008-08-07 | 2010-02-11 | Benoit Brule | Adhesive composition containing carbon nanotubes and a copolyamide |
| US7863106B2 (en) * | 2008-12-24 | 2011-01-04 | International Business Machines Corporation | Silicon interposer testing for three dimensional chip stack |
| US8889482B2 (en) * | 2009-06-14 | 2014-11-18 | Jayna Sheats | Methods to fabricate integrated circuits by assembling components |
| IT1398204B1 (it) | 2010-02-16 | 2013-02-14 | St Microelectronics Srl | Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias). |
| US8344749B2 (en) * | 2010-06-07 | 2013-01-01 | Texas Instruments Incorporated | Through carrier dual side loop-back testing of TSV die after die attach to substrate |
| KR101201860B1 (ko) * | 2010-10-29 | 2012-11-15 | 에스케이하이닉스 주식회사 | 반도체 장치와 그 테스트 방법 및 제조방법 |
-
2012
- 2012-07-11 FR FR1256689A patent/FR2993396B1/fr active Active
-
2013
- 2013-07-11 EP EP13736567.2A patent/EP2873093A1/fr not_active Withdrawn
- 2013-07-11 US US14/399,302 patent/US9784786B2/en active Active
- 2013-07-11 WO PCT/EP2013/064677 patent/WO2014009470A1/fr active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100295600A1 (en) * | 2009-05-20 | 2010-11-25 | Qualcomm Incorporated | Method and Apparatus for Providing Through Silicon VIA (TSV) Redundancy |
Also Published As
| Publication number | Publication date |
|---|---|
| US9784786B2 (en) | 2017-10-10 |
| FR2993396A1 (fr) | 2014-01-17 |
| US20150115973A1 (en) | 2015-04-30 |
| FR2993396B1 (fr) | 2015-05-15 |
| WO2014009470A1 (fr) | 2014-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9671457B2 (en) | 3D IC testing apparatus | |
| US8775108B2 (en) | Method and architecture for pre-bond probing of TSVs in 3D stacked integrated circuits | |
| US9646954B2 (en) | Integrated circuit with test circuit | |
| US6897663B1 (en) | Optical testing port and wafer level testing without probe cards | |
| US8384430B2 (en) | RC delay detectors with high sensitivity for through substrate vias | |
| US9404971B2 (en) | Circuit and method for monolithic stacked integrated circuit testing | |
| CN104779238B (zh) | 一种晶圆接合质量的检测结构及检测方法 | |
| US9599670B2 (en) | Circuit and method for monolithic stacked integrated circuit testing | |
| US20170343603A1 (en) | Multi-layer integrated circuits having isolation cells for layer testing and related methods | |
| EP1184901A1 (fr) | Procede de fabrication de circuit integre a semi-conducteur ayant une structure de cablage multicouche | |
| US9568543B2 (en) | Structure and method for testing stacked CMOS structure | |
| US9720041B2 (en) | Scan-based test architecture for interconnects in stacked designs | |
| EP2104143A2 (fr) | Structure de test d'une capacité MOS et procédé de mésure d'une courbe de capacité en fonction de la tension associé | |
| Theil et al. | Analysis of die edge bond pads in hybrid bonded multi-die stacks | |
| KR101949503B1 (ko) | 적층형 반도체 장치, 그 제조 방법 및 테스트 방법 | |
| EP2873093A1 (fr) | Dispositif de test electrique d'interconnexions d'un dispositif microelectronique | |
| US8802454B1 (en) | Methods of manufacturing a semiconductor structure | |
| EP2385551A1 (fr) | Tranche de substrat de silicium et procédé de test | |
| JP5582209B1 (ja) | 半導体デバイスの製造方法及び検査方法 | |
| Colonna et al. | Electrical and morphological assessment of via middle and backside process technology for 3D integration | |
| Wang et al. | Self-test methodology and structures for pre-bond TSV testing in 3D-IC system | |
| US10838003B2 (en) | Multi-layer integrated circuits having isolation cells for layer testing and related methods | |
| FR2964749A1 (fr) | Procede et dispositif de mesure de fiabilite d'un circuit integre | |
| Jani | Test and characterization of 3D high-density interconnects | |
| Huang | Pre-bond and post-bond testing of TSVs and die-to-die interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20150112 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
|
| AX | Request for extension of the european patent |
Extension state: BA ME |
|
| DAX | Request for extension of the european patent (deleted) | ||
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: EXAMINATION IS IN PROGRESS |
|
| 17Q | First examination report despatched |
Effective date: 20170727 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20171207 |