FR2993396A1 - Dispositif de test electrique d'interconnexions d'un dispositif microelectronique - Google Patents

Dispositif de test electrique d'interconnexions d'un dispositif microelectronique Download PDF

Info

Publication number
FR2993396A1
FR2993396A1 FR1256689A FR1256689A FR2993396A1 FR 2993396 A1 FR2993396 A1 FR 2993396A1 FR 1256689 A FR1256689 A FR 1256689A FR 1256689 A FR1256689 A FR 1256689A FR 2993396 A1 FR2993396 A1 FR 2993396A1
Authority
FR
France
Prior art keywords
test
electrical
interconnection elements
elements
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1256689A
Other languages
English (en)
Other versions
FR2993396B1 (fr
Inventor
Jamaa Haykel Ben
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1256689A priority Critical patent/FR2993396B1/fr
Priority to EP13736567.2A priority patent/EP2873093A1/fr
Priority to US14/399,302 priority patent/US9784786B2/en
Priority to PCT/EP2013/064677 priority patent/WO2014009470A1/fr
Publication of FR2993396A1 publication Critical patent/FR2993396A1/fr
Application granted granted Critical
Publication of FR2993396B1 publication Critical patent/FR2993396B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

La présente demande prévoit un dispositif de test électrique simultané d'éléments d'interconnexion (107) TSV traversant un substrat (100) et comportant une extrémité connectée à un circuit de test intégré et une autre extrémité à des moyens de connexion amovibles (115).

Description

DISPOSITIF DE TEST ELECTRIQUE D'INTERCONNEXIONS D'UN DISPOSITIF MICROELECTRONIQUE DOMAINE TECHNIQUE La présente demande concerne le domaine des dispositifs microélectroniques intégrant au moins un dispositif de test électrique d'éléments d'interconnexion permettant de vérifier la continuité électrique et/ou des caractéristiques électriques d'éléments d'interconnexion traversant un support, en particulier des éléments d'interconnexion de type verticaux ou TSV, ainsi qu'un procédé de test électrique d'éléments d'interconnexion. ART ANTÉRIEUR Il est connu de réaliser des dispositifs microélectroniques formés d'empilements de supports ou de plaques, comprenant chacun(e) une ou plusieurs puces qui sont ainsi réparties sur plusieurs niveaux afin d'obtenir une densité d'intégration élevée. Pour réaliser des interconnexions dans un tel type de dispositif, des éléments de connexion de type communément appelé « TSV » (TSV pour « Through Silicon Via » ou via traversant le silicium) sont généralement prévus. Ces éléments de connexion traversent au moins partiellement l'épaisseur d'un substrat et éventuellement une ou plusieurs plaques ou supports empilés au dessus de ce substrat.
Un élément d'interconnexion TSV est généralement formé d'au moins une portion conductrice traversant un support, par exemple un substrat ou une puce ou une plaque, cette portion conductrice étant dotée d'au moins une première extrémité débouchant sur une des faces du support, et d'une deuxième extrémité qui peut être enfouie dans l'épaisseur du support ou bien déboucher sur une autre face du support, opposée à celle sur laquelle la première extrémité débouche. Le test électrique des dispositifs formés de plaques empilées pose plusieurs problèmes. Lorsque l'on met en oeuvre un test sur un dispositif formé de plaques superposées, la fragilité de ce dispositif est un paramètre important à prendre en compte dans la mesure où les plaques empilées ont, généralement, été préalablement amincies. Par ailleurs, avec un tel type de 15 dispositif, le nombre de tests à effectuer est plus important que pour des dispositifs formés d'une seule plaque. Parmi, les tests électriques réalisés sur un tel type de dispositif figurent ceux effectués sur 20 les éléments d'interconnexion ou vias de type TSV. Il existe différentes méthodes de test électriques de vias TSV. Le document "On-Chip TSV Testing for 3D IC before Bonding Using Sense Amplification" Po-Yuan Chen, 25 Cheng-Wen Wu and Ding-Ming Kwai, IEEE Asian Test Symposium, 2009 divulgue par exemple une méthode capacitive de test de vias TSV. En évaluant la capacité d'un via TSV par rapport à un substrat, on obtient indirectement une 30 information sur l'état de son remplissage par un matériau conducteur et de son isolation.
Le document "Through Silicon Via (TSV) Defect/Pinhole Self Test Circuit for 3D-IC", de Menglin Tsai et al., IEEE International Conference on 3D System Integration, 2009 présente quant à lui une méthode de test électrique reposant sur une mesure de courant de fuite entre une extrémité d'un via TSV et le substrat, afin d'en extraire un signal de mesure qui est ensuite amplifié pour permettre d'en déduire ou non la présence de défauts dans le via.
Le document WO 2011/101393A1 divulgue un système de test électrique prévu de manière permanente sur un dispositif microélectronique doté de vias TSV traversant un substrat et connectés à un circuit de test intégré.
Il se pose le problème de réaliser un test électrique sur un dispositif doté d'une pluralité de vias amélioré par rapport aux dispositifs de tests existants. EXPOSÉ DE L'INVENTION La présente invention concerne un dispositif de test électrique d'un dispositif microélectronique doté d'au moins une première pluralité d'éléments d'interconnexion traversant un substrat et comportant une première extrémité dévoilée au niveau d'une première face du substrat et connectée à des moyens de connexion amovibles polarisés à un potentiel dit de test, disposés sur la première face et permettant d'établir un court circuit temporaire entre lesdits éléments d'interconnexion, la deuxième extrémité étant connectée à un circuit de test, le dispositif de test comprenant en outre des moyens pour appliquer auxdits éléments d'interconnexion, au moins un signal électrique de test de connectivité, de façon simultanée entre plusieurs éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions et pour prélever en sortie dudit circuit de test un signal en réponse audit signal de test de connectivité. Avec un tel dispositif, un test électrique peut être réalisé simultanément sur une pluralité d'éléments d'interconnexion connectés entre eux de manière temporaire pendant la durée du test, ces éléments d'interconnexion pouvant être ensuite dissociés ou déconnectés les uns des autres une fois le test réalisé. Ce dispositif permet par un test simultané d'un ensemble d'éléments TSV, un gain en temps considérable. Par ailleurs, le dispositif de test mis en 20 oeuvre suivant l'invention peut également présenter un gain en termes d'encombrement. Le caractère amovible desdits moyens de connexion disposés sur la première face permet notamment de réduire l'encombrement du dispositif une 25 fois le test réalisé. Un tel dispositif est également moins encombrant que les dispositifs TSV suivant l'art antérieur et permet rapidité du test, sans avoir sélectionner chaque TSV séparément. 30 Le circuit de test peut être doté de moyens pour réaliser un test de connectivité sur la totalité des éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions. Selon une première possibilité de mise en oeuvre, ce circuit de test peut comprendre au moins une 5 porte logique, en particulier des moyens formant une porte logique OU ou une porte logique ET, reliée à des éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions. Il est ainsi possible de mettre en oeuvre un dispositif de test avec des 10 fonctions logiques simples et ayant un encombrement limité. Des moyens de polarisation pour appliquer un potentiel donné aux moyens de connexion amovibles sont également prévus. 15 Le circuit de test peut comprendre en outre des moyens de charge ou des moyens de tirage en sortie de ladite porte, pour forcer la sortie de la porte à un potentiel donné. Selon une possibilité de mis en oeuvre des 20 moyens de connexion amovibles, ces derniers peuvent être formés d'au moins une couche de colle conductrice. Les moyens de connexion amovibles peuvent comprendre en outre un support poignée assemblé audit substrat par l'intermédiaire de ladite couche de colle 25 conductrice. Un tel support poignée permet d'assurer un maintien du substrat lorsque le test électrique est réalisé et d'empêcher une détérioration de celui-ci, même lorsque son épaisseur est faible.
Le substrat poignée peut comporter au moins une zone conductrice en contact avec ladite couche de colle conductrice. Cette zone conductrice peut être prévue de manière à recouvrir une première face du support poignée située en regard d'éléments d'interconnexion de ladite première pluralité d'éléments d'interconnexion, et à être reliée ou connectée ou à être jointe à une zone conductrice disposée sur une deuxième face du support poignée opposée à ladite première face. Cela permet d'avoir, par l'intermédiaire de la deuxième face, de polariser les moyens de connexion amovibles et donc une extrémité des éléments d'interconnexion TSV.
La zone conductrice en contact avec ladite couche de colle conductrice peut être sous forme d'une couche disposée sur une première face du support poignée sur laquelle des zones anti-adhésives sont formées.
Ces zones anti-adhésives correspondent à des zones où la colle conductrice n'adhère pas au support poignée. Ces zones anti-adhésives peuvent être formées d'un polymère qui limite localement l'adhésion de la colle conductrice au support poignée.
Selon une possibilité de mise en oeuvre, la colle conductrice peut être une colle conductrice anisotrope. La présente invention concerne également un procédé de test électrique d'éléments d'interconnexions comprenant des étapes de : - mise en oeuvre d'un dispositif de test tel que précédemment décrit, - réalisation d'au moins une étape de test électrique d'éléments d'interconnexion traversant ledit substrat en appliquant au moins un signal électrique simultanément auxdits éléments d'interconnexion et en prélevant en sortie dudit circuit de test un signal réponse audit signal électrique appliqué, - retrait des moyens de connexion amovibles de ladite première face du substrat. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - la figure 1 représente un premier exemple de dispositif de test électrique d'interconnexions formées d'éléments conducteurs traversant un substrat et dotées d'une extrémité connectée à un circuit de test électrique et d'une autre extrémité connectée à des moyens réalisant, de manière temporaire, une connexion électrique d'au moins plusieurs desdits éléments conducteurs, - la figure 2 illustre un deuxième exemple de dispositif de test électrique, dans lequel des puces formées sur un substrat sont dotées d'éléments conducteurs traversant le substrat et connectés par l'intermédiaire d'une de leurs extrémités à un circuit de test électrique, ces éléments conducteurs ayant une autre extrémité connectée à un ilot de connexion amovible et disposé temporairement contre le substrat pendant la durée d'un test électrique, - la figure 3 illustre un troisième exemple de dispositif de test électrique, dans lequel plusieurs puces formées sur un substrat sont dotées chacune d'une pluralité d'éléments conducteurs traversant le substrat et associées chacune à un circuit de test électrique, un ou plusieurs desdits circuits de tests étant connectés entre eux, - la figure 4 illustre un exemple de dispositif de test électrique suivant l'invention, pour des éléments d'interconnexion de type TSV connectés à la fois à un ilot de connexion temporaire et à un circuit de test électrique intégré, ce circuit de test étant associé à un circuit d'évaluation, - les figures 5, 6, 7 illustrent différents exemples de dispositifs de test électrique pour des éléments d'interconnexion de type TSV connectés à un circuit de test réalisant une fonction logique, - la figure 8 illustre un exemple de dispositif de test électrique pour des séries d'éléments d'interconnexion de type TSV de test réalisant une fonction logique, - la figure 9 illustre un exemple d'agencement particulier d'un dispositif de test électrique suivant l'invention, - les figures 10A, 10B, 10C illustrent différents agencements d'ilots de connexion amovibles 30 prévus pour la mise en oeuvre d'un test électrique sur des éléments d'interconnexion de type TSV d'un dispositif microélectronique, les ilots de connexion étant prévus pour connecter plusieurs éléments d'interconnexion de type TSV pendant une phase de test(s) électrique(s) et étant destinés à être retirés une fois cette phase de test achevée, - les figures 11A-11C, 12A-12B, 13A-13D illustrent différents exemples de mise en oeuvre d'un procédé de fabrication d'ilots de connexion destinés à la mise en oeuvre d'un test électrique sur des éléments d'interconnexion de type TSV, Des parties identiques, similaires ou équivalentes, des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un premier exemple de dispositif pour la mise en oeuvre de test(s) électrique(s) sur un ou plusieurs éléments d'interconnexion de type TSV disposés dans une puce, est donné sur la figure 1. Dans cet exemple, une puce 102 comporte des éléments d'interconnexion 107a, 107b, 107c de type TSV traversant au moins partiellement l'épaisseur d'un support. Ce support peut être en particulier un substrat semi-conducteur, sur lequel ou à partir duquel la puce 102 est formée.
Ces éléments de connexion 107a, 107b, 107c comportent une portion conductrice ou une zone conductrice traversant l'épaisseur du substrat semiconducteur.
Cette portion conductrice peut par exemple être sous forme d'un pilier, éventuellement en contact avec une ou plusieurs couches conductrices dites de « redistribution » et/ou avec une ou plusieurs billes conductrices. La portion conductrice peut être métallique et par exemple à base de cuivre ou d'aluminium, ou comprendre un matériau conducteur à base d'argent, ou d'or, ou de titane ou d'étain. Les éléments de connexion 107a, 107b, 107c peuvent être entourés chacun d'une zone de matériau 15 diélectrique permettant de réaliser une isolation par rapport au substrat. Le substrat semi-conducteur 100 peut avoir été aminci et avoir une épaisseur comprise par exemple entre 1 et 200 micromètre. 20 D'un côté de la puce 102, par exemple du côté d'une première face du substrat que l'on appellera « face supérieure », une première extrémité du ou des éléments de connexion 107a, 107b, 107c est connectée à un circuit de test 116. 25 D'un autre côté de la puce 102, par exemple du côté d'une deuxième face du substrat opposée à la première face que l'on appellera « face inférieure », une deuxième extrémité du ou des éléments de connexion 107a, 107b, 107c est en contact avec un ilot de 30 connexion 115. Cet ilot de connexion 115 permet d'établir un contact électrique entre les éléments d'interconnexion 107a, 107b, 107c. L'ilot de connexion 115 est également amovible c'est-à-dire qu'il peut être dissocié ou désassemblé de la puce 102, et en particulier sans endommager cette dernière. L'ilot de connexion 115 peut être ainsi prévu de manière à être assemblé temporairement avec la puce 102, pendant la durée d'un ou plusieurs tests électriques réalisés sur les éléments TSV 107a, 107b, 107c. Ainsi, sur la figure 1, le dispositif est représenté en phase de test, lorsque l'ilot de connexion 115 est connecté aux éléments 107a, 107b, 107c TSV. Lorsque cette phase de test est achevée, l'ilot de connexion 115 est de préférence retiré. Le circuit de test 116 peut être quant à lui intégré à la puce 102 et formé d'éléments dits de « front-end-of-line » (FEOL) ou « front end », en particulier des transistors, ainsi que d'éléments dits de « back-end-of-line » (BEOL) ou « back end », en particulier des interconnexions métalliques.
Le circuit de test 116 peut être prévu pour réaliser une connexion avec chaque élément 107a, 107b, 107c, d'interconnexion de type TSV pris individuellement et/ou pour réaliser une connexion avec un groupe d'éléments d'interconnexion 107a-107b, ou 107b-107c, ou 107a-107c, ou bien avec l'ensemble 107a- 107b-107c de tous les éléments d'interconnexion TSV de la puce 102. Ainsi, un test électrique peut être effectué sur un groupe d'éléments d'interconnexion 107a-107b, ou 107b-107c, ou 107a-107c, ou bien sur l'ensemble de tous les éléments d'interconnexion TSV de la puce 102. Ce test, peut être en particulier celui de la conductivité électrique des éléments d'interconnexion 107a, 107b, 107c. Le circuit de test 116 peut être également 5 associé à des éléments DFT ou au moins un circuit DFT (DFT pour « Design for Test » ou « Design for Testability », par exemple un circuit DFT utilisant une technique de test telle que décrite dans le document "Scan Chain Design for Test Time Reduction in Core10 Based ICs" Joep Aerts and Erik Jan Marinissen, IEEE Test Conference, 1998. Le circuit DFT peut être formé de blocs logiques connectés temporairement pendant une phase de test, par lesquels on fait passer une chaine de données 15 qui sera récupérée en sortie pour assurer la continuité et la fonctionnalité des blocs logiques. Un deuxième exemple de dispositif de test électrique est illustré sur la figure 2. Dans cet exemple, une puce 202 est dotée 20 d'un premier ensemble d'éléments de connexion 107a, 107b, 107c traversant au moins une partie de l'épaisseur d'un substrat sur lequel cette puce est formée, ces éléments d'interconnexion 107a, 107b, 107c étant connectés d'un côté du substrat à un premier 25 circuit de test 116 intégré, et, d'un autre côté du substrat, à un premier ilot de connexion 115 assemblé temporairement avec la puce 202. La puce 202 comporte également un deuxième ensemble d'éléments de connexion 207a, 207b, 207c 30 traversant au moins une partie de l'épaisseur du substrat et juxtaposé au premier ensemble d'éléments de connexion 107a, 107b, 107c. Les éléments de connexion 207a, 207b, 207c comportent une extrémité connectée à un deuxième circuit de test 216 et l'autre extrémité à un deuxième ilot de connexion 215 accolé temporairement à la puce 202. Le premier ilot de connexion 115 et le deuxième ilot de connexion 215 sont également amovibles et susceptibles d'être retirés de la face du substrat sur laquelle les éléments de connexion 107a, 107b, 107c, 207a, 207b, 207c débouchent. Le premier circuit de test 116 et le deuxième circuit de test 216 sont quant à eux connectés entre eux par l'intermédiaire d'une ligne d'interconnexion 226, qui peut être par exemple une des lignes métalliques de la puce 202 parallèles au substrat 100 et appartenant à la zone de back-end de la puce 202. Le premier circuit de test 116 et le deuxième circuit de test 216 peuvent être configurés de sorte qu'un ou plusieurs éléments du premier ensemble d'éléments d'interconnexion 107a, 107b, 107c sont susceptibles d'être connectés à un ou plusieurs éléments d'interconnexion du deuxième ensemble d'éléments d'interconnexion 207a, 207b, 207c.
Les circuits de test 116 et 216 peuvent être configurés de sorte à sélectionner et connecter plusieurs éléments parmi les éléments 107a, 107b, 107c d'interconnexion de type TSV du premier ensemble avec plusieurs éléments parmi les éléments 207a, 207b, 207c d'interconnexion de type TSV du deuxième ensemble.
Un chainage en série de paires d'éléments d'interconnexion TSV peut être ainsi réalisé. La figure 3 illustre une variante de l'exemple de dispositif précédemment décrit, pour laquelle un circuit logique 228 ou un ensemble 228 de circuits logiques est prévu entre le premier circuit de test 116 et le deuxième circuit de test 216 et connecté à ces derniers. Le circuit logique 228 ou l'ensemble 228 de circuits logiques peut être doté d'un bloc logique fonctionnel de type communément appelé « propriété intellectuelle » ou IP, éventuellement associé à un ou plusieurs éléments de type DFT. Sur la figure 4, un schéma de principe d'un 15 dispositif de test du type de celui décrit précédemment en liaison avec la figure 1, est donné. Le circuit de test 116 peut être prévu pour injecter un courant ou appliquer un potentiel à une extrémité des éléments de connexion 1071,",107N de type 20 TSV. Un potentiel peut éventuellement être appliqué à des moyens 115 permettant de connecter entre eux les éléments d'interconnexion 107 afin de polariser une autre extrémité des éléments de connexion 107 de 25 type TSV. Dans cet exemple de réalisation, le dispositif de test électrique est également pourvu d'un circuit d'évaluation 117 connecté à un ou plusieurs plot(s) 111 d'entrée et/ou de sortie du test. 30 Ce circuit d'évaluation 117 est adapté pour indiquer une éventuelle présence d'erreurs fonctionnelles ou paramétriques. Le circuit 117 peut être prévu pour estimer par exemple la continuité électrique de chaque élément TSV par le biais d'un courant ou d'un potentiel électrique caractérisant chaque TSV. Ce circuit d'évaluation peut être par exemple formé d'un comparateur qui compare une sortie du dispositif des figures 5, 6 et 7 à une valeur logique attendue.
Sur la figure 5, un mode de réalisation de dispositif de test comportant un circuit de test 116 doté de moyens 121 pour réaliser un test de connectivité des éléments d'interconnexion 1071_ 107N de type TSV est donné.
Un potentiel V est appliqué sur des éléments de connexion 1071_ 107N de type TSV par l'intermédiaire d'un ilot de connexion 115. Les moyens 121 mettant en oeuvre une fonction de test de connectivité peuvent être prévus 20 pour indiquer, par exemple, si tous les éléments de connexion 107 TSV sont placés ou non au même potentiel. Des moyens 131 de charge ou de tirage peuvent être en outre connectés en sortie du circuit de test 116, afin de forcer cette sortie à un potentiel 25 déterminé. Le signal en sortie du circuit de test 116 peut être délivré à un circuit d'évaluation. Dans cet exemple de réalisation, des éléments multiplexeurs 1111_ 111N associés respectivement aux éléments de connexion 1071_ 107N 30 sont prévus pour permettre de connecter alternativement une extrémité des éléments de connexion 1071_ 107N à un circuit de test ou à un autre étage, suivant que le dispositif microélectronique comportant les éléments de connexion 1071_ 107N TSV est en mode de test électrique, ou en mode de fonctionnement normal.
Selon un mode de réalisation particulier (figure 6), les moyens 121 réalisant la fonction de test de connectivité, peuvent comprendre des moyens 123 formant une porte logique « ET ». Dans ce cas, on applique par exemple un 10 potentiel V équivalent à un '1' logique à l'ilot de connexion 115, et on prélève un résultat de cette fonction de test en sortie S du circuit 116. Dans le cas où ce résultat en sortie S est un '1' logique, alors on peut en déduire que tous les 15 éléments TSV 107 sont conducteurs. Pour ce mode de réalisation particulier, des moyens de tirage 133 communément appelés de « pull up », par exemple sous forme d'un ou plusieurs transistors et/ou résistances connectés à une 20 alimentation, peuvent être disposés en sortie du circuit de test 116, et forcent cette sortie à l'état `1' ou haut. Selon un autre mode de réalisation (figure 7), les moyens 121 réalisant la fonction de 25 test de connectivité, peuvent comprendre des moyens 125 formant une porte logique « OU ». Dans ce cas, on applique un potentiel V équivalent à un '0' logique, et on prélève un résultat de cette fonction de test en sortie S du circuit 116. Dans le cas où ce résultat en 30 sortie S est un 0 logique, on peut en déduire alors que tous les éléments TSV 107 sont conducteurs. Dans le cas où un signal flottant est prélevé en sortie, alors au moins un des éléments TSV 107 n'est pas conducteur. Pour ce mode de réalisation particulier, des moyens de tirage 135 de type communément appelé de 5 « pull down », par exemple sous forme d'un ou plusieurs transistors et/ou résistances de « pull down » connectés à la masse, peuvent être disposés en sortie du circuit de test 116, et forcent cette sortie à un état bas ou '0'. 10 Selon une autre possibilité de réalisation, un agencement comportant des portes logiques en cascade avec des circuits logiques de test DFT intercalées peut être mis en oeuvre. Sur l'exemple de dispositif de la figure 8, 15 des éléments de connexion TSV 107a,..., 107N, 207a, 207N sont placés en série et testés par l'intermédiaire de moyens 118, 218 de commande de chaine de balayage communément appelée « scan chain ». Dans une telle configuration, une première 20 série d'éléments TSV 107a,..., 107N connectés par le biais d'un îlot de connexion 115 sont reliés à une autres série d'éléments TSV 207a,..., 207N connectés à un autre îlots de connexion 215. En entrée de chaque série d'élément TSV, on peut prévoir un multiplexeur 25 126, 226 qui connecte cette série à une chaine de balayage ou bien sur un circuit électronique, en fonction de l'état d'un sélectionneur logique (non représenté). En sortie d'une série d'éléments TSV 30 107a,..., 107N une bascule 129, permettant de sauvegarder une information peut être connectée au multiplexeur 226 disposée en entrée d'une série suivante d'éléments TSV. Lorsqu'une séquence de signaux est injectée à une extrémité d'une chaine de balayage, cette 5 séquence parvient à une extrémité opposée de la chaine après un certain laps de temps et est prélevée. Si cette séquence prélevée est correcte, alors on peut conclure qu'aucun des éléments TSV n'est défectueux. Si cette séquence est modifiée ou atténuée, 10 par rapport à la séquence injectée en entrée, on peut en déduire qu'au moins un élément TSV est défaillant. Pour permettre de réaliser un test électrique sur des éléments d'interconnexion de type TSV 107a, 107b, 207a, 207b lorsqu'ils traversent un 15 substrat 100 de faible épaisseur, par exemple comprise entre 1 et 200 micromètres, un support 130 sur lequel repose des ilots de connexion 115 et 215 des éléments TSV 107a, 107b, 207a, 207b peut être prévu pour permettre de réaliser un test électrique sans risquer 20 de détériorer le substrat 100. Un tel support 130 est représenté sur l'exemple de réalisation de la figure 9 dans lequel l'élément d'interconnexion TSV 107a, a une extrémité débouchant sur la face inférieure du substrat 100 et 25 une autre extrémité disposée dans l'épaisseur du substrat 100, mais connectée par l'intermédiaire d'une ligne conductrice horizontale 127 à un plot conducteur 129 formé sur la face supérieure du substrat 100. Différents exemples d'agencements d'ilots 30 de connexions amovibles, prévus pour la mise en oeuvre d'un test électrique d'éléments d'interconnexion de type TSV, sont illustrés sur les figures 10A à 10C. Sur l'exemple de réalisation de la figure 10A, un substrat 100 comportant plusieurs puces 102a, 102b dotées chacune d'une pluralité d'éléments d'interconnexion TSV (non représentés) sont connectés à des îlots de connexion 115 sous forme de zones de colle conductrice 131 disposées sur un support 130 poignée temporaire.
Le support 130 poignée peut être par exemple une plaque à base de silicium ou de verre, permettant d'assurer un maintien rigide du dispositif de test et peut également être prévu avec une taille semblable à celle du substrat 100 semi-conducteur aminci sur lequel les puces 102a, 102b sont formées. La colle conductrice 131 peut, quant à elle, être isotrope et prévue ainsi pour assurer une conduction électrique isotrope c'est-à-dire dans toutes les directions de l'espace.
En variante, la colle conductrice 131 peut être anisotrope et prévue ainsi pour assurer une conduction électrique anisotrope, c'est-à-dire dans une direction de conduction préférentielle qui, dans cet exemple, réalise un angle non-nul, en particulier de 90°, avec un plan parallèle au plan principal du support 130 ou du substrat 100 (les plans principaux du support 130 et du substrat étant des plans passant respectivement par le support et le substrat et parallèles au plan [0; i ;J] du repère [0; i ; j ;ii] donné sur la figure 12A).
La colle conductrice 131, lorsqu'elle est de type anisotrope, peut avoir été formée d'un matériau diélectrique adhésif auquel des particules conductrices, par exemple des nano-particules métalliques ou des nano-tubes en carbone ont été ajoutées. Selon un autre exemple de réalisation donné sur la figure 10B, le support 130 peut être en outre recouvert d'une couche métallique 134 disposée autour des zones de colle conductrice 131. La couche métallique 134 peut être éventuellement structurée, par exemple de manière à former des bandes ou des blocs parallélépipédiques. Selon une variante d'agencement (non représentée sur la figure 10B), la couche métallique peut recouvrir le support 130 sur ses deux faces, et être ainsi accessible par sa face arrière, c'est-à-dire par la face qui est opposée à celle sur laquelle ce substrat est disposée. On peut alors polariser les éléments d'interconnexion TSV par l'intermédiaire de la face arrière du support 130 poignée. Sur l'exemple de réalisation de la figure 10C, les ilots de connexion 115 sont formés d'une colle conductrice anisotrope 141 recouvrant une face du substrat 100 par laquelle des éléments d'interconnexion TSV débouchent. La colle conductrice anisotrope 141 recouvre des zones métalliques 133 disposées sur une face du support poignée 130. Les exemples d'assemblage illustrés sur les figures 10A à 10C, peuvent être maintenus de manière temporaire, pendant une ou plusieurs phases de test électriques des éléments d'interconnexion disposés dans les puces 102a, 102b formées dans le substrat 100. Une fois cette ou ces phase(s) de test(s) réalisée(s), le support 130 et le substrat 100 peuvent être 5 désassemblés. Le support 130 poignée et les ilots de connexion 115 peuvent être ainsi détachés du substrat 100. Cela peut être réalisé par gravure de la colle conductrice 131 ou 141. La colle conductrice peut être à base d'un polymère qui peut être gravé chimiquement 10 ou par plasma d'une manière sélective par rapport au substrat. Dans le cas où la colle conductrice est isotrope, cette colle peut par exemple être à base d'une matrice de polymère isolant avec un additif 15 nanoscopique conducteur, telles que des billes de métal ou des feuilles de graphène..., ce retrait peut être réalisé par exemple à l'aide d'une gravure chimique avec un solvant spécifique à ce polymère. Dans un autre cas d'une colle conductrice 20 anisotrope, cette dernière peut être par exemple à base d'un polymère isolant qui peut être le même que pour une colle conductrice isotrope, mélangé dans ce cas avec des nanostructures conductrices linéaires, tels que des nanotubes de carbone, ce retrait pouvant être 25 réalisé par exemple à l'aide d'un solvant complété par une gravure plasma à base d'oxygène. Les figures 11A-11C illustrent un premier exemple de procédé de réalisation d'ilots de connexion et d'assemblage de ces ilots de connexion avec un 30 dispositif microélectronique doté d'éléments d'interconnexion de type TSV.
Sur un support 130 destiné à servir de support poignée, on forme une couche métallique dans laquelle on réalise des motifs, par exemple à l'aide d'étapes de photolithographie ou de sérigraphie, afin de former des zones métalliques 133. Les zones métalliques 133 réalisées ont un agencement qui dépend de celui d'éléments d'interconnexion TSV dans un dispositif microélectronique avec lequel le support poignée 130 est destiné à être assemblé (figure 11A).
Ce dispositif microélectronique est formé d'un substrat semi-conducteur 100 dans lequel les éléments d'interconnexion TSV sont disposés (les éléments d'interconnexion TSV n'étant pas représentés sur les figures 11A-11C).
Ensuite, on effectue un assemblage du substrat 100 et du support poignée 130 (figure 11B), de sorte qu'une face du substrat 100 par laquelle une extrémité des éléments d'interconnexion débouche, est recouverte d'une couche de colle conductrice anisotrope 141. La face du substrat 100 recouverte de la colle conductrice anisotrope 141 est ensuite mise en contact avec celle du support 130 sur laquelle les zones métalliques 133 sont agencées. La colle conductrice anisotrope 141 formée sur le support poignée 130 peut avoir une épaisseur comprise par exemple entre plusieurs micromètres et plusieurs dizaines de micromètres. Cette colle conductrice 141 peut être par exemple à base d'un polymère isolant mélangé à des nanoparticules métalliques ou des nanofils ou des nanotubes ou des feuilles de graphène.
Dans cet exemple, des ilots de connexion 115 formés d'une couche de colle conductrice anisotrope 141 en contact avec au moins une zone métallique 133 sont réalisés (figure 11C). Pendant le report du substrat 100 sur le support 130, un alignement mécanique ou optique est mis en oeuvre pour assurer l'alignement des zones métalliques 133 avec les éléments TSV. Suite à l'opération de test, le support 130 est retiré par exemple par une attaque chimique de la colle 141. Le substrat 100 est récupéré puis peut être collé sur un adhésif épais garantissant une certaine rigidité en dépit de la faible épaisseur du substrat 133.
Les ilots de connexion sont disposés sur un support poignée 130 qui a également pour rôle de conférer à l'assemblage une rigidité pendant le ou les tests électriques destinés à être réalisés ultérieurement sur le dispositif microélectronique.
Un autre exemple de procédé de réalisation d'ilots de connexion et d'assemblage de ces ilots de connexion avec un dispositif microélectronique doté d'éléments d'interconnexion de type TSV est donné sur les figures 14A-14B.
Sur le support 130 poignée, on forme tout d'abord une couche de colle conductrice 131 dans laquelle on réalise des motifs, par exemple à l'aide d'étapes de photolithographie ou de sérigraphie, afin de former des zones de colle conductrice 131 dont l'agencement dépend de celui d'éléments d'interconnexion TSV dans un dispositif microélectronique avec lequel le support poignée 130 est destiné à être assemblé. La colle conductrice 131 peut être par exemple à base d'un polymère isolant qui contient des nanoparticules métalliques.
Ensuite, on effectue un assemblage du substrat 100 et du support poignée 130 (figure 12A), de sorte qu'une face du substrat 100 par laquelle une extrémité des éléments d'interconnexion débouche, est mise en contact avec celle du support sur laquelle les zones de colle conductrice 131 sont disposées. On effectue ensuite un amincissement du substrat 100, pendant lequel la rigidité de l'assemblage est assurée par le support poignée 130. Dans cet exemple de réalisation, des ilots 15 de connexion 115 formés de zones de colle conductrice 131 sont réalisés (figure 12B). Un autre exemple de procédé de réalisation d'ilots de connexion et d'assemblage de ces ilots avec un dispositif microélectronique doté d'éléments 20 d'interconnexion de type TSV est donné sur les figures 13A-13D. Un support poignée 130 comporte une couche mince métallique 135 recouvrant sa face inférieure et sa face supérieure (figure 13A). Cette couche 25 métallique 135 peut avoir été réalisée par dépôt de métal, par exemple par évaporation ou par pulvérisation, de manière à recouvrir la face supérieure, la face inférieure, ainsi qu'au moins un des bords du support 130, joignant la face supérieure 30 et la face inférieure de ce dernier.
De cette manière, la couche métallique 135 présente une continuité entre la face supérieure et la face inférieure du support poignée 130, ces deux faces étant ainsi électriquement connectées et pouvant être mises au même potentiel électrique. Une couche dite « antiadhésive » peut être ensuite formée sur une des faces du support poignée 130. Dans cette couche antiadhésive qui peut être par exemple à base de cire, ou de paraffine, ou d'un matériau anti-ozonant tel que par exemple de la pphénylènediamine (PPD) ou de l'éthylène diurée (EDU), ou antioxydant tel que par exemple du thiol ou du phénol, on peut réaliser ensuite des motifs, par exemple à l'aide d'étapes de photolithographie ou de sérigraphie, afin de former des zones anti-adhésives 137 disjointes sur une face du support poignée 130. Ces zones anti-peuvent être disposées uniquement aux endroits où les éléments TSV débouches. Ces zones antiadhésives 137 peuvent avoir un agencement qui dépend de celui d'éléments d'interconnexion TSV dans un dispositif microélectronique avec lequel le support poignée 130 est destiné à être assemblé (figure 13B). Ensuite (figure 13C), on effectue un assemblage du support poignée 130 avec un substrat 100 doté d'éléments d'interconnexion de type TSV (non représentés) et recouvert d'une couche de colle conductrice 143 par exemple à base d'un polymère isolant contant des particules conductrices, telles que des nanoparticules métalliques, ou des nanotubes de carbone, ou du graphène.
Pour réaliser cet assemblage, la face du substrat 100 recouverte de la colle conductrice 143 est mise en contact avec une face du support poignée 130 sur laquelle les zones anti-adhésives 137 sont agencées. Une étape de retrait d'une épaisseur du substrat 100 peut être ensuite effectuée, de manière à amincir ce dernier. Le support poignée 130 et le substrat 100 sont disposés de telle sorte que des zones de la couche de colle conductrice 143 recouvrant une face du substrat 100 sont en contact avec la couche métallique 135 recouvrant le support 100, certaines régions de la couche métallique 135 étant protégées par les zones 137 antiadhésive (figure 13D). Lorsqu'on applique un potentiel électrique sur la couche conductrice 135 au niveau de la face libre du support poignée 130, c'est-à-dire de la face du support poignée 130 opposée à celle qui est assemblée avec la colle conductrice 143, ce potentiel est transmis par l'intermédiaire d'ilots de connexion formés par des régions de la couche conductrice 135 disposées en regard du substrat 100 et des zones de la colle conductrice 143 connectée à des éléments d'interconnexion disposés dans le substrat 100. Selon une variante de l'exemple de réalisation décrit en liaison avec les figures 12A-12B, le support poignée 130 peut avoir été recouvert d'une couche métallique recouvrant toute sa surface préalablement à la formation des zones de colle conductrice 131. Cela permet, comme dans l'exemple illustré sur les figures 13A-13D, lorsqu'on applique un potentiel donné V sur cette couche métallique au niveau de la face libre du support 130, de transmettre ce potentiel au niveau de la face du support 130 sur laquelle les zones de colle conductrice 131 sont formées, les éléments d'interconnexion TSV ayant ainsi une extrémité polarisée au potentiel V donné.10

Claims (14)

  1. REVENDICATIONS1. Dispositif de test électrique d'un dispositif doté d'au moins une première pluralité d'éléments d'interconnexion (107, 107a, 107b, 107c, 107N) traversant un substrat (100) et comportant une première extrémité dévoilée au niveau d'une première face du substrat et connectée à des moyens de connexion amovibles (115) polarisés à un potentiel dit de test, disposés sur la première face et permettant d'établir un court circuit temporaire entre lesdits éléments d'interconnexion, la deuxième extrémité étant connectée à un circuit de test (116, 216), le dispositif de test comprenant en outre des moyens pour appliquer auxdits éléments d'interconnexion, au moins un signal électrique de test de connectivité, de façon simultanée entre plusieurs éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions et pour prélever en sortie dudit circuit de test un signal en réponse audit signal de test de connectivité.
  2. 2. Dispositif de test électrique selon la revendication 1, dans lequel le circuit de test (116, 216) est doté de moyens pour réaliser un test de connectivité de façon simultanée entre tous les éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions.
  3. 3. Dispositif de test électrique selon l'une des revendications 1 ou 2, dans lequel le circuit de test comprend au moins une porte logique (123, 125),en particulier une porte logique OU (125) ou une porte logique ET (123), reliée à des éléments d'interconnexions de ladite première pluralité d'éléments d'interconnexions, pour permettre un test de connectivité simultanée de ces éléments d'interconnexions.
  4. 4. Dispositif de test électrique selon la revendication 3, le circuit de test (116, 216) comprenant en outre des moyens de charge ou des moyens de tirage en sortie de ladite porte, pour forcer la sortie de la porte à un potentiel donné.
  5. 5. Dispositif de test électrique selon la revendication 1 à 4, les moyens de connexion amovibles (115) sont polarisés par des moyens de polarisation extérieurs.
  6. 6. Dispositif de test électrique selon l'une des revendications 1 à 5, dans lequel le dispositif est doté d'une deuxième pluralité d'éléments d'interconnexion (207a, 207b, 207c, 207N) traversant ledit substrat (100), ladite deuxième pluralité d'éléments d'interconnexion étant connectée à un autre circuit de test (216) le deuxième circuit de test étant connecté au premier circuit de test.
  7. 7. Dispositif de test électrique selon l'une des revendications 1 à 6, le circuit de test comprenant un circuit de type DFT.
  8. 8. Dispositif de test électrique selon l'une des revendications 1 à 7, lesdits moyens de connexion amovibles comprenant au moins une couche de colle conductrice.
  9. 9. Dispositif de test électrique selon la revendication 8, lesdits moyens de connexion amovibles comprenant en outre un support poignée (130) assemblé audit substrat (100) par l'intermédiaire de ladite couche de colle conductrice.
  10. 10. Dispositif de test électrique selon la revendication 9, le substrat poignée (130) comportant une ou plusieurs zones conductrice en contact avec ladite couche de colle conductrice.
  11. 11. Dispositif de test électrique selon la revendication 10, ladite zone conductrice recouvrant une première face du support poignée située en regard d'éléments d'interconnexion de ladite première pluralité d'éléments d'interconnexion, ladite zone conductrice étant reliée et connectée à une zone conductrice disposée sur une deuxième face du support poignée opposée à ladite première face.
  12. 12. Dispositif de test électrique selon la revendication 10 ou 11, ladite zone conductrice étant sous forme d'une couche disposée sur une première face du support poignée sur laquelle des zones anti- adhésives sont formées.
  13. 13. Dispositif de test électrique selon l'une des revendications 9 à 12, la colle étant une colle conductrice anisotrope.
  14. 14. Procédé de test électrique d'éléments d'interconnexions comprenant des étapes de : - mise en oeuvre d'un dispositif de test selon l'une des revendications 1 à 13, - réalisation d'au moins une étape de test électrique d'éléments d'interconnexion traversant ledit substrat en appliquant au moins un signal électrique simultanément auxdits éléments d'interconnexion et en prélevant en sortie dudit circuit de test un signal réponse audit signal électrique appliqué, - retrait des moyens de connexion amovibles de ladite première face du substrat.
FR1256689A 2012-07-11 2012-07-11 Dispositif de test electrique d'interconnexions d'un dispositif microelectronique Active FR2993396B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1256689A FR2993396B1 (fr) 2012-07-11 2012-07-11 Dispositif de test electrique d'interconnexions d'un dispositif microelectronique
EP13736567.2A EP2873093A1 (fr) 2012-07-11 2013-07-11 Dispositif de test electrique d'interconnexions d'un dispositif microelectronique
US14/399,302 US9784786B2 (en) 2012-07-11 2013-07-11 Device for electrically testing the interconnections of a microelectronic device
PCT/EP2013/064677 WO2014009470A1 (fr) 2012-07-11 2013-07-11 Dispositif de test electrique d'interconnexions d'un dispositif microelectronique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1256689A FR2993396B1 (fr) 2012-07-11 2012-07-11 Dispositif de test electrique d'interconnexions d'un dispositif microelectronique

Publications (2)

Publication Number Publication Date
FR2993396A1 true FR2993396A1 (fr) 2014-01-17
FR2993396B1 FR2993396B1 (fr) 2015-05-15

Family

ID=47022824

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1256689A Active FR2993396B1 (fr) 2012-07-11 2012-07-11 Dispositif de test electrique d'interconnexions d'un dispositif microelectronique

Country Status (4)

Country Link
US (1) US9784786B2 (fr)
EP (1) EP2873093A1 (fr)
FR (1) FR2993396B1 (fr)
WO (1) WO2014009470A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3022690B1 (fr) 2014-06-24 2016-07-22 Commissariat Energie Atomique Dispositif de connexion electrique comportant des elements de connexion a position commandable

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278286B1 (en) * 1997-08-22 2001-08-21 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
US7541203B1 (en) * 2008-05-13 2009-06-02 International Business Machines Corporation Conductive adhesive for thinned silicon wafers with through silicon vias
WO2011101393A1 (fr) * 2010-02-16 2011-08-25 Stmicroelectronics S.R.L. Système et procédé d'essais électriques de trous débouchants d'interconnexion de silicium (« through silicon vias » ou tsv)
US20110298488A1 (en) * 2010-06-07 2011-12-08 Texas Instruments Incorporated Through carrier dual side loop-back testing of tsv die after die attach to substrate
US20120105093A1 (en) * 2010-10-29 2012-05-03 Hynix Semiconductor Inc. Semiconductor apparatus and method of testing and manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US6043670A (en) 1997-12-16 2000-03-28 Lucent Technologies Inc. Method for testing integrated circuits
CN1821336A (zh) 2005-12-23 2006-08-23 上海大学 各向异性导电胶及其制备方法
US20100032629A1 (en) 2008-08-07 2010-02-11 Benoit Brule Adhesive composition containing carbon nanotubes and a copolyamide
US7863106B2 (en) * 2008-12-24 2011-01-04 International Business Machines Corporation Silicon interposer testing for three dimensional chip stack
US8988130B2 (en) * 2009-05-20 2015-03-24 Qualcomm Incorporated Method and apparatus for providing through silicon via (TSV) redundancy
US8889482B2 (en) * 2009-06-14 2014-11-18 Jayna Sheats Methods to fabricate integrated circuits by assembling components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278286B1 (en) * 1997-08-22 2001-08-21 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
US7541203B1 (en) * 2008-05-13 2009-06-02 International Business Machines Corporation Conductive adhesive for thinned silicon wafers with through silicon vias
WO2011101393A1 (fr) * 2010-02-16 2011-08-25 Stmicroelectronics S.R.L. Système et procédé d'essais électriques de trous débouchants d'interconnexion de silicium (« through silicon vias » ou tsv)
US20110298488A1 (en) * 2010-06-07 2011-12-08 Texas Instruments Incorporated Through carrier dual side loop-back testing of tsv die after die attach to substrate
US20120105093A1 (en) * 2010-10-29 2012-05-03 Hynix Semiconductor Inc. Semiconductor apparatus and method of testing and manufacturing the same

Also Published As

Publication number Publication date
WO2014009470A1 (fr) 2014-01-16
EP2873093A1 (fr) 2015-05-20
FR2993396B1 (fr) 2015-05-15
US20150115973A1 (en) 2015-04-30
US9784786B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
EP3381060B1 (fr) Procédé de fabrication d'une dalle lumineuse
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP1030182A1 (fr) Procédé d'étalonnage d'une sonde de circuit integré RF
WO2017203187A1 (fr) Circuit intégré comprenant une pluralité de puces formées d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension
TWI405303B (zh) 機械強度測試設備、半導體裝置的製造方法與測試方法
FR2964193A1 (fr) Procede de mesure d'une energie d'adhesion, et substrats associes
EP2104143B1 (fr) Structure de test d'une capacité MOS et procédé de mesure d'une courbe de capacité en fonction de la tension associée
WO2001038892A1 (fr) Test electrique de l'interconnexion de conducteurs electriques sur un substrat
EP3971982B1 (fr) Puce à routage bifonctionnel et procédé de fabrication associé
FR2993396A1 (fr) Dispositif de test electrique d'interconnexions d'un dispositif microelectronique
WO2011101286A1 (fr) Afficheur a matrice active a structure integree de reparation de lignes ouvertes
FR3114443A1 (fr) Structure d’intégration à routage bifonctionnel et assemblage comprenant une telle structure
FR2775832A1 (fr) Systeme semiconducteur de test realise dans un chemin de decoupe d'une plaquette semiconductrice
FR3112004A1 (fr) Détection d'une impulsion électromagnétique
FR2790096A1 (fr) Structure etalon elementaire a faibles pertes pour l'etalonnage d'une sonde de circuit integre
FR3015111A1 (fr) Procede et dispositif de preparation d'un echantillon de diagnostic de circuit integre
FR2917233A1 (fr) Integration 3d de composants verticaux dans des substrats reconstitues.
EP1953823B1 (fr) Protection des circuits électroniques intégrés contre les décharges électrostatiques
FR3089016A1 (fr) Procede de test electrique d’au moins un dispositif electronique destine a etre colle par collage direct
EP4187579A1 (fr) Structure et procédé de test et de transfert d'un dispositif optoélectronique
FR3028328A1 (fr) Procede de controle de positionnement relatif
FR2881834A1 (fr) Procede et systeme de test ou de mesure d'elements electriques, au moyen de deux impulsions decalees
WO2000077730A1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
FR2697636A1 (fr) Dispositif pour tests hyperfréquences à large bande réalisés in situ.
FR3123147A1 (fr) Boîtier de circuit intégré à puce retournée de type à matrice de billes pour fonctionnement à très haute fréquence.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13