CN112970335A - 用于检查多层印刷电路的金属化的质量的方法和电路 - Google Patents
用于检查多层印刷电路的金属化的质量的方法和电路 Download PDFInfo
- Publication number
- CN112970335A CN112970335A CN201980075130.2A CN201980075130A CN112970335A CN 112970335 A CN112970335 A CN 112970335A CN 201980075130 A CN201980075130 A CN 201980075130A CN 112970335 A CN112970335 A CN 112970335A
- Authority
- CN
- China
- Prior art keywords
- layer
- printed circuit
- holes
- trace segments
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001465 metallisation Methods 0.000 title claims description 50
- 238000000034 method Methods 0.000 title claims description 25
- 238000007689 inspection Methods 0.000 claims abstract description 82
- 238000003860 storage Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 230000007547 defect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0776—Resistance and impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及多层印刷电路(1),其包括包含n个通孔(3)的检查电路(1a),所述n个通孔(3)串联连接在第一电端子(4a)和第二电端子(4b)之间,使得所施加的电流至少部分地流过n个通孔(3)中的每一个。检查电路(1a)包括在每一层(10至13)中的迹线段(20a至23a;20b至23b),n个通孔(3)中的每一个将一层的一个迹线段连接到另一层的一个迹线段。检查电路(1a)包括:用于测量其端子处的电位差的测量装置(6);用于存储阈值的存储装置;以及比较装置,其用于将电位差与阈值进行比较,以在电位差低于阈值时证实印刷电路(1)有效。
Description
技术领域
本发明涉及用于检查多层印刷电路的金属化的质量的方法,所述多层包括夹有至少一个中间层的上层和下层。
背景技术
以前,用于检查印刷电路的金属化的质量的常用测试包括电连续性测试,其使得能够检测所形成的迹线的可能存在的不连续性缺陷。因此,这样的检查测试使得能够有效地检测出金属化层的表面缺陷。
相反,这些常用测试并未提供有关所沉积的金属化层的厚度的任何信息,尽管该制造参数也呈现相当的重要性。
为了避免这种情况,文献FR-A-2 892 595公开了一种用于检查印刷电路的金属化的厚度的方法,其使得能够系统且快速地检查所生产的印刷电路,所述印刷电路包括叠置的上层和下层。
该方法预见了生产包括n个贯穿孔的检查电路,所述贯穿孔称为通孔,其中n是大于或等于2的整数。一方面,这些通孔设有适于在印刷电路的金属化步骤中被覆盖有金属外廓的内周壁。
另一方面,这些通孔串联地电连接在两个电端子之间,使得施加在所述电端子之间的电流沿其高度方向流过每个通孔。
检查电路构成印刷电路的缩小镜像,从而使得能够提供代表形成在该印刷电路上的金属化层的厚度的信息。
然后在检查电路的两个电端子之间施加具有确定强度的电流,并测量电端子之间的相应电位差。
之后将测得值与代表电位差的阈值进行比较以在测得值低于阈值时证实印刷电路有效(valider),所述阈值是针对沉积在每个孔的周壁上的具有预定最小厚度的金属化层获得的。
该证实有效涉及到存在于上层和下层上的金属化迹线以及电连接它们的金属化孔的厚度。该文献未能明示或暗示如何检查插入在上层和下层之间的一个或多个中间层的金属化迹线的厚度以及每一层上的金属化孔的穿孔以及孔的金属外廓相对于每一层的迹线的定位,所述穿孔必须相对于环绕它们的其金属外廓居中。
因此,对于具有上层和下层以及插入在上层和下层之间的至少一个中间层的印刷电路,本发明所基于的问题是对印刷电路进行无损测试,所述无损测试不仅要涉及到孔和外层的金属化,还要涉及到形成一个或多个内部中间层的迹线的传导材料的标称厚度、孔的穿孔相对于环绕它们的其金属化的居中、以及金属化孔相对于每一层的内部迹线的定位。
发明内容
为此,本发明涉及用于检查多层印刷电路的金属化的质量的方法,所述多层包括夹有至少一个中间层的上层和下层,每个层具有由传导材料制成的迹线以及称为通孔的贯穿孔,所述通孔设有适于在印刷电路的金属化步骤中被覆盖有金属外廓的内周壁,该方法包括:
• 生产包括n个通孔的检查电路,其中n是大于或等于3的整数,所述n个通孔串联地电连接在两个电端子之间,使得施加在所述电端子之间的电流沿其高度方向至少部分地流过n个通孔中的每一个,
• 在检查电路的两个电端子之间施加具有确定强度的电流,
• 测量相应的电位差,以及
• 将测得值与代表电位差的阈值进行比较,以在测得值低于阈值时证实印刷电路有效,
值得注意之处在于,检查电路被配置成经过(passer par)印刷电路的每一层的至少一段迹线,n个通孔中的每一个将一层的一个迹线段连接到另一层的一个迹线段,阈值代表针对以下情况获得的电位差:
• 检查电路的n个通孔设有具有预定最小厚度的金属外廓,所述金属外廓沉积在每个通孔的在该通孔所连接的两层之间的周壁上,
• 位于每一层的金属外廓与该层上的迹线段对齐,并且
• 在检查电路的每一层上的迹线段具有最小金属化厚度。
通过本发明获得的技术效果是以一个总体的单次测量来检查印刷电路的整个生产质量。
该检查电路的新图案在于结合了由FR-A-2 892 595例示的最接近的现有技术所提出的旧图案,同时经过所有的层,包括如上层和下层的外层以及如一个或多个中间层的(一个或多个)内层。
检查电路经过所有的层以及由诸如铜之类的金属材料制成的每一层的各迹线段,这有利地是通过与金属材料的厚度成比例地分配联接数量。
除了检测印刷电路的外面(即上层和下层)的过度金属化缺陷以及通孔的金属化缺陷之外(最接近的现有技术也可以做到这一点),本发明还使得能够检测一个或多个中间层的金属化的厚度过小以及通孔相对于应与之连接的迹线段未对齐。
由于环绕穿孔的金属外廓或圆片(pastille)不再具有相同的金属化几何形状来传导经过检查电路的电流,因此通孔中的穿孔未对齐会导致检查电路的电阻增大。
于是,根据本发明的方法通过对根据最接近的现有技术的检查方法进行适配而将其扩展至了多层印刷电路。
有利地,在印刷电路的同一层上的检查电路的迹线段的数量是根据在所述层上的迹线的标称金属化厚度选择的。这使得能够使用于检查处于各个层上的金属化的厚度差异的检查电路具有代表性。
有利地,所述层为矩形平面的形状并且具有宽度和长度,在同一层上的检查电路的迹线段被划分为沿层的宽度延伸的迹线段和沿长度延伸的迹线段。
在形成包裹穿孔的相关联金属外廓的其圆片中开辟的穿孔可能存在偏移,导致通孔和给定层上的迹线段之间的偏移,该偏移可能主要在该层的两个维度上发生,并导致图案的总电阻上升。可以通过根据本发明的用于检查印刷电路的金属化的质量的方法来有效地检查这种宽度和/或长度上的偏移。
本发明还涉及一种印刷电路,其包括夹有至少一个中间层的上层和下层,每个层具有由传导材料制成的迹线以及称为通孔的贯穿孔,所述通孔设有被覆盖有金属外廓的内周壁,其值得注意之处在于,该印刷电路包括实施这样的检查方法的检查电路,检查电路包括n个通孔,所述n个通孔串联地电连接在第一和第二电端子之间,使得施加在这些电端子之间的电流沿其高度方向至少部分地流过n个通孔中的每一个,检查电路包括在印刷电路的每一层中的迹线段,n个通孔中的每一个将一层的一个迹线段连接到另一层的一个迹线段,检查电路包括:用于测量其端子处的电位差的测量装置;用于存储阈值的存储装置;以及比较装置,其用于将测得电位差与阈值进行比较,以在测得电位差低于阈值时证实印刷电路有效。
检查电路局部地经过每一层来检查通孔的金属化和其与每一层上存在的迹线段的连接以及各迹线段的金属厚度,以便确立印刷电路的完整的合格诊断。
有利地,印刷电路包括至少四个叠置的层,检查电路包括至少等于30个的通孔数量n,其中上层上有8个迹线段,下层上有9个迹线段,第一中间层上有6个迹线段并且第二中间层上有6个迹线段,上层和下层的迹线段的金属化厚度相等,并且第一和第二中间层的迹线段的最小金属化厚度相等且比上层和下层的迹线段的金属化厚度小35%至65%。
形成检查电路的一部分的一个层上的迹线段的数量相比于一个层上的迹线段的数量虑及这两层之间的金属化厚度之比。
有利地,对于上层:4个迹线段沿上层的宽度延伸并且4个迹线段沿长度延伸;对于从上层开始的第一个中间层:3个迹线段沿该第一中间层的宽度延伸并且3个迹线段沿长度延伸;对于从上层开始的第二个中间层:3个迹线段沿该第二中间层的宽度延伸并且3个迹线段沿长度延伸;并且对于下层:6个迹线段沿下层的宽度延伸并且3个迹线段沿长度延伸。
有利地,第一电端子由通过传导迹线彼此连接的两个传导接点构成,并且所述接点中的一个通过传导迹线连接到n个通孔中的第一个通孔,并且第二电端子由通过传导迹线彼此连接的两个传导接点构成,并且所述接点中的一个通过传导迹线连接到n个通孔中的最后一个通孔,第一电端子和第二电端子由印刷电路的上层承载。
有利地,检查电路的n个通孔各自具有与印刷电路的其他通孔的最小直径相等的直径。
有利地,每一层上的检查电路的迹线段具有与在所述层上延伸的迹线的厚度相等的厚度。
有利地,检查电路集成在印刷电路的功能部分中。
附图说明
通过阅读根据附图的接下来的详细描述,本发明的其他特征、目的和优点将变得显而易见,所述附图是以非限制性示例的名义给出的并且其中:
- 图1是根据本发明的一个实施例的设有检查电路的多层印刷电路的视图的示意性表示,这些层被示为彼此并排放置以便能够看到,而非如最终印刷电路中那样被叠置,
- 图2是根据本发明的一个实施例的用于检查多层印刷电路的检查电路的俯视图的示意性表示,使得在该图中能够看到存在于各个叠置的层上的迹线,并相对于承载所述迹线的层标识了这些迹线,
- 图3是根据本发明的一个实施例的用于检查多层印刷电路的检查电路的横截面视图的示意性表示,在该图中能够看到在印刷电路的厚度方向上延伸的金属化通孔、以及在此横截面处形成检查电路一部分的存在于各层上的迹线段,
- 图4示出了形成通孔的金属化孔相对于环绕它的其金属外廓以及相对于在印刷电路的一层处接合到该金属化孔的迹线段的分别在横向和纵向两个维度上的可能偏心,这样的偏心可能使印刷电路不合格,并且通过实施根据本发明的用于检查多层印刷电路的金属化的质量的检查方法来检测。
具体实施方式
在图1和图2中,在印刷电路的每一层中,将仅一个金属化的孔或通孔标记为3,分别根据承载迹线段的印刷电路的层而将沿长度延伸的仅一个迹线段和沿宽度延伸的仅一个迹线段分别标记为20a、20b;21a、21b;22a、22b;和23a、23b,但是针对被标记的一个元件阐述的内容是针对相同类型的未被标记所有元件阐述的。
参考所有附图并且主要参考图1和图2,本发明涉及用于检查具有多个层10至13的印刷电路1的金属化的质量的方法,该多个层10至13包括夹有至少一个中间层11、12的上层10和下层13。
在图1和图2中,示出了印刷电路1,其包括四个层10至13,其中上层10和下层13至少夹有第一中间层11和第二中间层12。这不是限制性的,并且印刷电路1也可以包括3个层,以及包括多于四个层。
每个层10至13具有由传导材料制成的迹线和被称为通孔3的贯穿孔,通孔3设有内周壁,所述内周壁在印刷电路1的金属化步骤中被金属化,以具有通孔的金属外廓。
该方法包括生产包括n个通孔3的检查电路1a,其中n是大于或等于3的整数,n个通孔3串联地电连接在两个电端子4a、4b之间。这样进行,使得在所述电端子4a、4b之间施加的电流沿其高度方向至少部分地流过n个通孔3中的每一个。
“至少部分地”意味着通孔3中的一些被电流从上层10或下层13向第一中间层11或第二中间层12(或反之亦然)流过,而其他通孔3被从上层10向下层13(或反之亦然)完整地流过。
该方法提出在检查电路1a的两个电端子4a、4b之间施加具有预定强度的电流。这在图1中通过连接到检查电路1a的电端子4a、4b的电压发生器示出,该电压发生器的一个电接合标记为7。
然后,在6处测量检查电路1a的电端子4a、4b上的相应电位差,并且在测得电压值与代表电位差的阈值之间进行比较,使得在测得值低于阈值时证实印刷电路1有效。
可能导致印刷电路1不合格的首先是在印刷电路1的层10至层13中的至少一层上的迹线的传导材料(特别是铜)的厚度不足,该层可以是上层10、下层13、中间层11或12中的一个或多个。根据最接近的现有技术的检查方法无法验证一个或多个中间层11、12的传导材料的厚度。
特别地参考图4并结合其他附图,可能导致印刷电路1不合格的其次是金属化孔在其金属外廓或由传导材料制成的金属化圆片中的穿孔的对齐不良,穿孔3b必须在金属外廓或金属化圆片3a的中间区域中贯穿金属外廓或圆片。对齐不良增大了检查电路1a的电阻,并且使得能够辨认出印刷电路1不合格。
仍然特别地参考图4并结合图1和图2,可能导致印刷电路1不合格的再次是通孔3与存在于层10至13之一上的迹线段20a至23a;20b至23b之间的电连接不足,这增大了检查电路1a的电阻并且使得能够辨认出印刷电路1不合格。
如接下来将看到的,尤其是在图1中,在层10至13中的每一层上的一个或多个迹线段20a至23a;20b至23b可以沿层10至13的宽度或长度延伸。穿孔沿这两个方向之一或二者相对于相关联的迹线段20a至23a;20b至23b的偏移可以增大检查电路1a的电阻,并且使得能够检测出印刷电路1不合格。
在图4中,通孔3的穿孔沿长度的偏移和沿宽度的偏移分别标记为Δx和Δy。在图4中,沿长度和宽度延伸的迹线段由于存在于印刷电路1的上层10上而被标记为20a和20b,但这不是限制性的,并且可以涉及印刷电路1的所有层10至13的迹线段20a至23a;20b至23b。
于是,检查电路1a可以使用印刷电路1的部分通孔3来对印刷电路1的不合格进行测试。当检测到检查电路1a的一个或多个通孔3的上述缺陷中的至少一个时,可以确定该缺陷或这些缺陷也影响印刷电路1的一个或多个通孔3。
一般而言,穿孔3a在通孔3的圆片或金属外廓3b中的对齐缺陷或与迹线段的电连接缺陷也将涉及到印刷电路1的其他通孔3,因为穿孔是同时且彼此对应地执行的。
更特别地参考图1至图3,为了实施根据本发明的方法,检查电路1a被配置成经过印刷电路1的层10至13中的每一层的至少一个迹线段20a至23a;20b至23b。n个通孔3中的每一个将一个层10至13的一个迹线段20a至23a;20b至23b连接到另一层10至13的一个迹线段20a至23a;20b至23b。
用于确定印刷电路1是否合格的阈值代表针对以下情况获得的电位差:检查电路1a的n个通孔3设有具有预定最小厚度的金属外廓,所述金属外廓沉积在每个通孔3的在该通孔3所连接的两个层10至13之间的周壁上;位于每个层10至13的金属外廓与该层上的迹线段20a至23a;20b至23b对齐;并且在检查电路1a的层10至13中的每一层上的迹线段具有最小金属化厚度。
对于通孔3的圆片或金属外廓或者对于迹线段20a至23a;20b至23b的过小的厚度、或者未对齐将增大测量其两端的电压的检查电路1a的电阻,并且使得能够检测出印刷电路1不合格。
可以明智地进行标定预备步骤,其包括抄录针对在原型检查电路1a的通孔3内沉积的给定厚度的层10至13测得的电位差。随后,一旦执行了该标定步骤,根据本发明的方法就使得能够直接在生产线上以非常短的期限系统性地检查具有多个层10至13的所有印刷电路1,并且从而检测具有金属化缺陷的所有零件,即其金属化层的厚度小于要求的厚度、或者其通孔3在其圆片中穿孔对齐不良、或者其通孔3与其迹线段20a至23a;20b至23b对齐不良的那些零件。
在印刷电路1的同一层10至13上的检查电路1a的迹线段20a至23a;20b至23b的数量可以根据在所述层10至13上的迹线的标称金属化厚度来选择。非限制性地,上层10和下层13可以具有60微米的金属化厚度,而中间层11、12或第一和第二中间层11、12可以具有35微米的金属化厚度。
层10至13可以为矩形平面的形状并且具有宽度和长度,其有利地在板子上,通孔3沿印刷电路1的厚度延伸,电流沿印刷电路1的厚度方向在通孔3中流动,该电流是来自馈电电路,其一个电接合被标记为7。
在同一层10至13上的检查电路1a的迹线段20a至23a;20b至23b可以被划分为沿层10至13的宽度延伸的迹线段20a至23a和沿长度延伸的迹线段20b至23b。这在图1和图2中可见。
在图3中,检查电路1a通过第一通孔3从上层10到下层13,然后通过第二通孔3从下层13到两个中间层10至13中的最靠近上层10的第一中间层11。
接下来,检查电路1a通过第三通孔3从第一中间层11到第二中间层12,然后通过第四通孔3从第二中间层12到上层10,并且最后通过第五通孔3从上层10到印刷电路1的下层13。于是,测试了印刷电路1的所有层10至13,而没有测试所有通孔3,仅测试了数量n个通孔3。
尤其参考图1至图3,本发明还涉及印刷电路1,其包括夹有至少一个中间层11、12的上层10和下层13,每个层10至13具有由传导材料制成的迹线和称为通孔3的贯穿孔,通孔3设有被覆盖有金属外廓的内周壁。
根据本发明,印刷电路1包括检查电路1a,检查电路1a实施如上所述的检查方法,检查电路1a包括串联地电连接在第一电端子4a和第二电端子4b之间的n个通孔3,使得施加在电端子4a、4b之间的电流沿其高度方向至少部分地流过n个通孔3中的每一个,n至少等于3。
检查电路1a包括在印刷电路1的层10至13中的每一层中的迹线段20a至23a;20b至23b,n个通孔3中的每一个将一个层10至13的一个迹线段20a至23a;20b至23b连接到另一层10至13的一个迹线段20a至23a;20b至23b。
检查电路1a包括:用于测量其端子处的电位差V的测量装置6;用于存储阈值的存储装置;以及比较装置,其用于将测得电位差与阈值进行比较,以在测得电位差低于阈值时证实印刷电路1有效。
检查电路1a可以实现在所制造的每个印刷电路1的功能表面的一部分上或者在诸如在印刷电路的制造过程中确保印刷电路的机械联接的工艺带(bande technique)上。
更特别地参考图1和图2,印刷电路1可以包括至少四个叠置的层10至13。在图2中,没有特别标记20a、20b的迹线段是存在于印刷电路1的上层10上的迹线段,而具有点23a、23b的迹线段是存在于印刷电路1的下层13上的迹线段。在图1中,层10至13中的每一层的特别标记以小方块来修饰。
格子状的迹线段21a、21b是存在于印刷电路1的第一中间层11上的迹线段,并且带阴影的迹线段22a、22b是存在于印刷电路1的第二中间层12上的迹线段。
检查电路1a可以包括至少等于30个的n个通孔3,在上层10上有8个迹线段20a、20b,在下层13上有9个迹线段23a、23b,在第一中间层11上有6个迹线段21a、21b,并且在第二中间层12上有6个迹线段22a、22b,迹线段的总数比通孔3的数量少1个。
上层10和下层13的迹线段20a、20b;23a、23b的金属化厚度可以相等,并且第一和第二中间层11、12的迹线段21a、21b;22a、22b的最小金属化厚度也可以相等且比上层10和下层13的迹线段的金属化厚度小35%至65%。
更特别地参考图1,上层10可以包括沿上层10的宽度延伸的4个迹线段20a和沿长度延伸的4个迹线段20b。作为从上层10开始的第一个中间层的第一中间层11可以包括沿第一中间层11的宽度延伸的3个迹线段21a和沿长度延伸的3个迹线段21b。
作为从上层10开始的第二个中间层的第二中间层12可以包括沿第二中间层12的宽度延伸的3个迹线段22a和沿长度延伸的3个迹线段22b。最后,下层13可以包括沿下层13的宽度延伸的6个迹线段23a和沿长度延伸的3个迹线段23b。
对于具有四个层10至13的印刷电路1,按照原理给出了前面描述并尤其在图2中示出的图案,但是可以扩展到更多的层,例如6层或8层、甚至更多。在印刷电路1的层数变化的情况下,重新定义检查电路1a,以使其均等地经过所有层以实现测试的覆盖。
如尤其在图1和图2中可以看到的,第一电端子4a可以由通过传导迹线彼此连接的两个传导接点4a、5a构成,并且因此所述接点中的一个通过传导迹线连接到n个通孔3中的第一个通孔。
类似地,第二电端子4b可以由通过传导迹线彼此连接的两个传导接点4b、5b构成,并且因此所述接点中的一个5b通过传导迹线连接到n个通孔3中的最后一个通孔。
连接到印刷电路1外部的馈电电路7的第一和第二电端子4a、4b可以由印刷电路1的上层10承载,但是这不是限制性的,第一和第二电端子4a、4b可以由印刷电路1的下层13承载,这优选于由中间层10至13中的一个或多个来承载。
检查电路1a的n个通孔3可以各自具有与印刷电路1的其他通孔3的最小直径相等的直径。这使得能够使检查电路1a的电阻对齐至印刷电路1中获得的最高电阻。然而,一般而言,印刷电路1的所有通孔3具有相同的直径。
每一层10至13上的检查电路1a的迹线段20a至23a;20b至23b可以具有与在所述层10至13上延伸的迹线的厚度相等的厚度。当检查电路1a集成在印刷电路1的功能部分中时是这种情况。
本发明可以应用于具有联接通孔3的任何印刷电路1,尤其是印刷电路板1,但是也可以应用于印刷电路板的基板以外的基板。也可以使用SMI技术,即,由塑料或另一种绝缘体制成的基板,通过金属化通孔3来使铜迹线彼此连接。
Claims (10)
1.用于检查多层(10至13)印刷电路(1)的金属化的质量的方法,所述多层(10至13)包括夹有至少一个中间层(11、12)的上层(10)和下层(13),每个层(10至13)具有由传导材料制成的迹线以及称为通孔(3)的贯穿孔,所述通孔(3)设有适于在印刷电路(1)的金属化步骤中被覆盖有金属外廓的内周壁,该方法包括:
• 生产包括n个通孔(3)的检查电路(1a),其中n是大于或等于3的整数,所述n个通孔(3)串联地电连接在两个电端子(4a、4b)之间,使得施加在所述电端子(4a、4b)之间的电流沿其高度方向至少部分地流过n个通孔(3)中的每一个,
• 在检查电路(1a)的两个电端子(4a、4b)之间施加具有确定强度的电流,
• 测量相应的电位差,以及
• 将测得值与代表电位差的阈值进行比较,以在测得值低于阈值时证实印刷电路(1)有效,
其特征在于,检查电路(1a)被配置成经过印刷电路(1)的每一层(10至13)的至少一段迹线(20a至23a;20b至23b),n个通孔(3)中的每一个将一层(10至13)的一个迹线段(20a至23a;20b至23b)连接到另一层的一个迹线段(20a至23a;20b至23b),阈值代表针对以下情况获得的电位差:
• 检查电路(1a)的n个通孔(3)设有具有预定最小厚度的金属外廓,所述金属外廓沉积在每个通孔(3)的在该通孔(3)所连接的两层(10至13)之间的周壁上,
• 位于每一层(10至13)的金属外廓与该层(10至13)上的迹线段(20a至23a;20b至23b)对齐,并且
• 在检查电路(1a)的每一层(10至13)上的迹线段具有最小金属化厚度。
2.根据权利要求1所述的方法,其特征在于,在印刷电路(1)的同一层(10至13)上的检查电路(1a)的迹线段(20a至23a;20b至23b)的数量是根据在所述层(10至13)上的迹线的标称金属化厚度选择的。
3.根据权利要求1或2所述的方法,其特征在于,层(10至13)为矩形平面的形状并且具有宽度和长度,在同一层(10至13)上的检查电路(1a)的迹线段(20a至23a;20b至23b)被划分为沿层(10至13)的宽度延伸的迹线段(20a至23a)和沿长度延伸的迹线段(20b至23b)。
4.印刷电路(1),其包括夹有至少一个中间层(11、12)的上层(10)和下层(13),每个层(10至13)具有由传导材料制成的迹线以及称为通孔(3)的贯穿孔,所述通孔(3)设有被覆盖有金属外廓的内周壁,其特征在于,印刷电路(1)包括实施根据前述权利要求中的任一项所述的用于检查的方法的检查电路(1a),检查电路(1a)包括n个通孔(3),所述n个通孔(3)串联地电连接在第一电端子(4a)和第二电端子(4b)之间,使得施加在这些电端子(4a、4b)之间的电流沿其高度方向至少部分地流过n个通孔(3)中的每一个,检查电路(1a)包括在印刷电路(1)的每一层(10至13)中的迹线段(20a至23a;20b至23b),n个通孔(3)中的每一个将一层(10至13)的一个迹线段(20a至23a;20b至23b)连接到另一层的一个迹线段(20a至23a;20b至23b),检查电路(1a)包括:用于测量其端子(4a、4b)处的电位差的测量装置(6);用于存储阈值的存储装置;以及比较装置,其用于将测得电位差与阈值进行比较,以在测得电位差低于阈值时证实印刷电路(1)有效。
5.根据前一权利要求所述的印刷电路(1),其特征在于,其包括至少四个叠置的层(10至13),检查电路(1a)包括至少等于30个的通孔(3)的数量n,其中上层(10)上有8个迹线段(20a、20b),下层(13)上有9个迹线段(23a、23b),第一中间层(11)上有6个迹线段(21a、21b)并且第二中间层(12)上有6个迹线段(22a;22b),上层(10)和下层(13)的迹线段(20a、20b;23a、23b)的金属化厚度相等,并且第一和第二中间层(11、12)的迹线段(21a、21b;22a、22b)的最小金属化厚度相等且比上层(10)和下层(13)的迹线段(20a、20b;23a、23b)的金属化厚度小35%至65%。
6.根据前一权利要求所述的印刷电路(1),其特征在于,对于上层(10):4个迹线段(20a)沿上层(10)的宽度延伸并且4个迹线段(20b)沿长度延伸;对于从上层(10)开始的第一个中间层(11):3个迹线段(21a)沿第一中间层(11)的宽度延伸并且3个迹线段(21b)沿长度延伸;对于从上层(10)开始的第二个中间层(12):3个迹线段(22a)沿第二中间层(12)的宽度延伸并且3个迹线段(22b)沿长度延伸;并且对于下层(13):6个迹线段(23a)沿下层(13)的宽度延伸并且3个迹线段(23b)沿长度延伸。
7.根据权利要求4至6中的任一项所述的印刷电路(1),其特征在于,第一电端子(4a)由通过传导迹线彼此连接的两个传导接点(4a、5a)构成,并且所述接点中的一个(5a)通过传导迹线连接到n个通孔(3)中的第一个通孔,并且第二电端子(4b)由通过传导迹线彼此连接的两个传导接点(4b、5b)构成,并且所述接点中的一个(5b)通过传导迹线连接到n个通孔(3)中的最后一个通孔,第一和第二电端子(4a、4b)由印刷电路(1)的上层(10)承载。
8.根据权利要求4至7中的任一项所述的印刷电路(1),其特征在于,检查电路(1a)的n个通孔(3)各自具有与印刷电路(1)的其他通孔(3)的最小直径相等的直径。
9.根据权利要求4至8中的任一项所述的印刷电路(1),其特征在于,每一层(10至13)上的检查电路(1a)的迹线段(20a至23a;20b至23b)具有与在所述层(10至13)上延伸的迹线的厚度相等的厚度。
10.根据权利要求4至9中的任一项所述的印刷电路(1),其特征在于,检查电路(1a)集成在印刷电路(1)的功能部分中。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1860575A FR3088798B1 (fr) | 2018-11-16 | 2018-11-16 | Procede et circuit de controle d'une qualite de metallisation d'un circuit imprime a plusieurs couches |
FR1860575 | 2018-11-16 | ||
PCT/EP2019/081363 WO2020099579A1 (fr) | 2018-11-16 | 2019-11-14 | Procédé et circuit de contrôle d'une qualité de métallisation d'un circuit imprimé à plusieurs couches |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112970335A true CN112970335A (zh) | 2021-06-15 |
Family
ID=66166083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980075130.2A Pending CN112970335A (zh) | 2018-11-16 | 2019-11-14 | 用于检查多层印刷电路的金属化的质量的方法和电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11678434B2 (zh) |
CN (1) | CN112970335A (zh) |
FR (1) | FR3088798B1 (zh) |
WO (1) | WO2020099579A1 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0930652A1 (fr) * | 1997-12-30 | 1999-07-21 | STMicroelectronics SA | Portion de métallisation de circuit intégré |
DE202005014705U1 (de) * | 2005-09-16 | 2005-11-17 | Fuba Printed Circuits Gmbh | Leiterplattenanordnung |
FR2892595A1 (fr) * | 2005-10-21 | 2007-04-27 | Siemens Vdo Automotive Sas | Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise |
CN103069662A (zh) * | 2010-08-03 | 2013-04-24 | 泰科电子公司 | 具有宽边耦接区域的印刷电路和电连接器 |
-
2018
- 2018-11-16 FR FR1860575A patent/FR3088798B1/fr active Active
-
2019
- 2019-11-14 WO PCT/EP2019/081363 patent/WO2020099579A1/fr active Application Filing
- 2019-11-14 US US17/286,939 patent/US11678434B2/en active Active
- 2019-11-14 CN CN201980075130.2A patent/CN112970335A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0930652A1 (fr) * | 1997-12-30 | 1999-07-21 | STMicroelectronics SA | Portion de métallisation de circuit intégré |
DE202005014705U1 (de) * | 2005-09-16 | 2005-11-17 | Fuba Printed Circuits Gmbh | Leiterplattenanordnung |
FR2892595A1 (fr) * | 2005-10-21 | 2007-04-27 | Siemens Vdo Automotive Sas | Procede de controle de la qualite de la metallisation d'un circuit imprime et circuit imprime realise |
CN103069662A (zh) * | 2010-08-03 | 2013-04-24 | 泰科电子公司 | 具有宽边耦接区域的印刷电路和电连接器 |
Also Published As
Publication number | Publication date |
---|---|
US20220240377A1 (en) | 2022-07-28 |
US11678434B2 (en) | 2023-06-13 |
WO2020099579A1 (fr) | 2020-05-22 |
FR3088798A1 (fr) | 2020-05-22 |
FR3088798B1 (fr) | 2020-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI412307B (zh) | Production method of printed circuit board and printing substrate | |
US7659727B2 (en) | Multilayer wiring board and method for testing the same | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
JP5114849B2 (ja) | プリント配線板の電気検査方法 | |
KR101572089B1 (ko) | 인쇄회로기판 검사방법 | |
JP2020088318A (ja) | 配線基板の検査方法及び配線基板の製造方法 | |
US11169005B2 (en) | Sensor substrate for electromagnetic-induction type position sensor and method of manufacturing sensor substrate | |
CN112970335A (zh) | 用于检查多层印刷电路的金属化的质量的方法和电路 | |
KR100797690B1 (ko) | 인쇄회로기판 | |
US7571399B2 (en) | Process for checking the quality of the metallization of a printed circuit | |
JP5067048B2 (ja) | プリント配線板 | |
TWI665450B (zh) | 電性連接裝置 | |
CN109561574B (zh) | 阻抗测试、线路板加工、线路板生产方法及测试组件 | |
KR20000026196A (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
CN111869336A (zh) | 测试样品和用于检查电路板的方法 | |
JP5404113B2 (ja) | 回路基板の良否判定方法 | |
JPH0621180A (ja) | プリント配線板のソルダーレジスト層の位置ずれ検査方法 | |
JPH0766517A (ja) | テストクーポンセット | |
JP4544236B2 (ja) | Tabテープ | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
JP2002299805A (ja) | 回路基板と実装位置の検査方法 | |
JPH06260799A (ja) | 回路基板検査方法および回路基板 | |
JP2002100845A (ja) | ブラインドビアホール位置ずれ検査用回路パターン | |
US9648727B2 (en) | Fault detection optimized electronic circuit and method | |
JPS6142998A (ja) | 高密度多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |