KR100797690B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR100797690B1
KR100797690B1 KR1020060064003A KR20060064003A KR100797690B1 KR 100797690 B1 KR100797690 B1 KR 100797690B1 KR 1020060064003 A KR1020060064003 A KR 1020060064003A KR 20060064003 A KR20060064003 A KR 20060064003A KR 100797690 B1 KR100797690 B1 KR 100797690B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
circuit
circuit board
printed circuit
Prior art date
Application number
KR1020060064003A
Other languages
English (en)
Other versions
KR20080004988A (ko
Inventor
조형주
김굉식
안동기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060064003A priority Critical patent/KR100797690B1/ko
Publication of KR20080004988A publication Critical patent/KR20080004988A/ko
Application granted granted Critical
Publication of KR100797690B1 publication Critical patent/KR100797690B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections

Abstract

본 발명은 회로층의 편심 여부를 검사할 수 있는 테스트 쿠폰을 구비한 인쇄회로기판에 관한 것이다. 본 발명에 따른 인쇄회로기판은, 절연층을 사이에 두고 형성되는 복수의 회로층, 그리고 상기 복수의 회로층 중 세 회로층의 편심을 검사하는 테스트 쿠폰을 포함한다. 상기 테스트 쿠폰은, 상기 세 회로층 중에서 상부에 위치한 회로층과 동일한 층에 형성되며, 평면 형상이 환형인 상층 패턴; 상기 세 회로층 중에서 중간에 위치한 회로층과 동일한 층에 형성되며, 평면 형상이 원형 또는 환형인 중간층 패턴; 및 상기 세 회로층 중에서 하부에 위치한 회로층과 동일한 층에 형성되며, 평면으로 볼 때 상기 상층 패턴과 상기 중간층 패턴이 형성된 부분 전체를 포함하도록 형성되는 하층 패턴을 포함한다.
인쇄회로기판, 회로층, 편심, 테스트, 패턴

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 도시한 평면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판을 도시한 부분 단면도이다.
도 3은 본 발명의 실시예에 따른 인쇄회로기판의 제1 테스트 쿠폰을 도시한 사시도이다.
도 4는 본 발명의 실시예에 따른 인쇄회로기판의 제2 테스트 쿠폰을 도시한 사시도이다.
도 5a는 편심이 발생하지 않은 경우를 도시한 사시도이다.
도 5b는 편심이 발생한 경우를 도시한 사시도이다.
<도면의 주요 부분에 대한 참조부호의 설명>
100 : 인쇄회로기판 10 : 단위 기판
20 : 테스트 쿠폰 20a : 제1 테스트 쿠폰
20b : 제2 테스트 쿠폰 21a, 21b : 제1 검사 패턴
21a', 21b' : 제2 검사 패턴 23a, 23b : 제1 상층 패턴
23a', 23b' : 제2 상층 패턴 25a, 25a', 25b, 25b' : 비아홀
27a, 27b : 제1 중간층 패턴 27a', 27b' : 제2 중간층 패턴
29a, 29b : 하층 패턴 32 : 제1 절연층
34 : 제2 절연층 36 : 제3 절연층
42 : 제1 회로층 44 : 제2 회로층
46 : 제3 회로층 48 : 제4 회로층
50 : 스태거드 비아홀 60 : 검사기
본 발명은 인쇄회로기판에 관한 것으로, 좀더 상세하게는 회로층의 편심 여부를 검사할 수 있는 테스트 쿠폰을 구비한 인쇄회로기판에 관한 것이다.
인쇄회로기판은 전자 통신 기기 등에 사용되는 가장 기본적인 전자 부품으로서, 전자 통신 기술의 급속한 발전에 따라 인쇄회로기판 기술 또한 급속하게 발전하고 있다.
이에 따라 인쇄회로기판에서는 회로층이 복수로 형성되고, 회로 패턴이 미세화되며, 회로 설계가 점차 복잡해지고 있는 바, 회로층의 편심에 의한 불량이 커지고 있는 실정이다. 회로층이 편심되는 경우에는 서로 연결되지 않아야 할 회로층들이 단락되는 등의 문제가 발생하여 해당 인쇄회로기판이 사용된 전자 통신 기기가 적절하게 작동되지 않는 문제가 있다. 편심에 의한 원하지 않는 회로층들이 서로 단락되는 것을 방지하기 위하여 비아홀 형성을 위한 레이저의 에너지를 약하게 할 수 있으나, 이에 따르면 전기적으로 연결되어야 하는 회로층들이 잘 연결되지 않는 문제가 발생할 수 있다.
이러한 문제를 해결하기 위하여, 더미 영역에 편심에 의한 불량을 검출하기 위한 검사부를 형성하는 기술에 제안되었다. 그러나 종래 기술에 따른 검사부는 하나의 절연층을 사이에 둔 두 회로층에서의 편심만을 검사할 수 있다. 또한 공정 편차 등에 의해 실제 형성되는 회로 패턴에서의 편심을 정밀하게 검사할 수 없어, 불량이 아님에도 불량으로 검출되거나 불량임에도 불량이 아닌 것으로 검출되는 문제가 발생할 수 있다.
본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 세 회로층에서의 편심을 검사할 수 있으며 편심 검사의 정밀도를 향상할 수 있는 인쇄회로기판을 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판은, 본 발명의 인쇄회로기판은, 절연층을 사이에 두고 형성되는 복수의 회로층, 그리고 상기 복수의 회로층 중 세 회로층의 편심을 검사하는 테스트 쿠폰을 포함하고,
상기 테스트 쿠폰은, 편심 여부 검사를 위한 검사기가 접속되는 제1 및 제2 검사 패턴; 상기 세 회로층 중에서 상부에 위치한 회로층과 동일한 층에 형성되는 상층 패턴들; 상기 세 회로층 중에서 중간에 위치한 회로층과 동일한 층에 형성되며, 상기 상층 패턴들과 각기 전기적으로 연결되는 중간층 패턴들; 및 상기 세 회로층 중에서 하부에 위치한 회로층과 동일한 층에 형성되는 하층 패턴을 포함하고,
상기 상층 패턴들은 상기 제1 검사 패턴에 전기적으로 연결되는 제1 상층패 턴을 포함하고, 상기 하층 패턴은 상기 제2 검사 패턴에 전기적으로 연결되는 것을 특징으로 한다.
상기 본 발명에 있어서, 상기 상층 패턴들이 평면 형상이 환형인 것을 특징으로 한다.
상기 본 발명에 있어서, 상기 중간층 패턴들의 평면 형상이 원형 또는 환형인 것을 특징으로 한다.
상기 본 발명에 있어서, 상기 하층 패턴은 평면으로 볼 때 상기 상층 패턴들과 상기 중간층 패턴들이 형성된 부분 전체를 포함하도록 형성되는 것을 특징으로 한다.
상기 제1 상층 패턴이 복수로 구비되며, 연결부에 의해 서로 전기적으로 연결되는 것을 특징으로 한다.
상기 상층 패턴들은 상기 제2 검사 패턴에 전기적으로 연결되며 상기 제1 상층 패턴과 전기적으로 연결되지 않는 제2 상층 패턴을 더 포함하는 것을 특징으로 한다.
상기 중간층 패턴들은 서로 개별적으로 형성되어, 상기 상층 패턴들과 일대일 대응하여 형성되는 것을 특징으로 한다.
상기 제1 검사 패턴과 상기 제2 검사 패턴이 외부로 노출되는 것을 특징으로 한다.
상기 상부에 위치한 회로층부터 상기 하부에 위치한 회로층을 연결하는 비아홀에 의해 상기 하층 패턴과 상기 제2 검사 패턴이 전기적으로 연결되는 것을 특징 으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 인쇄회로기판을 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판(100)을 도시한 평면도이고, 도 2는 본 발명의 실시예에 따른 인쇄회로기판(100)을 도시한 부분 단면도이다.
도면을 참조하면, 본 실시예에 따른 인쇄회로기판(100)은 적어도 하나 이상의 단위 기판(10)과, 외곽 더미 부위에 편심을 검사하기 위하여 형성되는 테스트 쿠폰(20)을 구비하여 형성된다.
단위 기판(10)에는 복수의 회로층들(42, 44, 46, 48)이 절연층(32, 34, 36)을 사이에 두고 차례로 적층된다. 본 실시예에서는 일례로 제1 절연층(32), 제2 절연층(34), 제3 절연층(36)을 각각 사이에 두고 제1 회로층(42), 제2 회로층(44), 제3 회로층(46), 제4 회로층(48)이 차례로 형성된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 인쇄회로기판(100)의 사용 분야, 용도 등을 고려하여 적절한 수의 회로층을 구비할 수 있다.
본 실시예에서 테스트 쿠폰(20)은 복수의 회로층들(42, 44, 46, 48)의 편심 여부를 검사하기 위한 것으로, 특히 전기적 신호가 계단의 경로를 가지도록 비아홀이 다단형으로 형성된 스태거드 비아홀(staggered via hole)(50)을 구비하는 인쇄회로기판(100)에서의 회로층의 편심 여부를 검사할 수 있다.
이러한 테스트 쿠폰(20)은 동박층 등을 패터닝하여 회로층들(42, 44, 46, 48)을 형성하는 단계에서 더미 영역의 동박층 등을 소정의 패턴으로 패터닝을 하여 형성할 수 있다.
본 실시예에서 테스트 쿠폰(20)은, 제1 회로층(42), 제2 회로층(44) 및 제3 회로층(46)에서의 편심 여부를 검사하는 제1 테스트 쿠폰(20a)과, 제2 회로층(44), 제3 회로층(46) 및 제4 회로층(48)에서의 편심 여부를 검사하는 제2 테스트 쿠폰(20b)을 포함한다. 이 제1 테스트 쿠폰(20a) 및 제2 테스트 쿠폰(20b)은 도 3 및 도 4를 각기 참조하여 좀더 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 인쇄회로기판(100)의 제1 테스트 쿠폰(20a)을 도시한 사시도이다. 도 4는 본 발명의 실시예에 따른 인쇄회로기판(100)의 제2 테스트 쿠폰(20b)을 도시한 사시도이다. 명확한 이해를 위하여 도 3 및 도 4에서는 제1 절연층(도 2의 참조부호 32, 이하 동일), 제2 절연층(도 2의 참조부호 34, 이하 동일), 제3 절연층(도 2의 참조부호 36, 이하 동일)을 도시하지 않았다.
도 3을 참조하면, 제1 테스트 쿠폰(20a)은 제1 검사 패턴(21a) 및 제2 검사 패턴(21a'), 그리고 상기 제1 회로층(도 2의 참조부호 42, 이하 동일)과 동일한 층에 형성되는 상층 패턴(23a, 23a'), 제2 회로층(도 2의 참조부호 44, 이하 동일)과 동일한 층에 형성되는 중간층 패턴(27a, 27a'), 제3 회로층(도 2의 참조부호 46, 이하 동일)과 동일한 층에서 형성되는 하층 패턴(29a)을 포함하여 구성된다.
여기서, 제1 검사 패턴(21a)과 제2 검사 패턴(21a')은 편심 여부를 검사하는 공정에서 검사기가 접속되는 부분이다. 이 제1 및 제2 검사 패턴(21a, 21a')은 최외층인 제1 회로층(42)과 동일한 층, 즉 도면에서 제1 절연층(32) 위에 형성되어, 외부로 노출된다.
제1 테스트 쿠폰(20a)의 상층 패턴들(23a, 23a')은 상기 제1 회로층(42)과 동일한 층에 형성된다. 이 상층 패턴들(23a, 23a')의 중심을 지나도록 비아홀(25a, 25a')이 형성되어, 상층 패턴들(23a, 23a')의 평면 형상은 환형(環形, annular)으로 이루어지게 된다. 여기서, 환형이라 함은 중심 부분에 비아홀이 형성된 경우라면 외곽 가장자리가 원형인 것 뿐만 아니라 외곽 가장자리가 타원형 또는 사각형인 것 등의 다양한 형상을 모두 포괄하는 개념이다.
본 실시예에서 환형의 상층 패턴들(23a, 23a')은, 편심 검사의 정밀성을 높이기 위하여 단위 기판(도 1의 참조부호 10, 이하 동일)에 형성된 패턴과 동일한 크기를 갖도록 형성되는 것이 바람직하다. 즉, 상층 패턴들(23a, 23a')에 형성되는 비아홀(25, 25a')은 단위 기판(10)에서와 동일한 직경(T)을 가지는 것이 바람직하며, 상층 패턴들(23a, 23a')의 전체 직경(L) 또한 또한 단위기판(10)의 회로층의 회로 패턴에서와 동일한 것이 바람직하다.
본 실시예에서 상층 패턴들(23a, 23a')은, 제1 검사 패턴(21)과 전기적으로 연결되는 제1 상층 패턴(23a)과, 이 제1 상층 패턴(23a)과 전기적으로 연결되지 않으면서 제2 검사 패턴(21a')과 전기적으로 연결되는 제2 상층 패턴(23a')을 포함한다.
도면에서는 제1 상층 패턴(23a)이 복수 개로 구비되어 이들이 연결부(231)에 의해 열을 이루도록 전기적으로 연결되며, 제2 상층 패턴(23a')은 한 개로 구비되는 것을 도시하였다. 그러나, 본 발명이 이에 한정되는 것은 아니며 제2 상층 패턴(23a')이 복수로 구성되는 등 다양하게 변형이 가능하며 또한 본 발명의 범위에 속한다.
이러한 상층 패턴들(23a, 23a')은 상기 비아홀(25a, 25a')의 내면까지 연장되어 형성되어 비아홀(25a, 25a')에 의해 중간층 패턴들(27a, 27a')에 전기적으로 연결된다. 또는 도면에 도시하지는 않았지만 비아홀(25a, 25a') 내부 전체에 전도성 물질이 충진되어 상층 패턴(23a, 23a')과 중간층 패턴들(27a, 27a')이 전기적으로 연결될 수도 있다.
이 중간층 패턴들(27a, 27a')은 제2 회로층(44)과 동일한 층, 즉 제1 절연층(32)과 제2 절연층(34)의 사이에 형성된다. 여기서, 중간층 패턴들(27a, 27a') 중 제1 상층 패턴들(23a)과 전기적으로 연결된 것을 제1 중간층 패턴(27a), 제2 상층 패턴들(23a')와 전기적으로 연결된 것을 제2 중간층 패턴(27a')이라 칭한다.
중간층 패턴들(27a, 27a')은 서로 연결되지 않도록 개별적으로 형성되며 상층 패턴들(23a, 23a')과는 일대일 대응하여 전기적으로 연결된다. 이러한 중간층 패턴들(27a, 27a')의 평면 형상은 원형인 것이 일반적이지만, 설계에 따라 중간층 패턴들(27a, 27a')의 평면 형상이 환형으로 이루어질 수도 있다. 즉, 본 실시예에서 제1 중간층 패턴(27a)은 원형으로 형성되었지만 제2 중간층 패턴(27a')은 제1 절연층(32) 및 제2 절연층(34)을 관통하는 비아홀(25a')에 의해 환형으로 이루어진다.
그리고, 제3 회로층(46)과 동일한 층, 즉 제2 절연층(34)과 제3 절연층(36) 사이에 형성되는 하층 패턴(29a)은, 제1 테스트 쿠폰(20a)의 전체에 걸쳐 형성된다. 즉, 평면으로 볼 때 상층 패턴들(23a, 23a')과 중간층 패턴들(27a, 27a')을 모 두 포함하도록 넓게 형성된다.
이러한 하층 패턴(29a)은 제1 검사 패턴(21a)에 연결되는 제1 상층 패턴(23a) 및 제1 중간층 패턴(27a)과 전기적으로 연결되지 않으며, 제2 검사 패턴(21a')에 전기적으로 연결된다. 본 실시예에서는, 하층 패턴(29a)을 제2 검사 패턴(21a')에 전기적으로 연결하기 위하여 제2 상층 패턴(23a'), 제1 절연층(32), 제2 중간층 패턴(27a') 및 제2 절연층(34)을 관통하는 비아홀(25')이 형성된다. 그러나, 본 발명이 이에 한정되는 것은 아니며 다양한 방법이 적용될 수 있다.
본 실시예에서 제1 테스트 쿠폰(20a)의 패턴들의 전기적인 연결 관계를 정리하면, 제1 상층 패턴(23a) 및 제1 중간층 패턴(27a)은 제1 검사 패턴(21a)에 전기적으로 연결되고, 제2 상층 패턴(23a'), 제2 중간층 패턴(27a') 및 하층 패턴(29a)이 제2 검사 패턴(21a')에 전기적으로 연결된다.
도 4를 참조하면, 제2 테스트 쿠폰(20b)은 제1 검사 패턴(21b) 및 제2 검사 패턴(21b'), 그리고 상층 패턴(23b, 23b'), 중간층 패턴(27b, 27b'), 하층 패턴(29b)을 포함하여 구성된다. 이 때, 제2 테스트 쿠폰(20b)의 제1 검사 패턴(21b), 제2 검사 패턴(21b'), 상층 패턴(23b, 23b'), 중간층 패턴(27b, 27b'), 하층 패턴(29b)은 제1 테스트 쿠폰(20a)에서와 거의 유사하므로, 이하에서는 유사한 부분에 대해서는 상세한 설명을 생략한다.
본 실시예에서 제2 테스트 쿠폰(20b)의 제1 검사 패턴(21b)과 제2 검사 패턴(21b')은 외부로 노출될 수 있도록 최외층인 제1 회로층(42)과 동일한 층에 형성된다. 상층 패턴(23b, 23b')이 제2 회로층(44)과 동일한 층에 형성되고, 중간층 패 턴(27b, 27b')이 제3 회로층(46)과 동일한 층에 형성되며, 하층 패턴(29)은 제4 회로층(도 2의 참조부호 48, 이하 동일)과 각기 동일한 층에서 형성된다.
이 때, 제1 검사 패턴(21b)과 제2 검사 패턴(21b')와 상층 패턴(23b, 23b')을 전기적으로 연결하기 위한 별도의 패턴(233, 235)들이 더 형성될 수 있다.
상술한 바와 같은 본 실시예에 따른 제1 테스트 쿠폰(20a) 및 제2 테스트 쿠폰(20b)을 이용하여 편심을 검사하는 방법을 도 5a 및 도 5b를 참조하여 설명한다.
도 5a는 편심이 발생하지 않은 경우를 도시한 사시도이며, 도 5b는 편심이 발생한 경우를 도시한 사시도이다.
도 5a에서와 같이, 편심이 발생하지 않은 경우에는 검사기(60), 일례로 전류가 흐르는 지 여부를 판단하는 기계를 제1 검사 패턴(21a)과 제2 검사 패턴(21a')에 전기적으로 연결하여도, 전기가 흐르지 않는다.
본 실시예에서는 제1 상층 패턴(23a) 및 제1 중간층 패턴(27a)이 제2 상층 패턴(23a'), 제2 중간층 패턴(27') 및 제3 패턴(29a)과 서로 단락되지 않도록 설계되어 있기 때문에, 편심이 발생하지 않은 경우에는 전기가 흐르지 않는 것이다.
반면, 도 5b에서와 같이, 편심이 발생한 경우에는 검사기(60)로 제1 검사 패턴(21a)과 제2 검사 패턴(21a')을 전기적으로 연결하면 전기가 흐르는 것으로 검출된다.
편심이 발생하여 제1 상층 패턴(23a) 및 제1 중간층 패턴(27a)이 제3 패턴(29a)과 연결되는 부분(A)이 존재하게 되면, 이 부분(A)에서 단락이 일어나 제1 상층 패턴(23a)과 제3 패턴(29a)을 향해 전류가 흐를 수 있다. 즉, 제1 검사 패 턴(21a), 제1 상층 패턴(23a), 제1 중간층 패턴(27a), 제3 패턴(29a), 제2 중간층 패턴(27a'), 제2 상층 패턴(23a'), 제2 검사 패턴(21a')의 순서로 전류가 흐르게 되어, 검사기에 전류가 흐르는 것으로 검출된다.
이와 같이 전류를 검출할 수 있는 검사기와 외부 회로를 제1 검사 패턴(21a)과 제2 검사 패턴(21a')에 연결하여, 전류가 흐르는 지 여부를 검사하면 제1 회로층(42), 제2 회로층(44) 및 제3 회로층(46)에서 편심이 발생하였는지 여부를 검사할 수 있다. 편심 검사 결과 전류가 흐르면 이를 불량으로 분류하여 추출한다.
또한, 제2 테스트 쿠폰(20b)은 제1 테스트 쿠폰(20a)과 기본적으로 동일한 구조를 가지므로, 상기한 원리에 따라 제2 테스트 쿠폰(20b)을 이용하여 제2 회로층(44), 제3 회로층(46), 제4 회로층(48)에서의 편심을 검사할 수 있다.
본 실시예에서는, 상기 구조의 테스트 쿠폰(20)을 구비하여 스태거드 비아홀(도 2의 참조부호 50)이 형성된 인쇄회로기판(100)에서 편심이 발생되었는지 여부를 쉽게 판별할 수 있다.
그리고, 테스트 쿠폰(20)을 실제 단위 기판(10)에 형성되는 비아홀 및 회로 패턴에 대응하는 형상 및 크기로 형성하여, 테스트 쿠폰(20)과 단위 기판(10)에서의 편차를 최소화하여 편심 검사의 정밀성을 향상할 수 있다. 이에 따라 종래에 불량이 아님에도 불량으로 검출되는 것을 방지하여 생산성을 향상시킬 수 있고, 종래에 불량임에도 불량이 아닌 것으로 검출되는 것을 방지하여 인쇄회로기판의 신뢰성을 향상할 수 있다.
본 실시예에서는 테스트 쿠폰(20)의 상층 패턴(23a, 23a', 23b, 23b') 등을 복수로 형성하므로 편심 검사의 정밀성을 좀더 향상시킬 수 있다. 일반적으로 절연층(32, 34, 36)은 유리섬유와 수지를 포함하여 형성되는데, 유리섬유가 있는 부분은 유리섬유가 없는 부분보다 더 강하다. 이에 따라 편심이 발생하여 단위 기판(10)에는 단락이 일어나더라도, 테스트 쿠폰(20)이 형성된 부분에 유리섬유가 있는 경우에는 테스트 쿠폰(20)에서는 단락이 일어나지 않을 수도 있다. 본 실시예에서는 유리섬유가 형성된 부분과 형성되지 않은 부분 모두에 상층 패턴(23a, 23a', 23b, 23b') 등이 형성될 수 있도록, 이들을 복수로 형성하여 유리섬유에 의한 영향을 최소화할 수 있다. 이에 따라, 편심 검사의 정밀성을 좀더 향상시킬 수 있다.
한편, 회로층이 더 추가되어 이들의 회로층에서의 편심을 더 확인하여야 할 경우에는 상기 실시예에 따른 테스트 쿠폰을 더 형성하면 된다. 즉, 편심을 확인하고자 하는 세 회로층 중 상부의 회로층과 동일한 층에 상층 패턴을, 중간에 위치한 회로층과 동일한 층에 중간층 패턴을, 하부의 회로층과 동일한 층에 하층 패턴을 형성한다. 그리고, 제1 검사 패턴과 제2 검사 패턴은 외부로 노출될 수 있도록 최외층의 회로층과 동일한 층에 형성한다.
이상을 통해 본 발명의 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하며 이 또한 본 발명의 범위에 속하는 것은 당연하다.
상술한 바와 같이, 본 발명에 따른 인쇄회로기판은 상층 패턴, 중간층 패턴, 하층 패턴을 적절한 전기적 연결 구조를 갖도록 형성하여 스태거드 비아홀에서 편심이 발생되었는지 여부를 쉽게 판별할 수 있다.
그리고, 테스트 쿠폰의 형상을 개선하고 이들을 단위 기판에 대응되는 크기로 형성하여, 테스트 쿠폰과 단위 기판에서 발생할 수 있는 공정 편차를 최소화할 수 있으므로 편심 검사의 정밀성을 향상할 수 있다. 이에 따라 생산성을 향상시키면서 해당 인쇄회로기판의 신뢰성을 향상할 수 있다.
이 때, 테스트 쿠폰의 상층 패턴, 중간층 패턴을 복수로 구비하여 유리섬유에 의한 편심 검사의 오류를 배제할 수 있어 편심 검사의 정밀성을 좀더 향상시킬 수 있다.

Claims (10)

  1. 삭제
  2. 절연층을 사이에 두고 형성되는 복수의 회로층, 그리고 상기 복수의 회로층 중 세 회로층의 편심을 검사하는 테스트 쿠폰을 포함하는 인쇄회로기판에 있어서,
    상기 테스트 쿠폰은,
    편심 여부 검사를 위한 검사기가 접속되는 제1 및 제2 검사 패턴;
    상기 세 회로층 중에서 상부에 위치한 회로층과 동일한 층에 형성되는 상층 패턴들;
    상기 세 회로층 중에서 중간에 위치한 회로층과 동일한 층에 형성되며, 상기 상층 패턴들과 각기 전기적으로 연결되는 중간층 패턴들; 및
    상기 세 회로층 중에서 하부에 위치한 회로층과 동일한 층에 형성되는 하층 패턴
    을 포함하고,
    상기 상층 패턴들은 상기 제1 검사 패턴에 전기적으로 연결되는 제1 상층패턴을 포함하고,
    상기 하층 패턴은 상기 제2 검사 패턴에 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 상층 패턴들이 평면 형상이 환형인 것을 특징으로 하는 인쇄회로기판.
  4. 제2항에 있어서,
    상기 중간층 패턴들의 평면 형상이 원형 또는 환형인 것을 특징으로 하는 인쇄회로기판.
  5. 제2항에 있어서,
    상기 하층 패턴은 평면으로 볼 때 상기 상층 패턴들과 상기 중간층 패턴들이 형성된 부분 전체를 포함하도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  6. 제2항에 있어서,
    상기 제1 상층 패턴이 복수로 구비되며, 연결부에 의해 서로 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  7. 제2항에 있어서,
    상기 상층 패턴들은 상기 제2 검사 패턴에 전기적으로 연결되며 상기 제1 상층 패턴과 전기적으로 연결되지 않는 제2 상층 패턴을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  8. 제2항에 있어서,
    상기 중간층 패턴들은 서로 개별적으로 형성되어, 상기 상층 패턴들과 일대일 대응하여 형성되는 것을 특징으로 하는 인쇄회로기판.
  9. 제2항에 있어서,
    상기 제1 검사 패턴과 상기 제2 검사 패턴이 외부로 노출되는 것을 특징으로 하는 인쇄회로기판.
  10. 제2항에 있어서,
    상기 상부에 위치한 회로층부터 상기 하부에 위치한 회로층을 연결하는 비아 홀에 의해 상기 하층 패턴과 상기 제2 검사 패턴이 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
KR1020060064003A 2006-07-07 2006-07-07 인쇄회로기판 KR100797690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060064003A KR100797690B1 (ko) 2006-07-07 2006-07-07 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060064003A KR100797690B1 (ko) 2006-07-07 2006-07-07 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20080004988A KR20080004988A (ko) 2008-01-10
KR100797690B1 true KR100797690B1 (ko) 2008-01-23

Family

ID=39215555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064003A KR100797690B1 (ko) 2006-07-07 2006-07-07 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100797690B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2952724B1 (fr) * 2009-11-17 2012-07-27 Thales Sa Dispositif de controle de la metallisation de cartes electroniques imprimees
KR101158226B1 (ko) * 2010-12-21 2012-06-19 삼성전기주식회사 다층 인쇄 회로 기판 및 이의 제조방법
KR101158237B1 (ko) * 2011-01-10 2012-06-19 삼성전기주식회사 인쇄 회로 기판
KR20140013850A (ko) * 2012-07-27 2014-02-05 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145628A (ja) * 1997-11-05 1999-05-28 Toshiba Corp 印刷配線基板
JP2000223840A (ja) * 1999-02-04 2000-08-11 Sharp Corp ビルドアップ多層配線板の製造方法
KR20050038238A (ko) * 2003-10-21 2005-04-27 삼성전기주식회사 층간 편심 확인이 가능한 인쇄회로기판
KR20050055991A (ko) * 2003-12-09 2005-06-14 삼성전기주식회사 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145628A (ja) * 1997-11-05 1999-05-28 Toshiba Corp 印刷配線基板
JP2000223840A (ja) * 1999-02-04 2000-08-11 Sharp Corp ビルドアップ多層配線板の製造方法
KR20050038238A (ko) * 2003-10-21 2005-04-27 삼성전기주식회사 층간 편심 확인이 가능한 인쇄회로기판
KR20050055991A (ko) * 2003-12-09 2005-06-14 삼성전기주식회사 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법

Also Published As

Publication number Publication date
KR20080004988A (ko) 2008-01-10

Similar Documents

Publication Publication Date Title
US7381903B2 (en) Printed circuit board and inspection method therefor
US20080149382A1 (en) Method of inspecting printed wiring board and printed wiring board
KR100797690B1 (ko) 인쇄회로기판
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
KR101120405B1 (ko) 프로브 블록 조립체
KR102600623B1 (ko) 프로브 카드 어셈블리
US7013563B2 (en) Method of testing spacings in pattern of openings in PCB conductive layer
JP2020088318A (ja) 配線基板の検査方法及び配線基板の製造方法
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
TWI665450B (zh) 電性連接裝置
US7571399B2 (en) Process for checking the quality of the metallization of a printed circuit
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
KR100645645B1 (ko) 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
KR100796172B1 (ko) 비접촉 싱글사이드 프로브 구조
JPH07240583A (ja) 多層プリント配線板およびその製造方法
JP2006005163A (ja) 半導体装置及びその実装検査方法
KR100575619B1 (ko) 테스트 패턴
JP5098417B2 (ja) 位置精度測定装置
KR101039775B1 (ko) 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
KR20180075277A (ko) 인쇄회로기판
CN111869336A (zh) 测试样品和用于检查电路板的方法
KR101474770B1 (ko) 검사패턴을 구비하는 인쇄회로기판
KR100633055B1 (ko) 프루브 카드
TWI386129B (zh) 電路板文字漏印之檢測方法
US6639396B2 (en) Detecting structure formed on a PCB to detect unavailability of the lines

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee