JP5098417B2 - 位置精度測定装置 - Google Patents
位置精度測定装置 Download PDFInfo
- Publication number
- JP5098417B2 JP5098417B2 JP2007116572A JP2007116572A JP5098417B2 JP 5098417 B2 JP5098417 B2 JP 5098417B2 JP 2007116572 A JP2007116572 A JP 2007116572A JP 2007116572 A JP2007116572 A JP 2007116572A JP 5098417 B2 JP5098417 B2 JP 5098417B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- electrode member
- stacked
- measurement electrode
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
請求項3に記載の発明は、請求項1又は2に記載の構成に加え、前記各測定用電極部材には、それぞれ発信器が設けられ、前記測定部は、前記各発信器から送信された信号を検知して電流が流れたか否かを検知し、この電流の有無に基づいて、前記一方の測定用電極部材が前記他方の測定用電極部材の前記特定の部位に接触したか否かを判断することを特徴とする。
[発明の実施の形態1]
[発明の実施の形態2]
[発明の実施の形態3]
[発明の実施の形態4]
[発明の実施の形態5]
[参考例]
2,3 半導体基板
2a,2b,2c,3a,3b,3c 半導体チップ
2d バンプ
3d 電極パッド
10 位置精度測定装置
11 擬似積層型半導体装置
12,13 測定用擬似基板
14 測定用電極部材
14a 突起部
15,25,30,37,43,50 測定用電極部材
20 電源
21 測定部
22 電流計
23 判断部
Claims (6)
- 2枚以上の半導体基板が積層される積層型半導体装置の製造時に用いられ、前記各半導体基板と同形状の各測定用擬似基板同士の位置精度を測定する位置精度測定装置において、
前記各測定用擬似基板のそれぞれの互いに対応した位置に配置される複数の測定用電極部材と、
前記各測定用擬似基板を位置合わせして積層した時に、前記互いに対応する位置に配置された一対の測定用電極部材の内、一方の測定用電極部材が他方の測定用電極部材の特定の部位に接触しているか否かを検出し、前記一方の測定用電極部材が前記他方の測定用電極部材の前記特定の部位に接触していない場合に、前記測定用擬似基板が所定の位置に積層されたと判断するとともに、前記一方の測定用電極部材が前記他方の測定用電極部材の前記特定の部位に接触した場合に、前記測定用擬似基板が所定の位置よりズレた状態で積層されたと判断する測定部とを有することを特徴とする位置精度測定装置。 - 2枚以上の半導体基板が積層される積層型半導体装置の製造時に用いられ、前記各半導体基板同士の位置精度を測定する位置精度測定装置において、
前記各半導体基板のそれぞれの互いに対応した位置に配置される複数の測定用電極部材と、
前記各半導体基板を位置合わせして積層した時に、前記互いに対応する位置に配置された一対の測定用電極部材の内、一方の測定用電極部材が他方の測定用電極部材の特定の部位に接触しているか否かを検出し、前記一方の測定用電極部材が前記他方の測定用電極部材の前記特定の部位に接触していない場合に、前記半導体基板が所定の位置に積層されたと判断するとともに、前記一方の測定用電極部材が前記他方の測定用電極部材の前記特定の部位に接触した場合に、前記半導体基板が所定の位置よりズレた状態で積層されたと判断する測定部とを有することを特徴とする位置精度測定装置。 - 前記各測定用電極部材には、それぞれ発信器が設けられ、前記測定部は、前記各発信器から送信された信号を検知して電流が流れたか否かを検知し、この電流の有無に基づいて、前記一方の測定用電極部材が前記他方の測定用電極部材の前記特定の部位に接触したか否かを判断することを特徴とする請求項1又は2に記載の位置精度測定装置。
- 前記互いに対応する位置に配置された一対の測定用電極部材の内の少なくとも一つには、他方の測定用電極部材側に向けて突出して、当該他方の測定用電極部材に接触又は、非接触状態となる突起部を形成したことを特徴とする請求項1乃至3のいずれかに記載の位置精度測定装置。
- 前記他方の測定用電極部材には、前記突起部と対応した挿入される開口が形成され、前記測定部は、前記突起部が前記開口の周縁部に非接触状態の時に、前記各測定用電極部材からの通電状態を検出されない状態を、所定の位置に積層されたと判断するように構成されたことを特徴とする請求項4に記載の位置精度測定装置。
- 前記他方の測定用電極部材は、複数の電極部材に分割され、各電極部材への通電状態を検出することにより、前記測定部にて、何れの方向へズレているか否かを検出するようにしたことを特徴とする請求項4に記載の位置精度測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116572A JP5098417B2 (ja) | 2007-04-26 | 2007-04-26 | 位置精度測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116572A JP5098417B2 (ja) | 2007-04-26 | 2007-04-26 | 位置精度測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277380A JP2008277380A (ja) | 2008-11-13 |
JP5098417B2 true JP5098417B2 (ja) | 2012-12-12 |
Family
ID=40055025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116572A Active JP5098417B2 (ja) | 2007-04-26 | 2007-04-26 | 位置精度測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098417B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11227815B2 (en) | 2019-08-30 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
US11348848B2 (en) | 2019-08-30 | 2022-05-31 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198740A (ja) * | 1984-03-23 | 1985-10-08 | Hitachi Ltd | 半導体装置 |
JPH0465851A (ja) * | 1990-07-06 | 1992-03-02 | Tokyo Electron Yamanashi Kk | 検査装置 |
JP2638556B2 (ja) * | 1995-04-20 | 1997-08-06 | 日本電気株式会社 | プローブカードチェッカー |
JP3870067B2 (ja) * | 2001-11-05 | 2007-01-17 | ローム株式会社 | 半導体装置 |
JP2005286049A (ja) * | 2004-03-29 | 2005-10-13 | Sharp Corp | 超音波フリップチップ接合方法および接合装置 |
-
2007
- 2007-04-26 JP JP2007116572A patent/JP5098417B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11227815B2 (en) | 2019-08-30 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
US11348848B2 (en) | 2019-08-30 | 2022-05-31 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2008277380A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103063886B (zh) | 用于探测集成电路的探针卡 | |
US8691601B2 (en) | Semiconductor device and penetrating electrode testing method | |
EP1637893B1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
CN101118899A (zh) | 将预定元件置于目标平台的装置和方法 | |
WO2019085949A1 (zh) | 基板、面板、检测装置以及对准检测方法 | |
JP5098417B2 (ja) | 位置精度測定装置 | |
KR101120405B1 (ko) | 프로브 블록 조립체 | |
US20170192051A1 (en) | Laminate bond strength detection | |
KR102600623B1 (ko) | 프로브 카드 어셈블리 | |
JP2006147601A (ja) | 半導体ウェハーおよびその検査方法 | |
JP4326495B2 (ja) | 半導体基板用検査装置の組立方法 | |
KR100797690B1 (ko) | 인쇄회로기판 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
KR100891531B1 (ko) | 패턴 정렬 불량 검출 장치 | |
JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
WO2018173448A1 (ja) | 電気的接続装置 | |
JP2014038091A (ja) | 電気検査用治具の製造方法 | |
CN102856239A (zh) | 将预定元件置于目标平台的装置和方法 | |
JPH11142472A (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
JP5145332B2 (ja) | プローブカード | |
CN102856300A (zh) | 将预定元件置于目标平台的装置和方法 | |
CN103337487B (zh) | 用于集成电路的附接的方法和装置 | |
TWI841243B (zh) | 測試元件組 | |
JPH10116866A (ja) | 半導体装置及び、この半導体装置とプローブカードとの位置決め方法 | |
JP2008281576A (ja) | 導電パターン検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5098417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |