CN103063886B - 用于探测集成电路的探针卡 - Google Patents

用于探测集成电路的探针卡 Download PDF

Info

Publication number
CN103063886B
CN103063886B CN201210084817.2A CN201210084817A CN103063886B CN 103063886 B CN103063886 B CN 103063886B CN 201210084817 A CN201210084817 A CN 201210084817A CN 103063886 B CN103063886 B CN 103063886B
Authority
CN
China
Prior art keywords
chip
probe card
probe
testing engine
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210084817.2A
Other languages
English (en)
Other versions
CN103063886A (zh
Inventor
王敏哲
彭经能
林鸿志
陈颢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103063886A publication Critical patent/CN103063886A/zh
Application granted granted Critical
Publication of CN103063886B publication Critical patent/CN103063886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Abstract

一种器件包括探针卡，该探针卡进一步包括芯片。该芯片包括半导体衬底、设置在芯片中的测试引擎，其中，测试引擎包括形成在半导体衬底上的器件，其中该器件选自基本上由无源器件、有源器件、及其组合所构成的组。多个探针接触件形成在芯片的表面上，并且电连接至测试引擎。本发明还提供了用于探测集成电路的探针卡。

Description

用于探测集成电路的探针卡
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及用于探测集成电路的探针卡。
背景技术
随着集成电路的尺寸越来越小，越来越多的器件和功能被集成在半导体芯片内。结果，需要在半导体芯片的表面上形成越来越多的电连接件如焊球和微凸块，并且电连接件的间距(pitch)变得越来越小。这引发了测试集成电路的问题。当电连接件的间距变得太小时，可能不能使用探针卡，这是因为探针卡上的探针引脚的间距大于半导体芯片上电连接件的间距。即使在测试中使用了探针卡，电连接件被探针卡损伤的可能性也很高。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：探针卡，包括：芯片，包括：半导体衬底；测试引擎，设置在所述芯片中，其中，所述测试引擎包括形成在所述半导体衬底上的器件，其中，所述器件选自基本上由无源器件、有源器件、及其组合所构成的组；以及多个探针接触件，形成在所述芯片的表面上，并且电连接至所述测试引擎。
该器件还包括：测试设备，配置为探测集成电路，其中，所述测试设备电连接至所述测试引擎，并且配置为驱动所述测试引擎探测，以探测电连接至所述芯片的所述多个探针接触件的被测器件(DUT)。
在该器件中，所述探针卡包括测试晶圆，其中，所述芯片是所述晶圆的多个芯片中之一。
在该器件中，所述探针卡包括多个分立芯片，其中，每个所述芯片均包括附加测试引擎。
在该器件中，所述芯片包括：多个通孔，穿透所述半导体衬底；多个焊盘，其中，所述多个焊盘和所述多个探针接触件位于所述半导体衬底的相对面上；以及多个弹簧引脚，其中，所述多个弹簧引脚的后端电连接至所述多个焊盘。
该器件还包括：被测器件(DUT)，电连接至所述芯片的所述多个探针接触件；以及引导件，用于引导所述DUT与所述探针卡对准，其中，所述引导件安装至所述探针卡。
在该器件中，所述多个焊盘具有第一最小间距，所述第一最小间距等于或者大于所述多个探针接触件的第二最小间距。
在该器件中，所述探针卡包括堆叠在所述芯片上的附加芯片，并且其中，所述附加芯片的电连接件被电连接至所述芯片的电连接件。
在该器件中，所述芯片和所述附加芯片中的一个是完整晶圆的一部分，并且所述芯片和所述附加芯片中的另一个是分立芯片。
在该器件中，所述芯片是完整晶圆的一部分，并且所述附加芯片是分立芯片。
在该器件中，所述芯片是第一完整晶圆的一部分，并且所述附加芯片是第二完整晶圆的一部分，其中，所述第一完整晶圆接合至所述第二完整晶圆。
根据本发明的另一方面，提供了一种器件，包括：探针卡，包括：芯片，包括：半导体衬底；测试引擎，设置在所述芯片中，其中，所述测试引擎包括选自基本上由无源器件、有源器件、及其组合所构成的组的器件；多个探针接触件，形成在所述芯片的表面上，并且电连接至所述测试引擎；多个通孔，穿透所述半导体衬底；以及多个弹簧引脚，其中，所述多个弹簧引脚的后端电连接至所述多个通孔。
该器件还包括：介电衬底，连接至所述芯片，其中，所述多个弹簧引脚穿透所述介电衬底，并且其中，所述多个弹簧引脚的引脚尖端和后端位于所述介电衬底的相对面上。
该器件还包括：印刷电路板；以及测试设备，配置为探测集成电路，其中，所述测试设备通过所述印刷电路板和所述多个弹簧引脚电连接至所述测试引擎，并且配置为驱动对电连接至所述芯片的所述多个探针接触件的被测器件(DUT)的测试。
在该器件中，所述探针卡包括完整晶圆，其中，所述芯片是所述晶圆的多个芯片之一。
在该器件中，所述探针卡包括多个分立芯片，其中，每个所述芯片均包括多个测试引擎中之一。
在该器件中，所述多个弹簧引脚具有第一最小间距，所述第一最小间距不小于所述多个探针接触件的第二最小间距。
在该器件中，所述测试引擎包括有源测试引擎，并且其中，所述有源测试引擎配置为通过所述多个弹簧引脚接收控制信号，并且实施对具有与所述多个探针接触件相接触的电连接件的DUT的探测。
根据本发明的又一方面，提供了一种方法，包括：将探针卡的探针接触件与被测器件(DUT)的电连接件相接触，其中，所述探针接触件位于芯片的表面上，并且其中，所述芯片包括：半导体衬底；测试引擎，设置在所述芯片中，其中，所述测试引擎包括选自无源器件、有源器件、及其组合的器件；以及多个通孔，穿透所述半导体衬底，并且电连接至所述探针接触件；以及通过将信号发送至所述测试引擎对所述DUT实施探测。
在该方法中，实施所述探测的步骤包括：从测试设备将控制信号发送至所述测试引擎中的有源测试引擎，并且从所述有源测试引擎将探测结果接收至所述测试设备中，并且其中，所述有源测试引擎配置为从所述测试设备接收所述控制信号，对所述DUT实施探测以生成所述探测结果，并将所述探测结果发送至所述测试设备。
该方法还包括：将所述测试引擎电连接至弹簧引脚，并通过所述弹簧引脚向所述测试引擎传送信号。
在该方法中，所述探针卡包括第一完整晶圆，所述第一完整晶圆包括所述芯片，其中，所述DUT是第二完整晶圆，并且其中，设置所述探针接触件的步骤包括：将所述第一完整晶圆中的对准标记与所述第二完整晶圆中的对准标记对准；以及以一对一的对应方式将所述第二完整晶圆的所述电连接件与所述探针接触件相接触。
附图说明
为了更充分地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1至图4是测试晶圆、被测器件(DUT)、以及其中相应的芯片的立体图；
图5示出了在其中包括测试引擎(test engine)的硅基探针卡的一部分的横截面图；以及
图6至图17示出了根据各个实施例的对DUT的探测，其中示出了硅基探针卡的各个实施例。
具体实施方式
在下面详细讨论本发明实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
根据各个实施例提供了基于形成在半导体芯片/晶圆上的集成电路制造出的探针卡。还提供了使用实施例的探针卡探测/测试被测器件(DUT)的方法。在全文各个视图和示例性实施例中，相似的参考数字用于指示相似的元件。
图1示出了根据实施例的探针卡20以及使用探针卡20探测的DUT 100的一部分的立体图。探针卡20包括半导体晶圆22(测试晶圆，请参考图5)，半导体晶圆22进一步包括位于一面上的探针接触件24。半导体晶圆22可以包括在半导体衬底30(在图1中未示出，请参考图5)上形成的集成电路。因此，探针卡20在完整说明书中称为硅基探针卡20，但是半导体衬底30也可以由硅以外的半导体材料形成。
DUT 100可以是在其中包括集成电路器件例如晶体管(未示出)的器件晶圆，但是DUT 100也可以是另一种类型的器件。DUT 100可以包括多个芯片102，这些芯片彼此可以完全相同。可选地，一些芯片102可以与其他芯片102不同。在图4中示出了芯片102之一的放大图。在DUT 100的顶面上形成电连接件104，其中电连接件104可以是微凸块、焊球、铜凸块、金属焊盘、或其他类型的适用连接件。在一些实施例中，可以在DUT100的与连接件104相对的面上设置连接件114。连接件114可以是焊料凸块(在本领域中也被称为C4凸块)。电连接件104可以具有小于例如约40μm的最小间距P1。而且，连接件104的直径D1可以小于约20μm。通过连接件104实施对DUT 100的探测。
探针卡20中的探针接触件24具有至少一些(也可能全部)的连接件104的镜像图案。因此，当使硅基探针卡20与DUT 100接触时，探针接触件24与连接件104相接触。探针接触件24的数量可以等于连接件104的数量。结果，在探测期间，每个探针接触件24都与一个连接件104相接触，并且，每个连接件104都与一个探针接触件24相接触。探针接触件24可以是微凸块、金属焊盘、凸块下金属化层(UBM)的形式，或者可以是其他可应用的形式。在可选实施例中，一些连接件104具有对应的接触探针接触件24，而其他一些连接件104不具有对应的接触探针接触件24。在探测期间，可以通过使测试晶圆22中的对准标记23与DUT 100中的对准标记112对准来实施连接件104与探针接触件24的对准。
硅基探针卡20中的半导体晶圆22可以包括多个芯片26。在一些实施例中，芯片26的总数等于DUT 100中的芯片102的总数，并且，芯片26的位置也与芯片102的位置对准。在这些实施例中，每个芯片26都用于探测一个芯片102。图2和图3均示出了芯片26的放大立体图，其中采用矩形图案示出了芯片26中的器件(如晶体管)。在一些实施例中，芯片26包括集成电路器件如无源器件(电阻器、或电容器等)和/或有源器件(如晶体管)。芯片26中的集成电路器件可以用作测试引擎。因此，在完整说明书中，芯片26还被称为测试引擎26。如在图2中所示出的，芯片26可以是无源测试引擎，其包括无源器件，且不包括有源器件。
可选地，如图3中所示，芯片26可以是有源测试引擎，其包括有源器件如晶体管，如用电路符号表示的。芯片26中的有源器件可以包括现场可编程门阵列(FPGA)和/或内置自测试(BIST)电路。因此，有源测试引擎26可以接收来自测试设备的控制信号，对DUT 100实施探测，并将探测结果反馈回测试设备。在芯片26中建立探测能力可以减少所需的探针引脚和弹簧引脚(pogo pin)44(在图3中未示出，请参考图5)的数量。芯片26还可以包括用于检测缺陷位置的故障定位检测功能，和/或用于修复缺陷DUT的修复功能。
图5示出了硅基探针卡20的一部分的横截面图，根据一些实施例，该硅基探针卡20可以是晶圆级探针卡。在实施例中，硅基探针卡20包括半导体晶圆22。半导体晶圆22进一步包括半导体衬底30，该半导体衬底30可以是例如硅衬底，但是也可以由其他半导体材料形成。在半导体衬底30的一面上形成互连结构28，该互连结构28可以包括金属线和通孔(未示出)。可以在衬底30的一面上形成有源器件32。在示例性实施例中，在衬底30的示出的底面上形成有源器件32，并使该有源器件32电连接至探针接触件24和通孔34(有时也被称为硅通孔或衬底通孔)。在衬底30的示出的顶面上形成金属焊盘38，并将金属焊盘38电连接至通孔34。在可选实施例中，在衬底30的顶面上可以形成互连结构28和有源器件32。可以采用三维集成电路(3DIC)制造工艺形成半导体晶圆22。例如，首先在衬底30的一面上形成有源器件32，接着形成通孔34，该通孔34延伸至衬底30中。然后形成互连结构28。还形成了探针接触件24。然后实施背面研磨以暴露出通孔34，然后可以形成金属焊盘38和将通孔34连接至焊盘38的对应连接件。
将介电衬底40连接到衬底30的面上，其中，弹簧引脚44安装在介电衬底40中。介电衬底40对电连接件提供绝缘，并对衬底30提供机械支撑。结果，可以减少测试晶圆22的翘曲。弹簧引脚44可以包括可调节且可延伸的引脚，当受压时该引脚可以轻微伸缩，当不施加外力时，该引脚也可以回到原位。因此，弹簧引脚44的尖端可以具有良好的共面性，即使测试晶圆22和介电衬底40具有翘曲，弹簧引脚44仍可以与上面的印刷电路板(PCB)48中的焊盘49具有良好的电接触。在一些实施例中，如图12至图17中所示，弹簧引脚44也可以穿透插座(socket base)62，该插座被所锁定和固定在PCB 48上。使弹簧引脚44的尖端与PCB 48中的接触焊盘49相接触。弹簧引脚44的后端可以接合(land)在金属焊盘38上，并电连接至该金属焊盘38。因此，弹簧引脚44充当PCB 48和晶圆22之间的可靠连接件。
探针接触件24具有最小间距P1，该最小间距P1可以与DUT 100(图1)的最小间距P1相同，并且可以小于约40μm。弹簧引脚44和金属焊盘38具有最小间距P2，其大于P1。因此，硅基探针卡20具有用于将探针接触件24的间距P1转变成更大的弹簧引脚44的间距P2的扇出结构(fan-out structure)，并因此，可以很容易地将弹簧引脚44连接至PCB 48，该PCB48通常具有较大间距。在实施例中，从探针接触件24到金属焊盘38，具有一对一的对应关系，其中，每个探针接触件24都连接至一个金属焊盘38，反之亦然。在其他实施例中，从探针接触件24到金属焊盘38，具有一对多的对应关系，其中，多个探针接触件24连接至一个金属焊盘38，或者，可选地，每个探针接触件24都连接至多个金属焊盘38。随着晶圆22和PCB 48之间的连接，将有源器件32(其包括在有源引擎26中)中的BIST/FPGA电路电连接至探针接触件24，并因此有源引擎26可以探测DUT100(图1)中的电路以生成探测结果，并将探测结果发送至弹簧引脚44，并进一步发送至PCB 48。
在一些实施例中，硅基探针卡20处于晶圆级，并且在硅基探针卡20中形成完整测试晶圆22。在可选实施例中，硅基探针卡20处于芯片级，并且图5中示出的分立芯片(discrete chip)26(和对应衬底30)是已从测试晶圆22(图1)切割的测试晶圆22的一部分。因此，取决于衬底30的尺寸，介电衬底40和PCB 48的尺寸处于晶圆级或芯片级。
图6示出了芯片级硅基探针卡20的横截面图，以及硅基探针卡20与测试头和沟道板(test head and channel board)50的连接方案，测试头和沟道板50属于测试设备。分立芯片26与介电衬底40相接合，介电衬底40也具有芯片级尺寸。也可以将介电衬底40和分立芯片26固定到PCB 48，PCB 48中也可以具有集成电路器件，如有源电路。在一些实施例中，可以将芯片26和介电衬底40接合至PCB 48，其中弹簧引脚44提供从芯片26到PCB 48的电连接。PCB 48还可以提供从弹簧引脚44到测试头和沟道板50的电连接。
在探测DUT 100期间，将DUT 100置于探测器卡盘110上。因为硅基探针卡20处于芯片级，在每次探测中，探测一个管芯102。在探测一个芯片102之后，移动硅基探针卡20以接触并探测另一芯片102，如箭头54所示。
图7示出了晶圆级硅基探针卡20的横截面图以及硅基探针卡20与测试头和沟道板50的连接方案。将完整晶圆22(其中包括多个芯片26)与介电衬底40(具有晶圆级尺寸)相接合，并进一步固定在PCB 48上。在探测DUT 100期间，使测试晶圆22上的探针接触件24与DUT100的连接件104相接触。可以在晶圆级实施探测，并且可以探测完整DUT 100而不需要移动硅基探针卡20。
图8示出了多芯片级硅基探针卡20的横截面图，该多芯片级硅基探针卡20包括接合至同一介电衬底40的多个分立芯片26。硅基探针卡20中的芯片26的数量少于，但是其也可以等于DUT 100中的芯片102的总数。多芯片级硅基探针卡20的使用使得探测效率增高。然而，探测完整DUT 100仍可能需要多个探针。可以使用多路转接器56在不同的芯片26之间形成多路连接来实施探测。这可以用于探测具有大量(例如，大于一千或者数万)探针接触件24的芯片26。
图9示出了晶圆级硅基探针卡20的横截面图，该晶圆级硅基探针卡20包括堆叠的晶圆。例如，堆叠晶圆22A和22B，并将该晶圆22A和22B连接至介电衬底40。可以通过电连接件27实施晶圆22A和22B的堆叠，其中，晶圆22A和22B可以彼此接合，或者彼此物理接触但不接合。通过这种方案，测试晶圆如22A和22B可以重复用于探测不同的产品。例如，测试晶圆22A可以用于DC连接的探测，而测试晶圆22B可以用于AC连接的探测。当探测具有不同设计的不同产品时，可以为不同的产品定制多个测试晶圆22B，而同一测试晶圆22A可以用于不同产品的探测。这可以降低设计和制造测试器件的成本。测试晶圆22A和22B合起来也可以被称为晶圆上晶圆(WoW)立方体(cube)。
图10示出了与图9中所示的相似的硅基探针卡20，除了硅基探针卡20是包括多个芯片26(例如，堆叠在一起的芯片26A和26B)的芯片级测试单元。芯片26A和26B合起来也可以被称为芯片上芯片(CoC)立方体。
图11示出了与图9和图10中所示的相似的实施例，除了硅基探针卡20包括晶圆上芯片堆叠件，其中多个芯片26与同一测试晶圆22相接触或者相接合。芯片26和测试晶圆22合起来也可以被称为晶圆上芯片(CoW)立方体。可以认识到：图9至图11中所示的实施例是示例性组合，然而存在可以采用不同方案如芯片上晶圆方案形成的更多立方体，这些方案也都在本发明的范围内。此外，可以有两种以上级别的芯片/晶圆堆叠以形成立方体，其中，每一种级别可以包括一个或多个芯片或晶圆。因此，立方体可以包括但不限于芯片上芯片上芯片(CoCoC)、衬底上芯片(CoS)、衬底上晶圆上芯片(CoWoS)、和衬底上晶圆上晶圆(WoWoS)等。可以使同一立方体中的芯片、晶圆和系统彼此相接触而不接合，或者可选地，接合在一起。
图12至图17示出了根据一些实施例的探测工艺和相应的装置的横截面图。注意，如图12至图17中示出的硅基探针卡20可以与图1至图11中的探针卡20基本上相同。而且，与图6至图11中的硅基探针卡20相比，按照上下颠倒翻转的形式示出了硅基探针卡20。请注意，尽管图12至图17示出了芯片26/晶圆22通过具有半圆形状的连接件连接至弹簧引脚44，但是由半圆形状表示的连接件可以是如图5中的焊盘38，或者可选地可以是焊球、金属凸块、铜柱、或UBM等。
在图12至图17的每一个附图中，均提供了测试头和沟道板50，并且该测试头和沟道板50连接至自动测试设备60，该自动测试设备60被配置成向硅基探针卡20提供测试信号。可选地，测试设备60提供控制信号以驱动测试引擎26，以使测试引擎26指导对DUT 100的探测。测试头和沟道卡50也可以从相应的探针卡20接收信号和探测结果。将PCB 48电连接至测试头和沟道板50。弹簧引脚44的尖端可以与PCB 48表面上的导电焊盘49相接触。可以可选地将插座62置于PCB 48上方并电连接至该PCB 48。也可以将插座62固定到PCB 48上以形成集成部分。可以将介电衬底40和芯片26/晶圆22接合至插座62。通过参考图1至图11所示的实施例可以获得硅基探针卡20和DUT 100的细节。
在图12至图17中，在探测期间，DUT 100设置有面向下的连接件104。由真空头64保持DUT 100，该真空头64使DUT 100下降，直到连接件104与硅基探针卡20的探针接触件24相接触。在其中DUT 100是薄的实施例中，可以将载体63接合至DUT 100的后面以机械支撑DUT100。通过引导件66引导DUT 100的下降，引导件66限制DUT 100的水平运动以确保连接件104和探针接触件24之间的精确对准。然后可以通过自动测试设备60启动探测。在完成探测之后，真空头66(其也可以是压头)升高DUT 100。
图12示出了DUT 100的探测，该DUT 100是包括芯片102的单芯片DUT。硅基探针卡20还是包括单芯片26的单芯片探针卡。图13示出了DUT 100的探测，该DUT 100是晶圆级DUT。硅基探针卡20还是包括完整晶圆22的晶圆级探针卡。图14示出了DUT 100的多芯片级探测，该DUT 100可以是晶圆级DUT。硅基探针卡20包括多个芯片26。该方案可以用于测试例如包括具有不同设计的一种以上类型的芯片的DUT。图15示出了DUT 100的晶圆级探测，该DUT 100是晶圆级DUT。硅基探针卡20包括堆叠的晶圆22A和22B，该晶圆22A和22B基本上与图9中所示的相同。图16示出了DUT 100的芯片级探测，该DUT 100是芯片级DUT。硅基探针卡20包括堆叠的芯片26A和26B，该芯片26A和26B与图10中的基本上相同。图17示出了DUT 100的晶圆级探测，该DUT 100是晶圆级DUT。硅基探针卡20包括在晶圆22上堆叠的芯片26。该实施例可以与图11中的基本上相同。
通过使用实施例，进行全晶圆级探测是可能的，从而改进探测的生产量，并降低损伤DUT的可能性。可以对具有非常小的间距(例如，具有小于约40μm的间距)的微凸块实施探测。而且，出于修复DUT的目的可以引入修复引擎。
根据实施例，一种器件包括探针卡，该探针卡进一步包括芯片。该芯片包括半导体衬底、设置在芯片中的测试引擎，其中测试引擎包括形成在半导体衬底上的器件，其中，该器件选自基本上由无源器件、有源器件及其组合所构成的组。多个探针接触件形成在芯片的表面上，并且电连接至测试引擎。
根据其他实施例，一种探针卡，包括芯片，该芯片进一步包括：半导体衬底，在芯片中设置的测试引擎，其中，测试引擎包含选自无源器件和有源器件的器件。多个探针接触件形成于芯片表面上并电连接至测试引擎。多个通孔穿透半导体衬底。多个弹簧引脚包括电连接至多个通孔的后端。
根据又一个实施例，一种方法，包括：使探针卡的探针接触件与被测器件(DUT)的电连接件相接触，其中，探针接触件位于芯片的表面。该芯片包括半导体衬底，设置在芯片中的测试引擎，其中，该测试引擎包括选自无源器件、有源器件、及其组合的器件。该芯片还包括：穿透半导体衬底并且电连接至探针接触件的多个通孔。该方法还包括：通过将信号发送至测试引擎对DUT实施探测。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，在其中进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易地理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (20)

1.一种半导体器件，包括：
探针卡，包括：
芯片，包括：
半导体衬底；
测试引擎，设置在所述芯片中，其中，所述测试引擎包括形成在所述半导体衬底上的器件，其中，所述器件选自由无源器件、有源器件、及其组合所构成的组；以及
多个焊盘，所述多个焊盘具有第一最小间距，所述第一最小间距大于多个探针接触件的第二最小间距；以及
所述探针卡还包括所述多个探针接触件，形成在所述芯片的表面上，
并且电连接至所述测试引擎；
所述探针卡还包括堆叠在所述芯片上的附加芯片，所述附加芯片的电连接件被电连接至所述芯片的电连接件；以及
所述半导体器件还包括引导件，用于引导被测器件与所述探针卡对准，其中，所述引导件安装至所述探针卡。
2.根据权利要求1所述的半导体器件，还包括：测试设备，配置为探测集成电路，其中，所述测试设备电连接至所述测试引擎，并且配置为驱动所述测试引擎探测，以探测电连接至所述芯片的所述多个探针接触件的被测器件。
3.根据权利要求1所述的半导体器件，其中，所述探针卡包括测试晶圆，其中，所述芯片是所述晶圆的多个芯片中之一。
4.根据权利要求1所述的半导体器件，其中，所述探针卡包括多个分立芯片，其中，每个所述分立芯片均包括附加测试引擎。
5.根据权利要求1所述的半导体器件，其中，所述芯片包括：
多个通孔，穿透所述半导体衬底；
所述多个焊盘，其中，所述多个焊盘和所述多个探针接触件位于所述半导体衬底的相对面上；以及
多个弹簧引脚，其中，所述多个弹簧引脚的后端电连接至所述多个焊盘。
6.根据权利要求5所述的半导体器件，还包括：
所述被测器件，电连接至所述芯片的所述多个探针接触件。
7.根据权利要求1所述的半导体器件，其中，所述芯片和所述附加芯片中的一个是完整晶圆的一部分，并且所述芯片和所述附加芯片中的另一个是分立芯片。
8.根据权利要求1所述的半导体器件，其中，所述芯片是完整晶圆的一部分，并且所述附加芯片是分立芯片。
9.根据权利要求1所述的半导体器件，其中，所述芯片是第一完整晶圆的一部分，并且所述附加芯片是第二完整晶圆的一部分，其中，所述第一完整晶圆接合至所述第二完整晶圆。
10.一种半导体器件，包括：
探针卡，包括：
芯片，包括：
半导体衬底；
测试引擎，设置在所述芯片中，其中，所述测试引擎包括选自由无源器件、有源器件、及其组合所构成的组的器件；
多个焊盘，所述多个焊盘具有第一最小间距，所述第一最小间距大于多个探针接触件的第二最小间距；
多个通孔，穿透所述半导体衬底；以及
多个弹簧引脚，其中，所述多个弹簧引脚的后端电连接至所述多个通孔；以及
所述探针卡还包括所述多个探针接触件，形成在所述芯片的表面上，并且电连接至所述测试引擎；
所述探针卡还包括堆叠在所述芯片上的附加芯片，所述附加芯片的电连接件被电连接至所述芯片的电连接件；以及
所述半导体器件还包括引导件，用于引导被测器件与所述探针卡对准，其中，所述引导件安装至所述探针卡。
11.根据权利要求10所述的半导体器件，还包括：介电衬底，连接至所述芯片，其中，所述多个弹簧引脚穿透所述介电衬底，并且其中，所述多个弹簧引脚的引脚尖端和后端位于所述介电衬底的相对面上。
12.根据权利要求10所述的半导体器件，还包括：
印刷电路板；以及
测试设备，配置为探测集成电路，其中，所述测试设备通过所述印刷电路板和所述多个弹簧引脚电连接至所述测试引擎，并且配置为驱动对电连接至所述芯片的所述多个探针接触件的所述被测器件的测试。
13.根据权利要求10所述的半导体器件，其中，所述探针卡包括完整晶圆，其中，所述芯片是所述晶圆的多个芯片之一。
14.根据权利要求10所述的半导体器件，其中，所述探针卡包括多个分立芯片，其中，每个所述分立芯片均包括多个附加测试引擎中之一。
15.根据权利要求10所述的半导体器件，其中，所述多个弹簧引脚具有第一最小间距，所述第一最小间距不小于所述多个探针接触件的第二最小间距。
16.根据权利要求10所述的半导体器件，其中，所述测试引擎包括有源测试引擎，并且其中，所述有源测试引擎配置为通过所述多个弹簧引脚接收控制信号，并且实施对具有与所述多个探针接触件相接触的电连接件的被测器件的探测。
17.一种半导体器件探测方法，包括：
将探针卡的探针接触件与被测器件的电连接件相接触，其中使用引导件引导所述被测器件与所述探针卡对准，其中所述引导件安装至所述探针卡，其中，所述探针接触件位于芯片的表面上，并且其中，所述芯片包括：
半导体衬底；
测试引擎，设置在所述芯片中，其中，所述测试引擎包括选自无源器件、有源器件、及其组合的器件；以及
多个通孔，穿透所述半导体衬底，并且电连接至所述探针接触件；以及
多个焊盘，所述多个焊盘具有第一最小间距，所述第一最小间距大于所述探针接触件的第二最小间距；以及
通过将信号发送至所述测试引擎对所述被测器件实施探测；以及
所述探针卡还包括堆叠在所述芯片上的附加芯片，所述附加芯片的电连接件被电连接至所述芯片的电连接件。
18.根据权利要求17所述的半导体器件探测方法，其中，实施所述探测的步骤包括：从测试设备将控制信号发送至所述测试引擎中的有源测试引擎，并且从所述有源测试引擎将探测结果接收至所述测试设备中，并且其中，所述有源测试引擎配置为从所述测试设备接收所述控制信号，对所述被测器件实施探测以生成所述探测结果，并将所述探测结果发送至所述测试设备。
19.根据权利要求17所述的半导体器件探测方法，还包括：将所述测试引擎电连接至弹簧引脚，并通过所述弹簧引脚向所述测试引擎传送信号。
20.根据权利要求17所述的半导体器件探测方法，其中，所述探针卡包括第一完整晶圆，所述第一完整晶圆包括所述芯片，其中，所述被测器件是第二完整晶圆，并且其中，设置所述探针接触件的步骤包括：
将所述第一完整晶圆中的对准标记与所述第二完整晶圆中的对准标记对准；以及
以一对一的对应方式将所述第二完整晶圆的所述电连接件与所述探针接触件相接触。
CN201210084817.2A 2011-10-21 2012-03-27 用于探测集成电路的探针卡 Active CN103063886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/278,570 US8957691B2 (en) 2011-10-21 2011-10-21 Probe cards for probing integrated circuits
US13/278,570 2011-10-21

Publications (2)

Publication Number Publication Date
CN103063886A CN103063886A (zh) 2013-04-24
CN103063886B true CN103063886B (zh) 2017-04-12

Family

ID=48106595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210084817.2A Active CN103063886B (zh) 2011-10-21 2012-03-27 用于探测集成电路的探针卡

Country Status (3)

Country Link
US (1) US8957691B2 (zh)
CN (1) CN103063886B (zh)
TW (1) TWI483327B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452310B (zh) * 2012-05-03 2014-09-11 Chroma Ate Inc Test device for stacked wafers
US9952279B2 (en) * 2012-12-21 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for three dimensional integrated circuit testing
CN103402307B (zh) * 2013-07-31 2016-09-07 安徽博泰电路科技有限公司 一种印刷电路板弹性焊盘结构
US10131023B2 (en) * 2013-09-30 2018-11-20 Apple Inc. Adjustable fixture
TWI516786B (zh) 2013-12-13 2016-01-11 Mpi Corp Detection and debugging of the system
CN110146729A (zh) 2014-01-24 2019-08-20 矽创电子股份有限公司 主动式探针装置
TWI512296B (zh) * 2014-01-24 2015-12-11 Sitronix Technology Corp 主動式探針裝置
TWI498578B (zh) * 2014-01-29 2015-09-01 King Yuan Electronics Co Ltd 半導體元件測試系統及其影像處理加速方法
CN104837006B (zh) * 2014-02-11 2017-11-10 京元电子股份有限公司 半导体元件测试系统及其影像处理加速方法
US9435849B2 (en) 2014-06-30 2016-09-06 Infineon Technologies Ag Method for testing semiconductor dies and a test apparatus
US10101365B2 (en) * 2014-07-17 2018-10-16 Kabushiki Kaisha Nihon Micronics Semiconductor module, electrical connector, and inspection apparatus
KR20160123890A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 검증용 인터포저
TWI702402B (zh) * 2015-05-07 2020-08-21 義大利商探針科技公司 特別用於減少間距應用的具有垂直探針的測試頭
CN105140142A (zh) * 2015-08-10 2015-12-09 华进半导体封装先导技术研发中心有限公司 晶圆电性抽测用的转接板工艺
WO2018004756A1 (en) 2016-06-27 2018-01-04 Sukalpa Biswas Memory system having combined high density, low bandwidth and low density, high bandwidth memories
US10656200B2 (en) * 2016-07-25 2020-05-19 Advantest Test Solutions, Inc. High volume system level testing of devices with pop structures
JP2018021779A (ja) * 2016-08-02 2018-02-08 株式会社日本マイクロニクス プローブカード、及び検査方法
WO2018118075A1 (en) 2016-12-23 2018-06-28 Intel Corporation Fine pitch probe card methods and systems
CN108630562A (zh) * 2017-03-21 2018-10-09 马维尔国际贸易有限公司 用于极小节距集成电路测试的设备和构造方法
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites
KR102361639B1 (ko) * 2017-07-10 2022-02-10 삼성전자주식회사 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법
TWI658271B (zh) * 2017-08-25 2019-05-01 鴻勁精密股份有限公司 Electronic component crimping unit and test equipment for its application
CN109425810B (zh) * 2017-08-18 2021-08-24 台湾积体电路制造股份有限公司 半导体测试装置、半导体测试系统以及半导体测试方法
CN107505564B (zh) * 2017-09-19 2023-04-25 长电科技（滁州）有限公司 一种芯片的测试—防翘脚入袋装置及其操作方法
US10775414B2 (en) 2017-09-29 2020-09-15 Intel Corporation Low-profile gimbal platform for high-resolution in situ co-planarity adjustment
US11061068B2 (en) 2017-12-05 2021-07-13 Intel Corporation Multi-member test probe structure
US11204555B2 (en) 2017-12-28 2021-12-21 Intel Corporation Method and apparatus to develop lithographically defined high aspect ratio interconnects
US11073538B2 (en) 2018-01-03 2021-07-27 Intel Corporation Electrical testing apparatus with lateral movement of a probe support substrate
US10866264B2 (en) 2018-01-05 2020-12-15 Intel Corporation Interconnect structure with varying modulus of elasticity
US10488438B2 (en) 2018-01-05 2019-11-26 Intel Corporation High density and fine pitch interconnect structures in an electric test apparatus
CN108279368A (zh) * 2018-01-23 2018-07-13 德淮半导体有限公司 测试机台及测试方法
KR102107101B1 (ko) * 2018-03-26 2020-05-12 영남대학교 산학협력단 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
TWI677690B (zh) * 2018-08-28 2019-11-21 創意電子股份有限公司 漩渦式探針、探針測試裝置、探針卡系統及多晶片模組之失效分析方法
US11543454B2 (en) 2018-09-25 2023-01-03 Intel Corporation Double-beam test probe
US10935573B2 (en) * 2018-09-28 2021-03-02 Intel Corporation Slip-plane MEMS probe for high-density and fine pitch interconnects
CN112014604A (zh) * 2019-05-28 2020-12-01 云谷（固安）科技有限公司 一种晶圆测试装置、测试系统及测试方法
IT201900014211A1 (it) * 2019-08-07 2021-02-07 Technoprobe Spa Testa di misura a sonde verticali perfezionata
US11226372B2 (en) 2019-10-09 2022-01-18 International Business Machines Corporation Portable chip tester with integrated field programmable gate array
USD1015282S1 (en) 2022-02-01 2024-02-20 Johnstech International Corporation Spring pin tip
US20230258688A1 (en) * 2022-02-07 2023-08-17 Johnstech International Corporation Spring probe assembly for a kelvin testing system
CN115128389B (zh) * 2022-08-31 2022-12-02 皇虎测试科技(深圳)有限公司 一种ate测试接口装置和设备
US20240145317A1 (en) * 2022-11-01 2024-05-02 Samsung Electronics Co., Ltd. Semiconductor packages having test pads
CN115665983B (zh) * 2022-11-14 2023-10-10 惠州市金百泽电路科技有限公司 一种埋置器件pcb板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1847869A (zh) * 2005-04-13 2006-10-18 索尼株式会社 半导体集成电路和测试其间的连接状态的方法
CN101079372A (zh) * 2006-05-25 2007-11-28 索尼株式会社 基板处理方法和半导体装置的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011859A1 (en) 1993-12-23 2002-01-31 Kenneth R. Smith Method for forming conductive bumps for the purpose of contrructing a fine pitch test device
CN1257209A (zh) 1998-11-17 2000-06-21 埃皮技术公司 小间距接触装置
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP3791689B2 (ja) * 2004-01-09 2006-06-28 日本電子材料株式会社 プローブカード
TW200525675A (en) * 2004-01-20 2005-08-01 Tokyo Electron Ltd Probe guard
US7180315B2 (en) * 2004-06-28 2007-02-20 Sv Probe, Ltd. Substrate with patterned conductive layer
JP2006010629A (ja) * 2004-06-29 2006-01-12 Tokyo Electron Ltd 平行調整機構を備えたプローブカード
JP4842640B2 (ja) * 2005-12-28 2011-12-21 日本発條株式会社 プローブカードおよび検査方法
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US20080106292A1 (en) 2006-11-02 2008-05-08 Corad Technology, Inc. Probe card having cantilever probes
US8166446B2 (en) * 2007-09-13 2012-04-24 Jabil Circuit, Inc. Flexible test fixture
US7750651B2 (en) 2008-03-07 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level test probe card
JP2011089891A (ja) 2009-10-22 2011-05-06 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置
TWI416117B (zh) 2009-10-28 2013-11-21 Mpi Corp 探針卡
JP5372706B2 (ja) * 2009-11-04 2013-12-18 株式会社日本マイクロニクス プローブ針ガイド部材及びこれを備えたプローブカード並びにそれを用いる半導体装置の試験方法
US9952279B2 (en) 2012-12-21 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for three dimensional integrated circuit testing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1847869A (zh) * 2005-04-13 2006-10-18 索尼株式会社 半导体集成电路和测试其间的连接状态的方法
CN101079372A (zh) * 2006-05-25 2007-11-28 索尼株式会社 基板处理方法和半导体装置的制造方法

Also Published As

Publication number Publication date
TW201318088A (zh) 2013-05-01
TWI483327B (zh) 2015-05-01
CN103063886A (zh) 2013-04-24
US8957691B2 (en) 2015-02-17
US20130099812A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103063886B (zh) 用于探测集成电路的探针卡
US9372227B2 (en) Integrated circuit test system and method
CN103887193B (zh) 用于三维集成电路测试的装置
Smith et al. Evaluation of TSV and micro-bump probing for wide I/O testing
US8310253B1 (en) Hybrid probe card
US8806400B1 (en) System and method of testing through-silicon vias of a semiconductor die
US8344749B2 (en) Through carrier dual side loop-back testing of TSV die after die attach to substrate
CN102169870A (zh) 半导体装置和穿通电极测试方法
US9448285B2 (en) Method and apparatus of wafer testing
KR101882566B1 (ko) 반도체 구조물을 테스트하는 방법
Yaglioglu et al. Direct connection and testing of TSV and microbump devices using NanoPierce™ contactor for 3D-IC integration
US9678142B2 (en) Two-step interconnect testing of semiconductor dies
US9606143B1 (en) Electrically conductive pins for load boards lacking Kelvin capability for microcircuit testing
US7342409B2 (en) System for testing semiconductor components
TWI576588B (zh) 混成電氣接觸器
JP2010156569A (ja) 積層ｌｓｉチップのシステム検査のための方法および装置
US8802454B1 (en) Methods of manufacturing a semiconductor structure
US8912810B2 (en) Contactor with multi-pin device contacts
US20040032271A1 (en) Anisotropic probing contactor
US11804413B1 (en) Product design for test to enable electrical non-destructive test for measuring multi-chip interconnect defects
Chen et al. Fan-out wafer level chip scale package testing
US10802071B2 (en) Elemental mercury-containing probe card
Yaglioglu et al. Contact testing of copper micro-pillars with very low damage for 3D IC assembly
US20080218174A1 (en) Apparatus and method for identifying proper orientation and electrical conductivity between a semiconductor device and a socket or contactor
Mak Testing Silicon Interposer–PCB shrunk 100X

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant