TW201318088A - 半導體裝置及其測試方法 - Google Patents

Abstract

本發明係提供一種半導體裝置，其包含一探針卡，且此探針卡更包含一晶片。此晶片包含一半導體基材、及一測試引擎設置於此半導體基材上，其中此測試引擎包含一元件形成於此半導體基材上，其中此元件基本上擇自一被動元件、一主動元件或前述之組合。複數個探針接觸點形成於此晶片之一表面上並與此測試引擎電性連接。

Description

半導體裝置及其測試方法

本發明係有關於半導體裝置，且特別是有關於一種使用探針卡作測試之半導體裝置。

隨著積體電路之尺寸持續微縮，半導體晶片中整合了越來越多的元件及功能。因此，需要在半導體晶片之表面上形成越來越多的電連接器，例如銲球及微凸塊，且需持續縮減這些電連接器之間的間距。如此，將導致對積體電路的測試造成問題。當電連接器的間距太小時，探針卡上探針之間的間距會大於半導體晶片上探針之間的間距，因而使探針卡無法使用。即使在測試中使用探針卡，電連接器亦有高機率被探針卡損傷。

本發明實施例係提供一種半導體裝置，包括：一探針卡，包括：一晶片，包括：一半導體基材；一測試引擎設置於此晶片中，其中此測試引擎包含一元件形成於此半導體基材上，其中此元件基本上擇自一被動元件、一主動元件及前述之組合；以及複數個探針接觸點形成於此晶片之一表面上並與此測試引擎電性連接。

本發明實施例亦提供一種半導體裝置，包括：一探針卡，包括：一晶片，包括：一半導體基材；一測試引擎設置於此晶片中，其中此測試引擎包含一元件形成於此半導體基材上，其中此元件基本上擇自一被動元件、一主動元件及前述之組合；複數個探針接觸點形成於此晶片之一表面上並與此測試引擎電性連接；複數個通孔貫穿此半導體基材；以及複數個探針，其中這些探針之背端與這些貫穿孔電性連接。

本發明實施例亦提供一種半導體裝置之測試方法，包括：將一探針卡之探針接觸點放置於與一待測裝置之電連接器相接觸，其中這些探針接觸點係位於一晶片之一表面上，且其中此晶片包含：一半導體基材；一測試引擎設置於此晶片中，其中此測試引擎包含一元件形成於此半導體基材上，其中此元件基本上擇自一被動元件、一主動元件及前述之組合；複數個探針接觸點形成於此晶片之一表面上並與此測試引擎電性連接；複數個通孔貫穿此半導體基材並與這些探針接觸點電性連接；以及藉由傳送一訊號至此測試引擎，在一待測裝置上進行一測試。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

本發明接下來將會提供許多不同的實施例以實施本發明中不同的特徵。值得注意的是，這些實施例提供許多可行之發明概念並可實施於各種特定情況。然而，在此所討論之這些特定實施例僅用於舉例說明本發明之製造及使用方法，但非用於限定本發明之範圍。

本發明實施例係提供由積體電路組成，形成於半導體晶片/晶圓上之探針卡。此外，本發明實施例亦提供了使用探針卡探測(probing)/測試(testing)待測裝置(DUT)之方法。在本說明書之各實施例及圖式中，相似的參考標號代表相似元件。

第1圖顯示依照本發明一實施例之一部分之探針卡20及以探針卡20對待測裝置100進行探測之透視圖。探針卡20包含半導體晶圓22(測試晶圓，請參見第5圖)。此半導體晶圓22之一側上具有探針接觸點24。半導體晶圓22可包含形成於半導體基材30(於第1圖中未顯示，請參見第5圖)上之積體電路。因此，雖然半導體基材30亦可由其他非為矽的半導體材料形成，探針卡20在本說明書係稱為矽基探針卡20。

待測裝置(devices-under-test，DUT)100可為一含有積體電路(例如電晶體)於其中之裝置晶圓，或其他型態之晶圓。待測裝置100可包含複數個晶片102。每一晶片102可彼此相同。或者，某些晶片102可與其他的晶片102不同。晶片102之放大圖可參見第4圖。電連接器104形成於待測裝置100之頂面上，其中電連接器104可為微凸塊、銲球、銅凸塊、金屬墊或者其他應用型態之連接器。在某些實施例中，連接器114可設置於待測裝置100之相對於連接器104的相反側。連接器114可為銲錫凸塊(在習知技術中亦稱為C4凸塊)。電連接器104可具有小於例如約40 μm之最小間距P1。此外，連接器104之直徑D1可小於約20 μm。可透過連接器104來對待測裝置100進行探測。

探針卡20中至少部分的探針接觸點24具有連接器104之鏡像圖案，且有可能為全部的探針接觸點24皆具有連接器104之鏡像圖案。因此，當將矽基探針卡20放置於與待測裝置100接觸時，探針接觸點24與連接器104相接觸。探針接觸點24之數量可與連接器104之數量相同。因此，在探測期間，每一個探針接觸點24皆與一個連接器104相接觸，且每一個連接器104皆與一個探針接觸點24相接觸。探針接觸點24可為微凸塊、金屬墊、凸塊下金屬(under-bump-metallurgies，UBM)、或其他應用形式的接觸點。在其他實施例中，某些連接器104對應接觸探針接觸點24，但某些連接器104未與探針接觸點24對應接觸。在探測期間，可透過對準測試晶圓22上的對準標記23及待測裝置100中的對準標記112來對齊連接器104與探針接觸點24。

矽基探針卡20中的半導體晶圓22可包含複數個晶片26。在某些實施例中，晶片26的總數係與待測裝置100中之晶片102總數相同，且晶片26的位置係對齊於晶片102。在這些實施例中，每一晶片26係用以探測晶片102之其中一者。第2圖及第3圖皆顯示了晶片26之放大透視圖，於其中，晶片26中的元件(例如電晶體)係顯示為矩形。在某些實施例中，晶片26包含例如被動元件及/或主動元件等積體電路裝置，被動元件可例如為電阻器、電容器等，主動元件可例如為電晶體。晶片26中的積體電路裝置可用以作為測試引擎。因此，在本說明書中，晶片26亦可稱為測試引擎26。以第2圖為例，晶片26可為被動測試引擎，其可包含被動元件，但不包含主動元件。或者，以第3圖為例，晶片26可為主動測試引擎，其可包含如電晶體之主動元件，如圖中所示之電路。晶片26中之主動元件可包含場程式化閘極陣列(field programmable gate array，FPGA)及/或內建自測試(built-in self test，BIST)之電路。因此，主動測試引擎26可接受來自一測試設備之控制訊號，對待測裝置100進行測試，並回饋測試結果至測試設備。將探測能力設置在晶片26內可減少所需要的探針(probe pins/pogo pins)44之數量(於第3圖中未顯示，請參見第5圖)。晶片26亦可包含偵測位置錯誤的功能，以偵測缺陷位置，及/或具有修復功能以修復具有缺陷的待測裝置。

第5圖顯示依照本發明一實施例之一部分之矽基探針卡20之剖面圖，其可為晶圓級探針卡。在一實施例中，矽基探針卡20包含半導體晶圓22。半導體晶圓22更包含半導體基材30，其可為矽基材或其他半導體材料形成之基材。內連線結構28可形成於半導體基材30之一側並可包含金屬線及通孔(未顯示)。主動元件32可形成於基材30之一側。在某些實施例中，主動元件32係形成於基材30之底部，並與探針接觸點24及通孔34(有時亦稱為矽通孔或基材通孔)電性連接。金屬墊38係形成於基材30之頂部，並與通孔34電性連接。在某些實施例中，內連線結構28及主動元件32可形成於基材30之頂部。半導體晶圓22可使用立體積體電路(3DIC)製程形成。例如，主動元件32首先形成於基材30之一側，並接著形成延伸至基材30內部的通孔34。接著形成內連線結構28及探針接觸點24。接著，進行背端研磨以暴露出通孔34。隨後，再形成金屬墊38，其與通孔34電性連接。

介電基材40接合於基材30之一側，且其中裝設有探針44。介電基材40提供與電連接器的絕緣，並提供基材30機械支撐。因此。可減少晶圓22的翹曲發生。探針44包含可調整及可延伸的針，其在受到壓力時可稍微收縮，且在沒有外力時可回復至原本狀態。因此，探針44之針尖可具有良好的共面性，且即使測試晶圓22及介電基材40產生翹曲，探針44與其上方之設置於印刷電路板(PCB)48上的接墊49仍具有良好的電性接觸。在某些實施例中，如第12圖至第17圖所示，探針44可穿透插座底62。插座底62係為密封地鎖在印刷電路板48上。探針44的針尖係與印刷電路板48中的接觸墊49相接觸。探針44的背端可設置在金屬墊38上並與其電性連接。因此，探針44係作為在印刷電路板48及晶圓22之可靠連接。

探針接觸點24具有最小間距P1，其可與待測裝置100(第1圖所示)之最小間距P1相同，例如可小於約40 μm。探針44及金屬墊38具有最小間距P2，其可大於間距P1。因此，矽基探針卡20具有擴散型(fan-out)結構以轉換探針接觸點24之間距P1至探針44之較大的間距P2，且因此探針44可用以與印刷電路板48連接。印刷電路板48通常具有較大的間距。在一實施例中，探針接觸點24與金屬墊38為一對一的對應連接，其中每一探針接觸點24皆與一金屬墊38相連接，或反之，每一金屬墊38皆與一探針接觸點24相連接。在其他實施例中，探針接觸點24與金屬墊38之間的連接亦可為一對多的對應連接。例如，多個探針接觸點24連接至一金屬墊38，或每一探針接觸點24皆與多個金屬墊38相連接。在晶圓22與印刷電路板48之間的連接中，主動元件32中的場程式化閘極陣列(FPGA)/內建自測試(BIST)電路(包含於主動測試引擎26中)係與探針接觸點24電性連接，並因此主動引擎26可探測待測裝置100(第1圖)中的電路而產生探測結果，並將此探測結果傳送給探針44，甚至是傳送給印刷電路板48。

在某些實施例中，矽基探針卡20係為晶圓級矽基探針卡，整個測試晶圓22係內建於矽基探針卡20中。在其他實施例中，矽基探針卡20係為晶片級矽基探針卡。例如，在第5圖中所顯示的是分離的晶片26(及相對應的基材30)，其為測試晶圓22的一部分，且已經從測試晶圓22(第1圖)中切割分離。因此，介電基材40及印刷電路板48的尺寸是依照基材30之尺寸來決定為對應的晶圓級或晶片級。

第6圖顯示依照本發明一實施例之晶片級矽基探針卡20及此矽基探針卡20與測試頭(test head)及通道板(channel board)50之連接剖面圖，此測試頭及通道板50係屬於測試設備之一部分。分離的晶片26係接合在介電基材40上。介電基材40亦具有晶片級尺寸。介電基材40及分離的晶片26可固定於印刷電路板48上。此印刷電路板48亦可具有積體電路裝置設於其中，例如主動電路元件。在某些實施例中，晶片26及介電基材40可連接於印刷電路板48上，其中探針44提供晶片26與印刷電路板48之電性連接。印刷電路板48亦可提供探針44與測試頭及通道板50電性連接。

在探測待測裝置100之期間，待測裝置100係放置在探測夾頭110上。既然矽基探針卡20係為晶片級，每一次探測係為探測多個晶片102之其中一者。在探測晶片102之其中一者後，矽基探針卡20會移動至與另一晶片102接觸並探測，如箭頭54所示。

第7圖顯示依照本發明一實施例之晶圓級矽基探針卡20及此矽基探針卡20與測試頭及通道板50之連接剖面圖，此測試頭及通道板50係屬於測試設備之一部分。晶圓22包含複數個晶片26於其中，且整個晶圓22與介電基材40相接合。介電基材40具有晶圓級尺寸，且固定於印刷電路板48上。在探測待測裝置100之期間，測試晶圓22上的探針接觸點24係放置於與待測裝置100之連接器104相接觸。此探測可為晶圓級，可探測整個待測裝置100而無需移動矽基探針卡20。

第8圖顯示複數個晶片級矽基探針卡20之剖面圖，其包含複數個分離的晶片26接合於相同的介電基材40上。矽基探針卡20中晶片的數量係小於或等於待測裝置100中晶片102的總數量。使用多個晶片級矽基探針卡20可增加探測的效率。然而，要探測整個待測裝置100可能仍需許多次的探測。此探測可由使用多工器(multiplexer，圖式中以MUX表示)56來進行晶片26之間的多工連接。其可用以探測具有高數量(例如高於1000或數百個)的探針接觸點24的晶片26。

第9圖顯示晶圓級矽基探針卡之剖面圖，其包含堆疊晶圓。例如，晶圓22A及22B係相互堆疊並與介電基材40接合。晶圓22A及22B可藉由電連接器27接合，其中晶圓22A及22B可相互接合或僅有物理接觸而未接合。在此圖中，測試晶圓例如22A及22B可重複使用來探測不同產品。例如，測試晶圓22A可用以探測直流訊號測試的連接，且測試晶圓22B可用以探測交流訊號測試的連接。當探測具有不同設計之不同產品時，可將複數個測試晶圓22B針對不同產品客製化設計，但相同的測試晶圓22A可用以探測不同產品。因此，可減少設計及製造測試裝置之成本。測試晶圓22A及22B可一併稱為晶圓上層疊晶圓(wafer-on-wafer，WOW)方塊。

除了矽基探針卡20係以晶片級為單位作測試，第10圖顯示與第9圖近似之矽基探針卡20，其包含複數個晶片26。例如，晶片26A及晶片26B係為相互堆疊。晶片26A及26B可一併稱為晶片上層疊晶片(chip-on-chip，CoC)方塊。

除了矽基探針卡20包含晶片上層疊晶圓之堆疊，第11圖顯示近似於第9及10圖之實施例，其中複數個晶片26係與相同的測試晶圓22接觸或接合。晶片26及測試晶圓22可一併稱為晶片上層疊晶圓(chip-on-wafer，CoW)方塊。可瞭解的是，第9至11圖所示之實施例僅用以舉例，其他使用不同結構之多種盒亦為本發明之精神範疇，例如晶圓上層疊晶片方塊。此外，可有兩層以上的晶片/晶圓堆疊來形成方塊，其中每一層可包含一或多個晶片或晶圓。此方塊因此可包含，但不限於：晶片上層疊晶片上層疊晶片(chip-on-chip-on-chip，CoCoC)、晶片上層疊基材(chip-on-substrate，CoS)、晶片上層疊晶圓上層疊基材(chip-on-wafer-on-substrate，CoWoS)、晶圓上層疊晶圓上層疊基材(wafer-on-wafer-on-substrate，WoWoS)及其類似物。在同一方塊中的這些晶片、晶圓及系統可彼此相接合，或僅接觸而未相接合。

第12至17圖顯示依照本發明某些實施例之探測過程及其對應裝置之剖面圖。值得注意的是，第12至17圖所示之矽基探針卡20與第1至11圖所示之探針卡20基本上相同。再者，矽基探針卡20相對於第6至11圖所示之矽基探針卡20為經過翻轉。值得注意的是，晶片26/晶圓22透過半圓形之連接器與探針連接，此半圓形之連接器之代表為第5圖所示之接墊38，或銲球、金屬凸塊、銅柱、凸塊下金屬或其類似物。

在第12至17圖之每一圖中，係提供了測試頭及通道板50，並連接至自動測試設備60，其係用以提供測試訊號至矽基探針卡20。或者，測試設備60提供測試訊號以驅動測試引擎26，以使測試引擎26探測待測裝置100。測試頭及通道板50亦可自相對應的探針卡20接收訊號及探測結果。印刷電路板48與測試頭及通道板50電性連接。探針44之針尖可與印刷電路板48表面上的導電墊49相接觸。插座底62可視需要放置於印刷電路板48上並與其電性連接。插座底62亦可固定於印刷電路板48上以與其形成一整體部分。介電基材40及晶片26/晶圓22可連接至插座底62。矽基探針卡20及待測裝置100之詳細討論可參見第1至11圖所示之實施例。

在第12至17圖中，在探測期間，待測裝置100係與連接器104面朝下放置。真空頭64可吸住待測裝置100，並使待測裝置100朝下移動，直至連接器104與矽基探針卡20之探針接觸點24相接觸。在某些待測裝置100具有較薄厚度之實施例中，載材63可附掛於待測裝置100之末端，以機械支撐待測裝置100。待測裝置100可由導引元件66引導下降，其可限制待測裝置100之水平移動，以確保連接器104與探針接觸點24精確對準。此探測可接著由自動化測試設備60初始化。在探測結束之後，以真空頭66(亦可為壓力頭)將待測裝置100舉起。

第12圖顯示100對待測裝置100進行探測，其中待測裝置為包含晶片102之單一晶片待測裝置，矽基探針卡20亦為一包含單一晶片26之單一晶片探針卡。第13圖顯示對待測裝置100進行探測，其中待測裝置100為晶圓級待測裝置，矽基探針卡20亦為包含整個晶圓22之晶圓級探針卡。第14圖顯示對待測裝置100進行多個晶片級探測，其中待測裝置100可為晶圓級待測裝置，矽基探針卡20可包含複數個晶片26。此圖式可用作為測試，例如待測裝置包含多於一種型態且具有不同設計之晶片。第15圖顯示對待測裝置100進行晶圓級探測，其待測裝置100為晶圓級待測裝置，矽基探針卡20基本上與第9圖之實施例相同，包含堆疊的晶圓22A及22B。第16圖顯示對待測裝置100進行晶片級探測，其中待測裝置100為晶片級待測裝置，矽基探針卡20基本上與第10圖之實施例相同，包含堆疊的晶片26A及26B。第17圖顯示對待測裝置100進行晶圓級探測，其中待測裝置100為晶圓級待測裝置，矽基探針卡20基本上與第11圖之實施例相同，包含晶片26堆疊於晶圓22上。

藉由使用前述之實施例，完整的晶圓級探測變得可能，並因此可增加探測的產能。此外，損傷待測裝置之機率亦降低。如此，可應用於探測間距非常小的微凸塊，例如間距小於約40 μm。此外，如需修復待測裝置，亦可整合修復引擎於前述之探針卡中。

雖然本發明已以數個較佳實施例揭露如上以使本發明之概念易於明瞭，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，當可依本發明為基礎作設計及修改製程或結構，以實現相同目的及/或達成本發明揭露之實施例之相同技術效果。任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

20．．．探針卡

22．．．測試晶圓

22A．．．測試晶圓

22B．．．測試晶圓

23．．．對準標記

24．．．探針接觸點

26．．．晶片

26A．．．晶片

26B．．．晶片

28．．．內連線結構

30．．．半導體基材

32．．．主動元件

34．．．通孔

38．．．接墊

40．．．介電基材

44．．．探針

48．．．印刷電路板

49．．．接觸墊

50．．．通道板

56．．．多工器

60．．．測試設備

62．．．插座底

63．．．載材

64．．．真空頭

66．．．導引元件

100．．．待測元件

102．．．晶片

104．．．電連接器

110．．．夾頭

112．．．對準標記

114．．．連接器

P1．．．間距

P2．．．間距

D1．．．電連接器之直徑

第1~4圖顯示為測試晶圓、待測裝置及其中之晶片之透視圖。

第5圖顯示為包含測試引擎於其中之一部分的矽基探針卡之剖面圖。

第6~17圖顯示為依照本發明實施例之以多種探針卡對待測裝置進行探測之示意圖。

20．．．探針卡

22．．．測試晶圓

23．．．對準標記

24．．．探針接觸點

26．．．晶片

100．．．待測元件

102．．．晶片

104．．．電連接器

112．．．對準標記

114．．．連接器

P1．．．間距

D1．．．電連接器之直徑

Claims (10)

1. 一種半導體裝置，包括：一探針卡，包括：一晶片，包括：一半導體基材；一測試引擎設置於該晶片中，其中該測試引擎包含一元件形成於該半導體基材上，其中該元件基本上擇自一被動元件、一主動元件或前述之組合；以及複數個探針接觸點形成於該晶片之一表面上並與該測試引擎電性連接。
2. 如申請專利範圍第1項所述之半導體裝置，更包含一用以探測積體電路之測試設備，其中該測試設備與該測試引擎電性連接，並用以驅動該測試引擎探測一與該晶片之該些探針接觸點連接之待測裝置。
3. 如申請專利範圍第1項所述之半導體裝置，其中該探針卡包含一測試晶圓複數個分離的晶片，且該晶片係為該測試晶圓中之複數個晶片中之一者。
4. 如申請專利範圍第1項所述之半導體裝置，其中該探針卡包含複數個分離的晶片，且每一晶片包含一額外的測試引擎。
5. 如申請專利範圍第1項所述之半導體裝置，其中該探針卡包含一額外的晶片堆積於該晶片上，該額外的晶片及該晶片藉由一電連接器相互電性連接，其中該晶片及該額外的晶片之其中一者為一完整晶圓中之一部分，且另一者為一分離的晶片，或該晶片及該額外的晶片各自為一第一完整晶圓及一第二完整晶圓之其中一部分。
6. 一種半導體裝置，包括：一探針卡，包括：一晶片，包括：一半導體基材；一測試引擎設置於該晶片中，其中該測試引擎包含一元件形成於該半導體基材上，其中該元件基本上擇自一被動元件、一主動元件或前述之組合；複數個探針接觸點形成於該晶片之一表面上並與該測試引擎電性連接；複數個通孔貫穿該半導體基材；以及複數個探針，其中該些探針之背端與該些貫穿孔電性連接。
7. 如申請專利範圍第6項所述之半導體裝置，更包含一介電基材與該晶片相接，其中該些探針貫穿該介電基材，且其中該些探針之針尖及背端係位於該介電基材之相對兩側。
8. 如申請專利範圍第6項所述之半導體裝置，其中該些探針具有一第一最小間距，該些探針接觸點具有具有一第二最小間距，該第一最小間距不小於該第二最小間距。
9. 一種半導體裝置之測試方法，包括：將一探針卡之探針接觸點放置於與一待測裝置之電連接器相接觸，其中該些探針接觸點係位於一晶片之一表面上，且其中該晶片包含：一半導體基材；一測試引擎設置於該晶片中，其中該測試引擎包含一元件形成於該半導體基材上，其中該元件基本上擇自一被動元件、一主動元件或前述之組合；複數個探針接觸點形成於該晶片之一表面上並與該測試引擎電性連接；複數個通孔貫穿該半導體基材並與該些探針接觸點電性連接；以及藉由傳送一訊號至該測試引擎，在一待測裝置上進行一測試。
10. 如申請專利範圍第9項所述之半導體裝置之測試方法，其中該探針卡包含含該晶片之一第一完整晶圓，其中該待測裝置係為一第二完整晶圓，且其中該放置該探針接觸點之步驟包含：對齊該第一完整晶圓中之對準標記及該第二完整晶圓中之對準標記；以及將該第二完整晶圓之接觸器與該些探針接觸點作一對一對應的接觸。