KR102600623B1 - 프로브 카드 어셈블리 - Google Patents

프로브 카드 어셈블리 Download PDF

Info

Publication number
KR102600623B1
KR102600623B1 KR1020170017282A KR20170017282A KR102600623B1 KR 102600623 B1 KR102600623 B1 KR 102600623B1 KR 1020170017282 A KR1020170017282 A KR 1020170017282A KR 20170017282 A KR20170017282 A KR 20170017282A KR 102600623 B1 KR102600623 B1 KR 102600623B1
Authority
KR
South Korea
Prior art keywords
tile
probe
card assembly
probe card
tile fixing
Prior art date
Application number
KR1020170017282A
Other languages
English (en)
Other versions
KR20180092027A (ko
Inventor
김규열
김유겸
김재원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170017282A priority Critical patent/KR102600623B1/ko
Priority to US15/832,762 priority patent/US10935574B2/en
Publication of KR20180092027A publication Critical patent/KR20180092027A/ko
Application granted granted Critical
Publication of KR102600623B1 publication Critical patent/KR102600623B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브 카드 어셈블리가 제공된다. 프로브 카드 어셈블리는, 인쇄 회로 기판, 상기 인쇄 회로 기판 상에 배치되는 타일 고정 기판, 상기 타일 고정 기판 상에 배치되고, 상기 타일 고정 기판에 탈착되는 복수의 세라믹 타일으로, 각각의 상기 세라믹 타일은 프로브를 포함하는 복수의 세라믹 타일, 및 상기 타일 고정 기판에 고정되는 적어도 하나의 얼라인 마크를 포함한다.

Description

프로브 카드 어셈블리{PROBE CARD ASSEMBLY}
본 발명은 프로브 카드 어셈블리에 관한 것이다. 구체적으로, 본 발명은 얼라인 마크를 포함하는 프로브 카드 어셈블리에 관한 것이다.
반도체 장치는 웨이퍼(wafer) 상에 패턴(pattern)을 형성시키는 팹(FAB, Fabrication) 공정과, 패턴이 형성된 웨이퍼를 각 단위 칩(chip)으로 조립하는 어셈블리(assembly) 공정에 의해 제조된다. 팹 공정과 어셈블리 공정 사이에는 웨이퍼를 구성하고 있는 단위 반도체 장치의 전기적 특성을 테스트하는 EDS(Electric Die Sorting) 공정이 진행된다.
EDS 공정은 웨이퍼를 구성하고 있는 반도체 장치들 중에서 불량품인 장치를 판별하기 위하여 진행된다. EDS 공정은 웨이퍼를 구성하는 반도체 장치들에 전기적 신호를 인가시키고, 인가된 전기적 신호로부터 체크되는 신호에 의해 반도체 장치의 불량 여부를 판단하는 테스트 장치를 이용한다.
테스트 장치에는 프로브 카드(probe card)가 제공된다. 프로브 카드는 반도체 장치의 전극 패드와 접촉하여 전기적 신호를 인가하는 프로브(probe)들이 구비된다. 이에 따라, 프로브 카드는 웨이퍼를 구성하는 반도체 장치들의 전기적 특성을 테스트할 수 있다.
반도체 기술이 고집적화됨에 따라, 프로브 카드 어셈블리에 실장되는 프로브의 개수도 많아지게 되었다. 이에 따라, 프로브 실장 효율이 향상된 프로브 카드 어셈블리가 요구되는 실정이다.
본 발명이 해결하고자 하는 기술적 과제는 프로브 실장 효율이 향상된 프로브 카드 어셈블리를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리는, 인쇄 회로 기판, 상기 인쇄 회로 기판 상에 배치되는 타일 고정 기판, 상기 타일 고정 기판 상에 배치되고, 상기 타일 고정 기판에 탈착되는 복수의 세라믹 타일으로, 각각의 상기 세라믹 타일은 프로브를 포함하는 복수의 세라믹 타일, 및 상기 타일 고정 기판에 고정되는 적어도 하나의 얼라인 마크를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리는, 복수의 관통홀을 포함하는 타일 고정 기판, 상기 타일 고정 기판에 고정되는 적어도 하나 이상의 얼라인 마크, 및 상기 타일 고정 기판 상에, 각각의 상기 관통홀에 대응되도록 배치되는 복수의 세라믹 타일을 포함하고, 각각의 세라믹 타일은 프로브를 포함하고, 상기 얼라인 마크는 상기 복수의 세라믹 타일과 비중첩되는 위치에 배치된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 테스트 장치의 개략적인 도면이다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 사시도이다.
도 3은 도 2의 프로브 카드 어셈블리의 평면도이다.
도 4a는 도 3의 영역(R)을 확대한 도면이다.
도 4b는 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 효과를 설명하기 위한 도면이다.
도 5는 도 3의 A-A'를 따라 절단한 단면도이다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 단면도이다.
도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 단면도이다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 평면도이다.
이하에서, 도 1을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리를 포함하는 반도체 테스트 장치를 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 반도체 테스트 장치의 개략적인 도면이다.
도 1을 참조하면, 반도체 테스트 장치(10)는 프로버실(100), 프로브 카드 어셈블리(200), 및 테스터(300)를 포함한다.
프로버실(100)에서는 EDS 공정이 수행될 수 있다. 즉, 프로버실(100)은 반도체 장치의 전기적 특성을 검사하는 EDS 공정을 위한 공간을 제공할 수 있다. 구체적으로, 프로버실(100)은 웨이퍼(W)의 전기적 특성을 검사하는 EDS 공정을 위한 공간을 제공할 수 있다.
프로버실(100)에는 이송 부재(110), 척(120), 및 웨이퍼(W)가 배치될 수 있다.
웨이퍼(W)는 척(120) 상에 배치될 수 있다. 웨이퍼(W)에는 EDS 공정으로 불량 여부를 판단하고자 하는 반도체 장치들이 형성될 수 있다. 구체적으로, 웨이퍼(W)는 반도체 장치의 전극 단자가 형성된 면이 위쪽을 향하도록 척(120) 상에 배치될 수 있다.
척(120)은 이송 부재(110) 상에 배치될 수 있다. 척(120)은 진공 흡착 등의 방법으로 그 상면 상에서 웨이퍼(W)를 고정시킬 수 있다.
도시하지 않았으나, 척(120)의 일측면에는 소정의 거칠기를 갖는 샌드 페이퍼가 배치될 수 있다. 후술되는 프로브(234)의 끝단에 이물질 등이 묻은 경우에, 샌드 페이퍼는 프로브(234)의 끝단을 샌드 페이퍼에 샌딩시킴으로써 이물질 등을 제거할 수 있다.
이송 부재(110)는 척(120) 아래에 배치되어 척(120)을 수평 방향(X, Y)과 수직 방향(Z)으로 직선 이동시킬 수 있다. 또한, 이송 부재(110)는 척(120)을 회전시킬 수도 있다. 여기서, 수평 방향(X, Y)은 웨이퍼(W)의 평면 상에서 반도체 장치들이 배열된 방향이고, 수직 방향(Z)은 웨이퍼(W)의 평면에 수직한 방향이다. 이에 따라, 척(120)에 고정된 웨이퍼(W)는, 수평 방향(X, Y) 또는 수직 방향(Z)으로 직선 이동하거나 회전할 수 있다.
예를 들어, 이송 부재(110)가 척(120)을 회전시키면, 웨이퍼(W)에 형성된 반도체 장치의 전극 단자들의 배열 방향은 프로브(234)의 배열 방향과 동일하게 정렬될 수 있다. 이송 부재(110)가 척(120)을 수평 방향(X, Y)으로 이동시키면, 웨이퍼(W)에 형성된 반도체 장치의 전극 단자들은 프로브(234)의 연직 방향 아래에 정렬될 수 있다. 또한, 이송 부재(110)가 척(120)을 수직 방향(Z)으로 이동시키면, 웨이퍼(W)에 형성된 반도체 장치의 전극 단자들은 프로브(234)에 물리적으로 접촉될 수 있다.
프로브 카드 어셈블리(200)는 인쇄 회로 기판(210; Printed Circuit Board), 타일 고정 기판(220), 및 복수의 세라믹 타일(230)을 포함한다. 또한, 각각의 세라믹 타일(230)은 프로브(234)를 포함할 수 있다. 프로브 카드 어셈블리(200)에 관해서는, 도 2 내지 도 5에 관한 설명에서 자세히 후술한다.
테스터(300)는 테스터 본체(310), 테스터 헤드(320), 및 베이스 유닛(330)을 포함한다.
베이스 유닛(330)에는 프로브 카드 어셈블리(200)가 접속될 수 있다. 구체적으로, 베이스 유닛(330)에는 인쇄 회로 기판(210)이 접속될 수 있다. 예를 들어, 암수 한 쌍을 이루는 커넥터가 베이스 유닛(330)과 인쇄 회로 기판(210)에 각각 배치될 수 있다. 이에 따라, 베이스 유닛(330)과 인쇄 회로 기판(210)은 서로 결합될 수 있다.
테스터 헤드(320)는 베이스 유닛(330)에 접속되는 프로브 카드 어셈블리(200)와 전기적으로 연결될 수 있다. 또한, 테스터 헤드(320)는 테스터 본체(310)에 전기적으로 연결될 수 있다. 이에 따라, 테스터 헤드(320)는 프로브 카드 어셈블리(200)와 테스터 본체(310) 사이에서 전기 신호를 전달할 수 있다.
테스터 본체(310)는 반도체 장치의 검사를 위한 전기 신호를 출력하고, 검사 결과의 전기 신호를 입력받을 수 있다. 이에 따라, 테스터 본체(310)는 웨이퍼(W)에 형성된 반도체 장치의 정상 동작 여부를 판단할 수 있다.
구체적으로, 테스터 본체(310)는 반도체 장치의 전기적 특성 검사에 필요한 전기 신호를 출력할 수 있다. 이어서, 테스터 헤드(320)는 테스터 본체(310)로부터 출력된 전기 신호를 프로브 카드 어셈블리(200)로 전달할 수 있다. 프로브 카드 어셈블리(200)로 전달된 전기 신호는 프로브(234)와 접촉된 전극 단자를 통해 반도체 장치에 인가될 수 있다. 이에 따라, 반도체 장치는 인가된 전기 신호에 따른 동작을 수행하고, 검사 결과의 전기 신호를 전극 단자를 통해 출력할 수 있다. 전극 단자에서 출력된 검사 결과의 전기 신호는 전극 단자에 접촉된 프로브(234)를 통해 프로브 카드 어셈블리(200)로 전달될 수 있다. 또한, 프로브 카드 어셈블리(200)는 검사 결과의 전기 신호를 테스터 헤드(320)로 전달할 수 있고, 테스터 본체(310)는 테스터 헤드(320)로부터 검사 결과의 전기 신호를 입력받을 수 있다. 이에 따라, 테스터(300)는 웨이퍼(W)에 형성된 반도체 장치의 정상 동작 여부를 판단할 수 있다.
이하에서, 도 2 내지 도 5를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리를 구체적으로 설명한다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 사시도이다. 도 3은 도 2의 프로브 카드 어셈블리의 평면도이다. 도 4a는 도 3의 영역(R)을 확대한 도면이다. 도 4b는 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 효과를 설명하기 위한 도면이다. 도 5는 도 3의 A-A'를 따라 절단한 단면도이다.
도 2 내지 도 5를 참조하면, 프로브 카드 어셈블리(200)는 인쇄 회로 기판(210), 타일 고정 기판(220), 복수의 세라믹 타일(230), 복수의 인터포저(240) 및 얼라인 마크(250)를 포함한다.
상술한 것처럼, 인쇄 회로 기판(210)은 베이스 유닛(330)에 결합되어 테스터 헤드(320)와 전기적으로 연결될 수 있다. 구체적으로, 도 5에 도시된 것처럼, 인쇄 회로 기판(210)은 테스터 접점(212) 및 제1 배선(214)을 포함할 수 있다.
테스터 접점(212)은 테스터 헤드(도 1의 320)와 전기적으로 연결될 수 있다. 즉, 테스터 본체(도 1의 310)로부터 출력된 전기 신호는 테스터 헤드(320)를 거쳐 테스터 접점(212)으로 전달될 수 있다. 또한, 웨이퍼(도 1의 W)에 형성된 반도체 장치의 전극 단자에서 출력된 검사 결과의 전기 신호는 테스터 접점(212)을 통해 테스터 헤드(320)로 전달될 수 있다.
인쇄 회로 기판(210)은 많은 수의 테스터 접점(212)을 포함할 수 있으나, 간결함을 위해 도 5에는 5개의 테스터 접점(212)만이 도시된다.
제1 배선(214)은 테스터 접점(212)을 인터포저(240)와 전기적으로 연결시킬 수 있다. 이에 따라, 제1 배선(214)은 인쇄 회로 기판(210)에서 전기 신호를 전달하기 위한 경로를 제공할 수 있다.
도 5에서, 제1 배선(214)은 개략적으로 도시되어 있다. 즉, 제1 배선(214)은 많은 물리적 형태 중 임의의 형태를 취할 수 있다.
도시된 것처럼, 인쇄 회로 기판(210)은 원형일 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
타일 고정 기판(220)은 인쇄 회로 기판(210) 상에 배치될 수 있다. 타일 고정 기판(220)은 프로브(234)를 포함하는 복수의 세라믹 타일(230)을 탈착시키기 위해 사용되는 기판일 수 있다. 예를 들어, 타일 고정 기판(220) 상에는 프로브(234)를 포함하는 복수의 세라믹 타일(230)이 실장될 수 있다.
도 2 및 도 5에 도시된 것처럼, 타일 고정 기판(220)은 복수의 관통홀(H)을 포함할 수 있다. 또한, 복수의 관통홀(H)은 서로 인접하게 배치될 수 있다. 이에 따라, 타일 고정 기판(220)에는 복수의 관통홀(H)이 조밀하게 형성될 수 있다.
예를 들어, 타일 고정 기판(220)이 인쇄 회로 기판(210)과 마찬가지로 원형인 경우에, 복수의 관통홀(H)은 서로 인접하게 배치되어 전체적으로 원형을 그릴 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 복수의 관통홀(H)은 다양한 형상으로 인쇄 회로 기판(210) 내에 형성될 수 있다. 또한, 타일 고정 기판(220)은 관통홀(H)을 포함하지 않을 수도 있다.
타일 고정 기판(220)은 금속으로 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
복수의 세라믹 타일(230)은 타일 고정 기판(220) 상에 배치될 수 있다. 또한, 복수의 세라믹 타일(230)은 타일 고정 기판(220)에 탈착될 수 있다. 예를 들어, 각각의 세라믹 타일(230)은 타일 고정 기판(220) 상에서 각각의 관통홀(H)에 대응되도록 배치될 수 있다. 복수의 관통홀(H)이 전체적으로 원형을 그리도록 배치되는 경우에, 복수의 세라믹 타일(230) 또한 전체적으로 원형을 그릴 수 있다.
구체적으로, 도시된 것처럼, 각각의 세라믹 타일(230)은 각각의 관통홀(H)보다 넓은 면적을 가질 수 있다. 즉, 각각의 세라믹 타일(230)은 각각의 관통홀(H) 상에서 관통홀(H)을 제외한 타일 고정 기판(220)의 나머지 부분과 중첩될 수 있다. 이에 따라, 각각의 세라믹 타일(230)은 관통홀(H)을 제외한 타일 고정 기판(220)의 나머지 부분 상에 고정되어, 타일 고정 기판(220) 상에서 각각의 관통홀(H)에 대응되도록 배치될 수 있다.
도 5에 도시된 것처럼, 각각의 세라믹 타일(230)은 프로브(234) 및 제2 배선(231)을 포함할 수 있다. 예를 들어, 각각의 세라믹 타일(230)은 프로브를 포함하는 다층 세라믹 기판(MLC; Multi Layered Ceramic)일 수 있다.
프로브(234)는 각각의 세라믹 타일(230) 상부에 배치되어 웨이퍼(도 1의 W)에 형성된 반도체 장치의 전극 단자와 접촉될 수 있다. 즉, 프로브 카드 어셈블리(200)로 전달된 전기 신호는 프로브(234)를 통해 반도체 장치에 인가될 수 있다. 또한, 반도체 장치의 전극 단자에서 출력된 검사 결과의 전기 신호는 프로브(234)를 통해 전달될 수 있다.
각각의 세라믹 타일(230)은 많은 수의 프로브(234)를 포함할 수 있으나, 간결함을 위해 도 5에는 각각 5개의 프로브(234)만이 도시된다.
제2 배선(231)은 프로브(234)를 인터포저(240)와 전기적으로 연결시킬 수 있다. 이에 따라, 제2 배선(231)은 각각의 세라믹 타일(230)에서 전기 신호를 전달하기 위한 경로를 제공할 수 있다.
도 5에서, 제2 배선(231)은 개략적으로 도시되어 있다. 즉, 제2 배선(231)은 많은 물리적 형태 중 임의의 형태를 취할 수 있다. 예를 들어, 각각의 세라믹 타일(230)이 다층 세라믹 기판인 경우에, 제2 배선(231)은 도전성 배선을 포함하는 복수의 세라믹 기판이 적층되어 형성될 수 있다.
복수의 인터포저(240)는 타일 고정 기판(220) 내에 배치되어, 인쇄 회로 기판(210)과 각각의 세라믹 타일(230)을 전기적으로 연결할 수 있다.
예를 들어, 각각의 인터포저(240)는 타일 고정 기판(220) 내에서 각각의 관통홀(H)에 대응하여 배치될 수 있다. 즉, 각각의 인터포저(240)는 인쇄 회로 기판(210)과 각각의 세라믹 타일(230) 사이에 개재되어, 타일 고정 기판(220)의 관통홀(H)에 배치될 수 있다.
상술한 것처럼, 각각의 인터포저(240)는 인쇄 회로 기판(210)의 제1 배선(214)과 전기적으로 연결될 수 있다. 또한, 각각의 인터포저(240)는 각각의 세라믹 타일(230)의 제2 배선(231)과 전기적으로 연결될 수 있다. 결과적으로, 제1 배선(214), 인터포저(240), 및 제2 배선(231)은 프로브 카드 어셈블리(200)에서 전기 신호를 전달하기 위한 경로를 제공할 수 있다.
얼라인 마크(250)는 타일 고정 기판(220)에 고정될 수 있다. 구체적으로, 얼라인 마크(250)는 타일 고정 기판(220) 상에 배치되어 고정될 수 있다.
프로브(234)를 이용하여 반도체 장치의 전기적 특성을 검사하기 위해서, 프로브(234)는 반도체 장치의 전극 단자와 접촉되도록 정확하게 정렬되어야 한다. 집적도가 높은 반도체 장치의 전기적 특성을 검사하는 경우에, 이러한 문제는 더욱 중요할 수 있다.
이에 따라, EDS 공정은 프로브 카드 어셈블리(200)에 형성된 얼라인 마크(250)를 인식하여, 프로브(234)를 웨이퍼(도 1의 W)에 형성된 반도체 장치의 전극 단자에 정확하게 정렬시킬 수 있다. 예를 들어, EDS 공정은 매크로 얼라인(macro alignment)에 얼라인 마크(250)를 사용할 수 있다. 일례로, EDS 공정은 얼라인 마크(250)를 인식하여 프로브 카드 어셈블리(200)의 중심을 웨이퍼(W)의 중심과 일치시킬 수 있다.
얼라인 마크(250)는 복수의 세라믹 타일(230)과 비중첩되는 위치에 배치될 수 있다. 즉, 얼라인 마크(250)는 복수의 세라믹 타일(230)과 마찬가지로 타일 고정 기판(220) 상에 배치될 수 있으나, 복수의 세라믹 타일(230)과 중첩되지 않을 수 있다. 예를 들어, 얼라인 마크(250)는 세라믹 타일(230) 상에 배치되지 않을 수 있다.
도 2 및 도 3에 관한 설명에서 상술한 것처럼, 각각의 세라믹 타일(230)은 타일 고정 기판(220) 상에 서로 인접하여 배치될 수 있다. 이 때, 얼라인 마크(250)는 최외곽에 배치되는 적어도 하나의 세라믹 타일(230)에 인접할 수 있다.
예를 들어, 얼라인 마크(250)는 타일 고정 기판(220)의 가장자리 상에 고정될 수 있다. 도 2 내지 도 4a에 도시된 것처럼, 복수의 세라믹 타일(230)이 전체적으로 원형을 그리는 경우에, 얼라인 마크(250)는 이 원형의 가장자리에 인접하여, 타일 고정 기판(220)의 가장자리 상에 고정될 수 있다. 즉, 얼라인 마크(250)는 원형을 그리는 복수의 세라믹 타일(230) 중 최외곽에 배치되는 적어도 하나의 세라믹 타일(230)에 인접하도록 배치될 수 있다.
몇몇 실시예에서, 얼라인 마크(250)는 3개 이상일 수 있다. 또한, 3개 이상의 얼라인 마크(250)는 대칭적으로 배치될 수 있다. 예를 들어, 도 2 및 도 3에 도시된 것처럼, 4개의 얼라인 마크(250)가 타일 고정 기판(220)에 대칭적으로 배치될 수 있다.
3개 이상의 얼라인 마크(250)는 수평면 상에서 프로브 카드 어셈블리(200)를 정확하게 위치시킬 수 있다. 즉, 웨이퍼(W)에 형성된 반도체 장치의 전극 단자들은 3개 이상의 얼라인 마크(250)를 이용하여 프로브(234)의 연직 방향 아래에 정확하게 정렬될 수 있다.
몇몇 실시예에서, 얼라인 마크(250)는 원기둥 형상일 수 있다. 즉, 도 3에 도시된 것처럼, 상면도에서 얼라인 마크(250)는 원형일 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 얼라인 마크(250)는 인식될 수 있는 다양한 형상을 가질 수 있다. 예를 들어, 상면도에서 얼라인 마크(250)는 십자가 형상일 수도 있다.
몇몇 실시예에서, 얼라인 마크(250)는 금속을 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 얼라인 마크(250)는 명암 차이에 의해 인식될 수 있는 다양한 물질을 포함할 수 있다. 예를 들어, 얼라인 마크(250)는 세라믹을 포함할 수도 있다.
이하에서, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 세라믹 타일을 구체적으로 설명한다. 도 4a는 도 3의 영역(R)을 확대한 도면이다.
도 4a에 도시된 것처럼, 각각의 세라믹 타일(230)은 프로브 패드(232) 및 고정부(236)를 더 포함할 수 있다.
프로브 패드(232)는 프로브(234)가 배치되는 세라믹 타일(230)의 전극 단자일 수 있다. 즉, 프로브 패드(232)에는 프로브(234)가 실장될 수 있다. 예를 들어, 프로브 패드(232)의 상면으로부터 프로브(234)가 돌출될 수 있다.
또한, 프로브 패드(232)는 인쇄 회로 기판(210)과 전기적으로 연결될 수 있다. 구체적으로, 프로브 패드(232)는 제2 배선(231)과 전기적으로 연결되어 인쇄 회로 기판(210)과 전기적으로 연결될 수 있다. 즉, 프로브 패드(232)는 인쇄 회로 기판(210)과 프로브(234)를 전기적으로 연결시킬 수 있다.
고정부(236)는 세라믹 타일(230)에서 프로브 패드(232)와 이격되어 배치될 수 있다.
또한, 고정부(236)는 세라믹 타일(230)을 타일 고정 기판(220)에 연결할 수 있다. 도 2 및 도 5에 관한 설명에서 상술한 것처럼, 각각의 세라믹 타일(230)은 각각의 관통홀(H) 상에서 관통홀(H)을 제외한 타일 고정 기판(220)의 나머지 부분과 중첩될 수 있다. 이 때, 고정부(236)는 타일 고정 기판(220)과 중첩되는 세라믹 타일(230)의 영역에 배치되어, 세라믹 타일(230)을 타일 고정 기판(220)에 연결할 수 있다.
예를 들어, 고정부(236)는 세라믹 타일(230)의 가장자리에 배치되어 세라믹 타일(230)을 타일 고정 기판(220)에 연결할 수 있다. 예를 들어, 도 4a에 도시된 것처럼, 고정부(236)는 직사각형 형상의 세라믹 타일(230)의 4개의 모서리에 배치될 수 있다.
고정부(236)는 세라믹 타일(230)을 관통하여, 세라믹 타일(230)의 하면으로부터 세라믹 타일(230)의 상면을 향하는 방향으로 연장될 수 있다. 세라믹 타일(230)의 하면에 배치되는 고정부(236)의 하면은 납땜 등에 의해 타일 고정 기판(220)에 연결될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
또한, 각각의 세라믹 타일(230)은 프로브 패드(232)와 이격되어 배치되는 다양한 전자 소자들(237, 238)을 더 포함할 수 있다.
예를 들어, 전자 소자들(237, 238)은 저항, 커패시터, 인덕터, 다이오드, 트랜지스터, 드라이버 회로, 집적 회로(예를 들어, 반도체 재료에 집적된 드라이버 회로, 디지털 프로세서, 디지털 메모리, 디지털 로직 회로, 아날로그 회로, 또는 이들의 조합), 또는 이들의 조합을 포함할 수 있다. 구체적으로, 전자 소자들(237, 238)은 동반 패일(fail)을 방지하는 보호 저항기(protection resistor), 또는 디커플링 커패시터(decoupling capacitor) 등을 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
이하에서, 도 4a 및 도 4b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 효과를 설명한다.
프로브 카드 어셈블리를 위해, 인쇄 회로 기판 상에 형성되고 프로브가 실장되는 세라믹 기판이 사용되고 있다. 세라믹 기판으로는 웨이퍼와 동일하거나 유사한 지름을 갖는 대구경 세라믹 기판이 사용될 수 있다.
그러나, 프로브 카드 어셈블리에는, 인쇄 회로 기판 상에 이어 붙어서 배치되는 작은 크기의 세라믹 타일들을 포함하는 타일형 세라믹 기판이 사용될 수도 있다. 이러한 타일형 세라믹 기판은 가공 기술이나 제작 비용의 측면에서 대구경 세라믹 기판보다 유리할 수 있다.
그러나, 타일형 세라믹 기판은 대구경 세라믹 기판보다 상대적으로 프로브 실장 효율이 떨어질 수 있다. 예를 들어, 도 4b에 도시된 것처럼, 각각의 세라믹 타일(230)은, 세라믹 타일(230)을 고정시키는 고정부(236)와 프로브(234)를 정렬시키기 위한 얼라인 마크(150a)를 포함할 수 있다.
세라믹 타일(230)에 배치된 고정부(236) 및 얼라인 마크(150a)는, 프로브 패드(232) 및 다양한 전자 소자들(237, 238)이 배치되기 위한 공간을 축소시키고, 결과적으로 프로브(234)의 실장 효율을 떨어뜨릴 수 있다.
특히, 얼라인 마크(150a)는 프로브(234)를 정렬시키기 위해 3개 이상만이 요구될 수 있다. 그러나, 제작 비용 등의 문제로 모든 세라믹 타일(230)에 얼라인 마크(150a)가 형성될 수도 있다. 이는 결과적으로 모든 세라믹 타일(230)에서 프로브(234)의 실장 효율을 떨어뜨릴 수 있다.
반면에, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리(200)는, 복수의 세라믹 타일과 비중첩되는 위치에 얼라인 마크를 형성하여 각각의 세라믹 타일에서 프로브의 실장 효율을 향상시킬 수 있다.
도 4a에 관한 설명에서 상술한 것처럼, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리(200)의 얼라인 마크(250)는, 복수의 세라믹 타일(230)과 비중첩되는 위치에 배치될 수 있다.
이에 따라, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리(200)는, 추가적인 제작 비용의 문제 없이 각각의 세라믹 타일(230)에 프로브 패드(232) 및 다양한 전자 소자들(237, 238)을 배치하기 위한 공간을 확보할 수 있다. 이는 결과적으로 모든 세라믹 타일(230)에서 프로브(234)의 실장 효율을 향상시킬 수 있다.
이하에서, 도 6을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리를 설명한다. 본 실시예에 따른 프로브 카드 어셈블리는, 도 1 내지 도 5를 이용하여 설명한 프로브 카드 어셈블리와 비교하여, 얼라인 마크 및 타일 고정 기판을 제외하고는 실질적으로 동일하다. 따라서, 차이점을 위주로 설명한다.
도 6은 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 단면도이다.
도 6을 참조하면, 본 실시예에 따른 프로브 카드 어셈블리는 얼라인 마크(250')를 포함한다. 또한, 얼라인 마크(250')는 얼라인 보조 기판(254) 및 얼라인 키(252)를 포함할 수 있다.
얼라인 보조 기판(254)은 타일 고정 기판(220') 상에 배치될 수 있다. 또한, 얼라인 보조 기판(254)은 타일 고정 기판(220') 상에 고정되어 얼라인 키(252)의 정확한 위치를 특정할 수 있다.
도시된 것처럼, 타일 고정 기판(220')은 트렌치(T)를 포함할 수 있다. 트렌치(T)는 얼라인 마크(250')가 형성될 타일 고정 기판(220')의 영역에서, 그 상면의 일부가 식각되어 형성되는 홈일 수 있다. 즉, 트렌치(T)는 복수의 세라믹 타일(230)과 비중첩되는 위치에 배치될 수 있다. 이 때, 얼라인 보조 기판(254)의 일부는 트렌치(T)에 매립될 수 있다. 이에 따라, 얼라인 보조 기판(254)은 타일 고정 기판(220') 상에 고정될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 얼라인 보조 기판(254)은 트렌치(T)를 포함하지 않는 타일 고정 기판(220') 상에 배치될 수도 있다.
몇몇 실시예에서, 얼라인 보조 기판(254)은 타일 고정 기판(220')에 비해 어두운 색을 갖는 물질을 포함할 수 있다. 예를 들어, 타일 고정 기판(220')은 은백색을 갖는 금속을 포함할 수 있고, 얼라인 보조 기판(254)은 검정색을 갖는 세라믹을 포함할 수 있다. 이에 따라, 얼라인 보조 기판(254)은, 프로브(234)를 웨이퍼(도 1의 W)에 형성된 반도체 장치의 전극 단자에 정렬시키는 과정에서 빛 반사로 인한 정렬 오류를 방지할 수 있다.
얼라인 키(252)는 얼라인 보조 기판(254) 상에 배치될 수 있다. 얼라인 키(252)는 프로브(234)를 웨이퍼(도 1의 W)에 형성된 반도체 장치의 전극 단자에 정렬시키는 과정에서 인식되는 얼라인 마크(250')의 구성일 수 있다.
얼라인 키(252)는 원기둥 형상일 수 있다. 즉, 상면도에서 얼라인 키(252)는 원형일 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 얼라인 키(252)는 인식될 수 있는 다양한 형상을 가질 수 있다. 예를 들어, 상면도에서 얼라인 키(252)는 십자가 형상일 수도 있다.
얼라인 키(252)는 금속을 포함할 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 얼라인 키(252)는 명암 차이에 의해 인식될 수 있는 다양한 물질을 포함할 수 있다. 예를 들어, 얼라인 키(252)는 세라믹을 포함할 수도 있다.
이에 따라, 본 실시예에 따른 프로브 카드 어셈블리는, 복수의 세라믹 타일과 비중첩되는 위치에 얼라인 마크를 형성하여 프로브 실장 효율을 향상시킬 수 있다. 또한, 본 실시예에 따른 프로브 카드 어셈블리는, 얼라인 키를 정확하게 특정하고 정렬 오류를 방지하여 성능이 향상된 프로브 카드 어셈블리를 제공할 수 있다.
이하에서, 도 7을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리를 설명한다. 본 실시예에 따른 프로브 카드 어셈블리는, 도 1 내지 도 5를 이용하여 설명한 프로브 카드 어셈블리와 비교하여, 얼라인 마크 및 타일 고정 기판을 제외하고는 실질적으로 동일하다. 따라서, 차이점을 위주로 설명한다.
도 7은 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 단면도이다.
세라믹 타일(230)에 형성되는 얼라인 마크와 달리, 타일 고정 기판(220'')에 형성되는 얼라인 마크는 필요에 따라 다양한 방법으로 형성될 수 있다. 예를 들어, 도 7을 참조하면, 본 실시예에 따른 프로브 카드 어셈블리는 타일 고정 기판(220'') 및 얼라인 마크(250'')를 포함한다.
도 7에서 타일 고정 기판(220'')은, 얼라인 마크가 형성될 영역에서 그 일부가 패터닝되어 얼라인 마크(250'')를 형성할 수 있다. 즉, 얼라인 마크(250'')는 복수의 세라믹 타일(230)과 비중첩되는 타일 고정 기판(220'')의 일부가 패터닝되어 형성될 수 있다.
이에 따라, 본 실시예에 따른 프로브 카드 어셈블리는, 복수의 세라믹 타일과 비중첩되는 위치에 얼라인 마크를 형성하여 프로브 실장 효율을 향상시킬 수 있다. 또한, 본 실시예에 따른 프로브 카드 어셈블리는, 필요에 따라 다양한 방법으로 얼라인 마크를 형성할 수 있다.
이하에서, 도 8을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리를 설명한다. 본 실시예에 따른 프로브 카드 어셈블리는, 도 1 내지 도 5를 이용하여 설명한 프로브 카드 어셈블리와 비교하여, 얼라인 마크가 배치되는 위치를 제외하고는 실질적으로 동일하다. 따라서, 차이점을 위주로 설명한다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 프로브 카드 어셈블리의 평면도이다.
세라믹 타일(230)에 형성되는 얼라인 마크와 달리, 타일 고정 기판(220)에 형성되는 얼라인 마크는 필요에 따라 다양한 위치에 고정될 수 있다. 예를 들어, 도 8을 참조하면, 본 실시예에 따른 프로브 카드 어셈블리는 얼라인 마크(250''')를 포함한다.
도 3의 얼라인 마크(250)와 달리, 얼라인 마크(250''')는 타일 고정 기판(220)의 가장자리 상에 고정되지 않을 수도 있다. 즉, 얼라인 마크(250''')는 복수의 세라믹 타일(230)과 중첩되지 않는 임의의 영역에서, 타일 고정 기판(220) 상에 고정될 수 있다.
이에 따라, 본 실시예에 따른 프로브 카드 어셈블리는, 복수의 세라믹 타일과 비중첩되는 위치에 얼라인 마크를 형성하여 프로브 실장 효율을 향상시킬 수 있다. 또한, 본 실시예에 따른 프로브 카드 어셈블리는, 테스트의 대상이 되는 웨이퍼에 형성된 반도체 장치의 다양한 배열에 대응하여, 필요에 따라 다양한 위치에 고정될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
200: 프로브 카드 어셈블리 210: 인쇄 회로 기판
220: 타일 고정 기판 230: 세라믹 타일
234: 프로브 240: 인터포저
250: 얼라인 마크 H: 관통홀

Claims (10)

  1. 인쇄 회로 기판;
    상기 인쇄 회로 기판 상에 배치되는 타일 고정 기판;
    상기 타일 고정 기판 상에 배치되고, 상기 타일 고정 기판에 탈착되는 복수의 세라믹 타일으로, 각각의 상기 세라믹 타일은 프로브를 포함하는 복수의 세라믹 타일; 및
    상기 타일 고정 기판에 고정되는 적어도 하나의 얼라인 마크를 포함하고,
    상기 얼라인 마크는,
    상기 타일 고정 기판 상에 배치되는 얼라인 보조 기판과,
    상기 얼라인 보조 기판 상에 배치되는 얼라인 키를 포함하는 프로브 카드 어셈블리.
  2. 제 1항에 있어서,
    상기 타일 고정 기판 내에 배치되어, 상기 인쇄 회로 기판과 각각의 상기 세라믹 타일을 전기적으로 연결하는 복수의 인터포저를 더 포함하는 프로브 카드 어셈블리.
  3. 제 2항에 있어서,
    상기 타일 고정 기판은 복수의 관통홀을 포함하고,
    각각의 상기 세라믹 타일은, 상기 타일 고정 기판 상에서 각각의 상기 관통홀에 대응되도록 배치되고,
    각각의 상기 인터포저는, 상기 타일 고정 기판 내에서 각각의 상기 관통홀에 대응되도록 배치되는 프로브 카드 어셈블리.
  4. 제 1항에 있어서,
    상기 얼라인 마크는 상기 복수의 세라믹 타일과 비중첩되는 위치에 배치되는 프로브 카드 어셈블리.
  5. 제 1항에 있어서,
    각각의 상기 세라믹 타일은 상기 타일 고정 기판 상에 서로 인접하여 배치되고,
    상기 얼라인 마크는 최외곽에 배치되는 적어도 하나의 상기 세라믹 타일에 인접하고, 상기 타일 고정 기판의 가장자리 상에 고정되는 프로브 카드 어셈블리.
  6. 삭제
  7. 제 1항에 있어서,
    상기 얼라인 보조 기판은, 상기 타일 고정 기판보다 어두운 색을 갖는 프로브 카드 어셈블리.
  8. 제 1항에 있어서,
    각각의 상기 세라믹 타일은,
    상기 인쇄 회로 기판과 전기적으로 연결되고, 상기 프로브가 배치되는 프로브 패드와,
    상기 프로브 패드와 이격되어 배치되고, 상기 세라믹 타일을 상기 타일 고정 기판에 연결하는 고정부를 더 포함하는 프로브 카드 어셈블리.
  9. 제 8항에 있어서,
    각각의 상기 세라믹 타일은, 상기 프로브 패드와 이격되어 배치되는 보호 저항기(protection resistor) 및 디커플링 커패시터(decoupling capacitor) 중 적어도 하나를 더 포함하는 프로브 카드 어셈블리.
  10. 복수의 관통홀을 포함하는 타일 고정 기판;
    상기 타일 고정 기판에 고정되는 적어도 하나 이상의 얼라인 마크; 및
    상기 타일 고정 기판 상에, 각각의 상기 관통홀에 대응되도록 배치되는 복수의 세라믹 타일을 포함하고,
    각각의 상기 세라믹 타일은 프로브를 포함하고,
    상기 얼라인 마크는 상기 복수의 세라믹 타일과 비중첩되는 위치에 배치되고,
    상기 얼라인 마크는,
    상기 타일 고정 기판 상에 배치되는 얼라인 보조 기판과,
    상기 얼라인 보조 기판 상에 배치되는 얼라인 키를 포함하는 프로브 카드 어셈블리.
KR1020170017282A 2017-02-08 2017-02-08 프로브 카드 어셈블리 KR102600623B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170017282A KR102600623B1 (ko) 2017-02-08 2017-02-08 프로브 카드 어셈블리
US15/832,762 US10935574B2 (en) 2017-02-08 2017-12-05 Probe card assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170017282A KR102600623B1 (ko) 2017-02-08 2017-02-08 프로브 카드 어셈블리

Publications (2)

Publication Number Publication Date
KR20180092027A KR20180092027A (ko) 2018-08-17
KR102600623B1 true KR102600623B1 (ko) 2023-11-08

Family

ID=63037633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170017282A KR102600623B1 (ko) 2017-02-08 2017-02-08 프로브 카드 어셈블리

Country Status (2)

Country Link
US (1) US10935574B2 (ko)
KR (1) KR102600623B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6889672B2 (ja) * 2018-02-19 2021-06-18 日本特殊陶業株式会社 検査装置用配線基板
US11933816B2 (en) * 2019-03-20 2024-03-19 Celadon Systems, Inc. Portable probe card assembly
CN110646649A (zh) * 2019-10-30 2020-01-03 上海华虹宏力半导体制造有限公司 分立器件测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330626A (ja) * 2000-05-22 2001-11-30 Micronics Japan Co Ltd プローブカード及びこれにアライメントマークを形成する方法
JP2004233155A (ja) 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
US20050108875A1 (en) 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
JP2006162422A (ja) 2004-12-07 2006-06-22 Japan Electronic Materials Corp プローブカード
JP2008539394A (ja) 2005-04-19 2008-11-13 フォームファクター， インコーポレイテッド プローブカードアセンブリの熱により誘起される運動に対処するための装置と方法
KR100906345B1 (ko) 2007-04-30 2009-07-06 주식회사 파이컴 반도체 검사 장치의 프로브 카드 및 그 프로브 카드에서의프로브 블록 위치 보정 방법
KR101278713B1 (ko) * 2011-03-08 2013-06-25 (주)엠투엔 프로브 카드 및 제조방법
JP5681213B2 (ja) 2011-01-16 2015-03-04 日本電子材料株式会社 プローブカード及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266389B1 (ko) * 1995-05-26 2000-09-15 이고르 와이. 칸드로스 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
DE10039336C2 (de) 2000-08-04 2003-12-11 Infineon Technologies Ag Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
WO2007002297A2 (en) * 2005-06-24 2007-01-04 Crafts Douglas E Temporary planar electrical contact device and method using vertically-compressible nanotube contact structures
EP1739440A3 (de) 2005-06-30 2009-05-13 Feinmetall GmbH Elektrisches Prüfverfahren und -vorrichtung sowie Verfahren zur Herstellung einer Kontaktiervorrichtung
US7692436B2 (en) * 2008-03-20 2010-04-06 Touchdown Technologies, Inc. Probe card substrate with bonded via
KR20090107121A (ko) 2008-04-08 2009-10-13 삼성전자주식회사 프로버 스테이션 및 그의 프로빙 방법
JP5464468B2 (ja) 2008-12-26 2014-04-09 日本電産リード株式会社 基板検査装置及び検査治具
IT1402434B1 (it) * 2010-06-10 2013-09-04 St Microelectronics Srl Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
US10082535B2 (en) * 2011-03-21 2018-09-25 Ridgetop Group, Inc. Programmable test structure for characterization of integrated circuit fabrication processes
US8836363B2 (en) 2011-10-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card partition scheme
KR20130062720A (ko) 2011-12-05 2013-06-13 삼성전기주식회사 기판 및 그 제조방법, 그리고 프로브 카드
US9804198B2 (en) * 2012-08-03 2017-10-31 Yamamoto Precious Metal Co., Ltd. Alloy material, contact probe, and connection terminal
TWI596344B (zh) * 2016-04-27 2017-08-21 Replaceable probe module probe card and its assembly method and probe module replacement side law

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330626A (ja) * 2000-05-22 2001-11-30 Micronics Japan Co Ltd プローブカード及びこれにアライメントマークを形成する方法
JP2004233155A (ja) 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
US20050108875A1 (en) 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
JP2006162422A (ja) 2004-12-07 2006-06-22 Japan Electronic Materials Corp プローブカード
JP2008539394A (ja) 2005-04-19 2008-11-13 フォームファクター， インコーポレイテッド プローブカードアセンブリの熱により誘起される運動に対処するための装置と方法
KR100906345B1 (ko) 2007-04-30 2009-07-06 주식회사 파이컴 반도체 검사 장치의 프로브 카드 및 그 프로브 카드에서의프로브 블록 위치 보정 방법
JP5681213B2 (ja) 2011-01-16 2015-03-04 日本電子材料株式会社 プローブカード及びその製造方法
KR101278713B1 (ko) * 2011-03-08 2013-06-25 (주)엠투엔 프로브 카드 및 제조방법

Also Published As

Publication number Publication date
KR20180092027A (ko) 2018-08-17
US20180224481A1 (en) 2018-08-09
US10935574B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
US4899099A (en) Flex dot wafer probe
US8248091B2 (en) Universal array type probe card design for semiconductor device testing
KR101493871B1 (ko) 웨이퍼 검사장치의 인터페이스 구조
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
KR102600623B1 (ko) 프로브 카드 어셈블리
US6548827B2 (en) Semiconductor apparatus with misalignment mounting detection
US9607754B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
US20220005775A1 (en) Structure of semiconductor device and method for bonding two substrates
KR20130047933A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
KR101120405B1 (ko) 프로브 블록 조립체
US8435045B2 (en) Electrical connecting apparatus and method for manufacturing the same
US9459286B2 (en) Large-area probe card and method of manufacturing the same
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
KR102007261B1 (ko) 양방향 도전성 모듈
US7733104B2 (en) Low force interconnects for probe cards
KR101940599B1 (ko) 프로브 카드 및 그 제조방법
CN110888039A (zh) 探针和包括该探针的探针卡
JP4264310B2 (ja) 基板検査装置
KR100947916B1 (ko) 프로브 카드용 인쇄회로기판
KR102201929B1 (ko) 프로브 카드
KR100979502B1 (ko) 프로브카드용 기판
KR101363368B1 (ko) 인쇄회로기판 검사장치
US10802071B2 (en) Elemental mercury-containing probe card
KR100816192B1 (ko) 정렬 마크를 가지는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant