KR100816192B1 - 정렬 마크를 가지는 반도체 장치 - Google Patents

정렬 마크를 가지는 반도체 장치 Download PDF

Info

Publication number
KR100816192B1
KR100816192B1 KR1020060080480A KR20060080480A KR100816192B1 KR 100816192 B1 KR100816192 B1 KR 100816192B1 KR 1020060080480 A KR1020060080480 A KR 1020060080480A KR 20060080480 A KR20060080480 A KR 20060080480A KR 100816192 B1 KR100816192 B1 KR 100816192B1
Authority
KR
South Korea
Prior art keywords
layer
alignment mark
conductor pattern
layer conductor
alignment
Prior art date
Application number
KR1020060080480A
Other languages
English (en)
Other versions
KR20080018413A (ko
Inventor
김정태
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060080480A priority Critical patent/KR100816192B1/ko
Publication of KR20080018413A publication Critical patent/KR20080018413A/ko
Application granted granted Critical
Publication of KR100816192B1 publication Critical patent/KR100816192B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

전기적으로 정렬 마크의 정정렬 상태를 파악할 수 있도록 정렬 마크 및 주변 구성이 이루어지는 것을 특징으로 하는 반도체 장치가 개시된다. 이러한 본 발명 반도체 장치의 1 측면은, 적어도 3개의 전기적으로 서로 이격된 제1층 도체 패턴을 구비하여 이루어지는 제1층 정렬 마크, 상기 제1층 정렬 마크와 적어도 일부에서 위에서 볼 때 겹치도록 설치되는 제2층 도체 패턴을 구비하여 이루어지는 제2층 정렬 마크, 상기 제1층 정렬 마크와 상기 제2층 정렬 마크 사이에 위치하는 유전체막을 구비하여 이루어진다.
본 발명에 따르면, 정밀하게 상하층 패턴 사이의 정렬 상태를 확인할 수 있다. 또한, 본 발명에 따르면 전반적인 장비 특성이나 장비 셋팅의 변화 추이를 전체적으로 판단하여 장비의 성능 개선과 유지 보수에 이용할 수 있게 된다.

Description

정렬 마크를 가지는 반도체 장치{Semiconductor device having alignment mark}
도1은 종래의 시각적 정렬을 위해 형성된 상층 및 하층의 정렬 마크가 정상적으로 겹쳐진 상태를 나타내는 개념도이며,
도2는 정렬이 틀어져 상층 및 하층의 정렬 마크가 어긋나게 겹쳐진 상태를 나타내는 개념도,
도3은 본 발명의 제2 측면에 따르는 일 실시예의 정정렬 상태의 평면도,
도4는 본 발명의 제2 측면을 따르는 다른 실시예의 오정렬 상태의 평면도,
도5는 도3과 같은 정정렬 상태에서 제1층 도체 패턴, 제2층 도체 패턴 및 콘택 플러그의 상호 위치를 나타내는 FF' 선에 따른 단면도,
도6은 본 발명의 제1 측면에 따른 실시예에서 정정렬 상태를 나타내는 평면도이다.
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 반도체 장치의 정렬 마크 구조에 관한 것이다.
반도체 장치는 반도체 기판과 절연층, 도체층으로 이루어지는 많은 층상에 필요한 패턴을 형성하고 서로 연결하여 이루어지는 다층 구성을 가지는 장치이며 이를 위해 상부 패턴과 하부 패턴 사이의 층상 결합이 정확한 상호 위치를 가지도록 이루어져야 한다.
반도체 장치의 고집적화 다층 배선화 경향에 따라 이러한 층간의 보다 정확한 결합이 필요하고, 정확한 결합을 위해 상부층과 하부층 패턴들 사이에서 보다 정확한 위치 정렬이 이루어져야 한다. 상층 패턴과 하층 패턴의 정확한 정렬을 위해 정렬 마크, 정렬 키 등으로 불리는 인식 구조가 각 층상의 반도체 패턴 형성시 함께 형성되어 이용되고 있다.
종래의 정렬 마크, 정렬 키는 형태 요소에 의해 그 배열 상태를 전자 현미경 등 광학 장비를 이용하여 시각적으로 확인하는 방법에 적합하도록 이루어지는 것이다.
도1은 종래의 시각적 정렬을 위해 형성된 상층 및 하층의 정렬 마크가 정상적으로 겹쳐진 상태를 나타내는 개념도이며, 도2는 정렬이 틀어져 상층 및 하층의 정렬 마크가 어긋나게 겹쳐진 상태를 나타내는 개념도이다.
이들 도면에 따르면, 하층인 메탈라인층 정렬마크(11)는 큰 사각틀로 되어 있고, 상층인 비아 콘택 패턴과 함께 형성되는 콘택층 정렬마크(13)는 메탈라인층 정렬마크(11)에 들어갈 수 있는 작은 사각틀로 되어 있다. 정상적인 정렬이 이루어졌을 때 메탈라인층 정렬마크(11)의 정중앙에 콘택층 정렬마크(13)가 위치하게 된 다. 각층의 패턴이 오정렬된 경우의 한 예시인 도2의 경우, 상층인 콘택층 정렬마크(23)는 하층인 메탈 라인층 정렬마크(21)의 정중앙에서 우하로 치우친 위치에 있는 것을 볼 수 있다.
그런데 패턴의 고집적화에 따라 정렬이 보다 정확하게 이루어질 것이 요구되면서 시각적인 방법으로, 패턴 정렬을 판단하는 것은 점차 어려워지고 있다. 패턴 정렬의 자동화에도 시각적인 방법으로 정렬을 판단하는 것은 이미지 프로세싱 장비가 필요하며, 이는 비용이 상당히 많이 들어가는 공정이 된다.
그리고, 전반적인 공정 장비의 특성을 평가하는 데에 공정 웨이퍼 개개에 대한 정렬만으로 장비 특성이나 장비 셋팅의 변화 추이를 판단하기에는 어려움이 있다.
본 발명은 상술한 종래 시각적 방법의 패턴 정렬의 난점을 극복하기 위한 것으로 반도체 장치를 형성함에 있어서 보다 정밀하게 상하층 패턴 사이의 정렬 상태를 확인할 수 있는 정렬 마크를 가지는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명은 또한, 종래의 시각 장비에 비해 보다 저렴하게 정렬 상태를 판단할 수 있고 자동 패턴 정렬 확인에도 적합한 정렬 마크를 가지는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명은 또한, 전반적인 장비 특성이나 장비 셋팅의 변화 추이를 전체적으 로 판단할 수 있도록 하는 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치는 전기적으로 정렬 마크의 정정렬 상태를 파악할 수 있도록 정렬 마크 및 주변 구성이 이루어지는 것을 특징으로 한다.
이러한 본 발명 반도체 장치의 제1 측면에 따르면, 적어도 3개의 전기적으로 서로 이격된 제1층 도체 패턴을 구비하여 이루어지는 제1층 정렬 마크,
상기 제1층 정렬 마크와 적어도 일부에서 위에서 볼 때 겹치도록 설치되는 제2층 도체 패턴을 구비하여 이루어지는 제2층 정렬 마크,
상기 제1층 정렬 마크와 상기 제2층 정렬 마크 사이에 위치하는 유전체막을 구비하여 이루어지는 것을 특징으로 한다.
본 발명의 측면에서 제1층 도체 패턴들은 상하 및 좌우로 대칭을 이루는 4 개의 사각형 도체 패턴이거나, 중심에서 120도씩 회전이동할 때 겹쳐지는 3개의 원호상 패턴일 수 있다.
본 발명의 측면에서 제2층 도체 패턴은 정정렬 상태에서 제1층 도체 패턴들 각각과 동일한 면적씩 겹쳐지는 것일 수 있다.
본 발명의 반도체 장치는 제2 측면에 따르면, 적어도 3개의 전기적으로 서로 이격된 제1층 도체 패턴을 구비하여 이루어지는 제1층 정렬 마크,
상기 제1층 정렬 마크와 적어도 일부에서 위에서 볼 때 겹치도록 설치되는 제2층 도체 패턴을 구비하여 이루어지는 제2층 정렬 마크,
상기 제1층 정렬 마크와 상기 제2층 정렬 마크 사이에 위치하는 유전체막과 상기 유전체막을 관통하여 정정렬 상태에서 상기 제1층 도체 패턴 각각과 제2층 도체 패턴을 동일 단면적으로 연결시키는 콘택 플러그를 구비하여 이루어지는 것을 특징으로 한다.
본 발명의 측면에서 제1층 정렬 마크의 도체 패턴은 상하 및 좌우로 대칭을 이루는 4 개의 사각형 도체 패턴이거나, 중심에서 120도씩 회전이동할 때 겹쳐지는 3개의 원호상 패턴일 수 있다.
본 발명의 제1 측면 및 제2 측면에서 제1 층 정렬 마크의 도체 패턴과 제2 층 정렬 마크의 도체 패턴은 도선으로 이어지는 별도의 프루빙 패드(probing pad)를 가지는 것일 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도3은 본 발명의 제2 측면에 따르는 일 실시예의 정정렬 상태의 평면도, 도4는 본 발명의 제2 측면을 따르는 다른 실시예의 오정렬 상태의 평면도, 도5는 도3과 같은 정정렬 상태에서 제1층 도체 패턴, 제2층 도체 패턴 및 콘택 플러그의 상호 위치를 나타내는 FF' 선에 따른 단면도이다.
도3 및 도5를 참조하면, 4개의 서로 동일한 정사각형 제1층 도체 패턴(31)이 서로 이격되고 상하 및 좌우로 대칭으로 이루도록 배열되어 제1층 정렬마크를 이루고 있다. 제1층 정렬 마크의 정중앙에 평면상으로 볼 때 4개의 제1층 도체 패턴과 서로 같은 면적씩 겹치도록 제2층 도체 패턴(35)이 형성된다.
제1층 정렬 마크를 형성하는 제1층 도체 패턴(31)과 제2층 정렬 마크를 형성하는 제2층 도체 패턴(35) 사이에는 절연막(40)이 형성되어 있고, 절연막 일부에는 비아 콘택홀이 형성되고, 콘택 홀에는 홀을 채우는 콘택 플러그(33)가 형성된다. 콘택 플러그(33)와 제2층 도체 패턴(31) 각각이 접하는 면적은 동일하도록 이루어진다.
도5에는 도시되지 않지만 도3과 같이 제1층 도체 패턴과 제2층 도체 패턴은 콘택 등 도체 라인를 통해 프루빙 패드(391,392,393,394,395)와 각각 연결되어 있다. 따라서 반도체 장치의 상하층 형성 후 검사 장치를 통해 해당 상하층 사이의 공정의 정밀도를 판단할 수 있다. 경우에 따라서는 전체 반도체 장치를 형성하고 패시베이션 막을 형성한 이후에 각 공정 사이의 정렬의 정밀도와 불량 공정을 판정하거나 공정 정밀도를 판단하는 데 사용될 수 있다.
정정렬의 경우를 도시한 도3을 참조하면, 제2층 도체 패턴과 연결되는 4개의 콘택 플러그가 각각 대응되는 제1층 도체 패턴과 콘택 플러그 전체면적을 통해 연결된다. 따라서 검사 장비를 통해 측정되는 프루빙 패드A(391)과 프루빙 패드E(395) 사이의 저항값은 프루빙 패드B(392), 프루빙 패드C(393), 프루빙 패드D(394) 각각과 프루빙 패드E(395) 사이에 측정되는 저항값과 동일한 값을 나타내게 된다.
오정렬의 경우를 도시한 도4를 참조하면, 도4에서는 제2층 도체 패턴과 연결되는 콘택 플러그가 좌하측의 하나만 제1층 도체 패턴 가운데 좌하측 패턴과 전체 면적을 통해 연결된다. 다른 제1층 도체 패턴들은 대응되는 콘택 플러그들과 충분한 면적으로 연결되지 못하거나, 대응하는 패턴이 아닌 다른 제1층 도체 패턴과 연결될 수 있다.
도6은 본 발명의 제1 측면에 따른 실시예에서 정정렬 상태를 나타내는 공정 단면도이다.
도6에 따르면, 제1층 도체 패턴(51)과 제2층 도체 패턴(55)을 연결하는 콘택은 존재하지 않으며, 제1층 도체 패턴(51)과 제2층 도체 패턴(55) 사이에서 평면적으로 볼 때 겹치는 면적에 따라 정전용량이 달라지는 것을 이용하여 상하층 사이의 정렬도를 판정할 수 있다.
가령, 층간에 얇은 유전막을 형성한 상태에서 상층인 제2층 도체 패턴의 프루빙 패드(595)에 검사 장비의 해당 프루브를 통해 일정 전압(V)을 주고, 하층인 제1층 도체 패턴 각각에 연결된 프루빙 패드(591,592,593,594)에 전하량을 검출할 수 있는 프루브를 연결한다. 이때, 정전 유도에 의해 제2층 도체 패턴에 인가된 전하와 반대 극성의 전하가 제1층 도체 패턴에 몰리고, 반대편인 프루빙 패드에는 같은 극성의 전하가 유도된다. 제1층 도체 패턴과 연결된 프루빙 패드에 프루브를 연결하면 순간적으로 같은 극성의 전하가 프루브를 따라 이동한다. 검출된 전하량을 Q라면 Q=CV2 의 식을 이용하여 정전용량 C를 알 수 있다. 각각의 제1층 도체 패턴에 대해 제2층 도체 패턴과의 정전용량을 검출하면 개재된 유전막의 두께나 재질이 같다고 볼 때 겹치는 면적이 결정 요인이 되므로 이들 정정용량 수치의 비교에 의해 겹치는 면적의 비를 알 수 있다. 결과적으로 정렬의 정확도를 판단할 수 있다.
본 발명에 따르면, 정밀하게 상하층 패턴 사이의 정렬 상태를 확인할 수 있다.
또한, 본 발명에 따르면 전반적인 장비 특성이나 장비 셋팅의 변화 추이를 전체적으로 판단하여 장비의 성능 개선과 유지 보수에 이용할 수 있게 된다.

Claims (5)

  1. 전기적으로 서로 이격된 적어도 3개의 제1층 도체 패턴을 구비하여 이루어지는 제1층 정렬 마크;
    상기 제1층 정렬 마크와 적어도 일부에서 위에서 볼 때 겹치도록 설치되는 제2층 도체 패턴을 구비하여 이루어지는 제2층 정렬 마크;
    상기 제1층 정렬 마크와 상기 제2층 정렬 마크 사이에 위치하는 절연막; 및
    상기 제1 층 도체 패턴과 상기 제2 층 도체 패턴 사이의 전하량을 측정하기 위해 상기 제1 층 도체 패턴과 상기 제2 층 도체 패턴은 도선으로 이어지는 별도의 프루빙 패드를 구비하여 이루어지는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 절연막을 관통하여 정정렬 상태에서 상기 제1층 도체 패턴 각각과 제2층 도체 패턴을 동일 단면적으로 연결시키는 콘택 플러그를 더 구비하여 이루어지는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1층 도체 패턴들은 상하 및 좌우로 대칭을 이루는 4 개의 사각형 도체 패턴이거나, 중심에서 120도씩 회전이동할 때 겹쳐지는 3개의 원호상 패턴인 것을 특징으로 하는 반도체 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제2층 도체 패턴은 정정렬 상태에서 상기 제1층 도체 패턴들 각각과 동일한 면적씩 겹쳐지는 것을 특징으로 하는 반도체 장치.
KR1020060080480A 2006-08-24 2006-08-24 정렬 마크를 가지는 반도체 장치 KR100816192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060080480A KR100816192B1 (ko) 2006-08-24 2006-08-24 정렬 마크를 가지는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080480A KR100816192B1 (ko) 2006-08-24 2006-08-24 정렬 마크를 가지는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20080018413A KR20080018413A (ko) 2008-02-28
KR100816192B1 true KR100816192B1 (ko) 2008-03-21

Family

ID=39385444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080480A KR100816192B1 (ko) 2006-08-24 2006-08-24 정렬 마크를 가지는 반도체 장치

Country Status (1)

Country Link
KR (1) KR100816192B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045429A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자 제조시 중첩도 측정방법
KR20000045355A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 중첩마크

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045429A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자 제조시 중첩도 측정방법
KR20000045355A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 중첩마크

Also Published As

Publication number Publication date
KR20080018413A (ko) 2008-02-28

Similar Documents

Publication Publication Date Title
US4386459A (en) Electrical measurement of level-to-level misalignment in integrated circuits
US6849957B2 (en) Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof
ITVI20100159A1 (it) Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
US20160047857A1 (en) Semiconductor device, method of manufacturing a semiconductor device and apparatus for testing a semiconductor device
US8508055B2 (en) Semiconductor device and manufacturing method thereof
US5861679A (en) Pattern and method for measuring alignment error
JP2718380B2 (ja) 半導体装置の電気特性検査パターン及び検査方法
KR102600623B1 (ko) 프로브 카드 어셈블리
JP2008218921A (ja) 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
US8673657B2 (en) Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same
US9035665B2 (en) Determining layer thickness
KR100816192B1 (ko) 정렬 마크를 가지는 반도체 장치
CN112259527A (zh) 晶圆的测试结构
US6623996B2 (en) Method of measuring contact alignment in a semiconductor device including an integrated circuit
KR20090098278A (ko) 반도체 메모리 소자의 테스트 패턴
TWI402566B (zh) 具有導線圖案之接墊區以及監控膜材貼附偏差之方法
JP2008270277A (ja) 位置ずれ検出パターン、位置ずれ検出方法および半導体装置
CN110888039A (zh) 探针和包括该探针的探针卡
JP4229110B2 (ja) コンタクトの合わせズレ検出方法
JP4914734B2 (ja) 半導体装置
JP7101512B2 (ja) 回路基板及びその製造方法
KR100795665B1 (ko) 반도체 장치 검사 방법
JP2001176782A (ja) 半導体装置及びその製造方法
KR20100047614A (ko) 반도체 기판
JPH10303104A (ja) マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee