JPH10303104A - マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造 - Google Patents

マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造

Info

Publication number
JPH10303104A
JPH10303104A JP9111560A JP11156097A JPH10303104A JP H10303104 A JPH10303104 A JP H10303104A JP 9111560 A JP9111560 A JP 9111560A JP 11156097 A JP11156097 A JP 11156097A JP H10303104 A JPH10303104 A JP H10303104A
Authority
JP
Japan
Prior art keywords
alignment accuracy
measuring
mask
accuracy
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9111560A
Other languages
English (en)
Inventor
Masaaki Takizawa
正明 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9111560A priority Critical patent/JPH10303104A/ja
Publication of JPH10303104A publication Critical patent/JPH10303104A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 パターン検出を行う光学系の解像度を超える
精度とし、又は下層の膜ムラによる精度劣化のない測定
を可能とした、測定精度を向上させたマスク合わせ精度
測定方法、及びマスク合わせ精度測定用パターン構造を
提供する。 【解決手段】 半導体装置の製造工程のマスク合わせ
の精度測定において、測定すべきパターン(接続孔1
2、配線13)間の電気的接触の有無により合わせ制度
を測定する構成とし、該電気的接触の有無を、光照射起
電ダイオードを用いる等で非接触で電気的信号を発生さ
せてこれを取り出して検出するマスク合わせ精度測定方
法。マスク合わせ精度測定用パターン構造であって、
被測定パターン間のオーバーラップ量を順次変化させた
測定用パターン構造を形成した複数の測定用パターン構
造群から構成する精度測定用パターン構造。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において用いるマスク合わせ精度測定方法、及びマ
スク合わせ精度測定用パターン構造に関する。本発明
は、半導体装置製造の際に、マスクにより各種パターン
を形成する場合に、用いるマスクの合わせ精度を精密に
測定できるマスク合わせ精度測定方法を提供し、また、
用いるマスクの合わせ精度を精密に測定できるマスク合
わせ精度測定用パターン構造を提供するものである。
【0002】
【従来の技術】従来、半導体装置の製造工程において、
マスク合わせ精度を測定する場合、必要とする所望の精
度(微細精度)でマスク合わせ精度測定を行うことは、
必ずしも容易ではなかった。
【0003】従来より、合わせ精度測定パターンを用い
て、マスク合わせ精度測定が行われている。図5に、従
来のこの種の合わせ精度測定パターンの構造を示す。レ
イヤーAにレイヤーBを合わせる場合を示す。図5
(a)に示すレイヤーAのパターニングを行った後、層
間膜または配線層を堆積し、図5(b)に示すレイヤー
Bのパターニングを行う。図5(a)に示す合わせ精度
測定パターンには、中央に正方形状のパターン1aが形
成され、図5(b)に示す合わせ精度測定パターンに
は、中央にそのパターン1aより小さい正方形状のパタ
ーン1bが形成されている。
【0004】上記図5(b)に示すパターニングを行っ
た後、図5(c)に示すような、上記中央部の2つの異
なる大きさの正方形パターン1a,1bの光学像の横方
向のコントラストプロファイルから、それぞれの正方形
パターン1a,1bのエッジを抽出する。抽出したエッ
ジの中心点を求めることにより、2つの正方形パターン
1a,1bの横方向の相対的な位置関係を求める。図5
(c)中、符号1Aで正方形パターン1aの中心点を示
し、符号1Bで正方形パターン1bの中心点を示す。
【0005】同様にして、縦方向の相対的な位置関係を
求める。マスク設計上、2つの正方形中心を一致するよ
うにしているので、サンプル上の2つの正方形の中心の
ずれが、マスク合わせずれとなる。図5(c)で言え
ば、中心点1A,1Bのずれが、合わせずれ2(横方
向)ということになる。
【0006】
【発明が解決しようとする課題】ところが、上記従来の
手法により合わせずれを検出して合わせ精度を測定する
技術にあっては、必ずしも所望の精度が得られない場合
がある。たとえば、最小加工寸法が0.25μmの精度
が合わせ精度測定に求められる。しかし、実際にはこれ
だけの精度を得ることはできないことがある。すなわ
ち、上記従来技術において、合わせ精度測定それ自体の
精度は、パターンのエッジ検出精度で決まる。このパタ
ーンのエッジ検出精度は、理想的にはパターン検出を行
う光学系の解像度で決まるが、実際には、レイヤーBよ
り下層の膜の膜厚ムラによる、コントラストプロファイ
ルの非対称性により、この測定精度が劣化する。測定し
ようとするレイヤーの下に積層している膜の層数が多い
ほど、この精度劣化は著しい。半導体装置等、たとえば
LSIにあっては、微細化とともに多層化が求められて
いるので、このような事情からも、より精度の高い、合
わせ精度の測定方法が求められている。
【0007】上述したように、マスク合わせ精度の測定
において、その測定自体の精度は、光学的手段を用いる
場合理想的にはその解像限界で決まるが、必ずしも解像
限界までの精度は得られず、たとえば被測定材が被測定
部の下にさらに積層パターンを有しているときなど、不
可避的に精度劣化が生じる。また、基本的に、光学的手
段を用いてマスク合わせ精度の測定を行う場合は、光の
解像限界で精度が決まり、それを超えた精度の測定は不
可能である。かつ、単一の測定用パターン構造を用いて
マスク合わせ精度の測定を行う場合、どうしてもその測
定用パターン構造に規定された精度の測定しかなし得な
い。
【0008】本発明は、上記した従来技術の問題点に鑑
みてなされたものであって、測定精度を向上させたマス
ク合わせ精度測定方法を提供することを目的とし、ま
た、測定精度向上を可能とするマスク合わせ精度測定用
パターン構造を提供することを目的とする。たとえば、
パターン検出を行う光学系の解像度を超えるものとする
ことをも可能とし、あるいはさらに、下層の膜ムラによ
る精度劣化の生じない測定を可能とする技術を提供する
ことを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明のマスク合わせ精度測定方法は、半導体装置
の製造工程のマスク合わせの精度測定において、合わせ
精度を測定すべきパターン間の電気的接触の有無により
合わせ精度を測定する構成とするとともに、該電気的接
触の有無を、非接触で電気的信号を発生させてこれを取
り出すことにより検出することを特徴とする。
【0010】本発明によれば、合わせ精度は、測定すべ
きパターン間の電気的接触の有無によりこれを測定する
ので、電気的な手法によるものであり、光学的手法を用
いる場合と異なり、光学系の解像度という限界に限定さ
れず、光学系の解像度を超えるものとすることも可能で
ある。下層が多層膜になっている場合も、光学的手法を
用いる場合と異なり、その膜ムラ等による精度劣化は生
じない。
【0011】かつ、本発明によれば、測定すべきパター
ン間の電気的接触の有無は、非接触で電気的信号を発生
させてこれを取り出すことにより検出するので、被測定
材に影響を与えず、また、インラインモニターとしても
使用しやすいなど、使い勝手が良い。すなわち、一般的
に電気的測定は、従来は探針を用いる手法が採用され、
この手法では探針を、たとえば被測定基板であるウエー
ハ表面に押しつける必要があり、ウエーハ表面の欠陥を
増加させるおそれがあった。またこのため、インライン
モニターとしては適当でない。これに対し、本発明は、
機械的に非接触で電気的測定を行うので、被測定材に影
響を与えず、インラインモニターとしても好適に使用で
きる。
【0012】上記発明において、その電気的接触の有無
を、光照射により起電力を生じるダイオードを用いるこ
とにより非接触で検出する構成にすることができる。
【0013】この構成によれば、光照射という容易な手
段により、たとえばOBIC(Optical Bea
m Induced Curent)装置を用いて、光
照射により起電力を生じるダイオードを用いることによ
り非接触で検出する構成にすることができ、有利であ
る。
【0014】また、上述した目的を達成するため、本発
明のマスク合わせ精度測定用パターン構造は、半導体装
置の製造工程において同一基板上に互いに電気的に接続
すべきパターンを形成する場合に、両パターン間のマス
クの合わせ精度を測定するために用いる合わせ精度測定
用パターン構造であって、両パターン間のオーバーラッ
プ量を順次変化させた測定用パターン構造を形成した複
数の測定用パターン構造群から構成することを特徴とす
る。
【0015】本発明によれば、合わせ精度は、両パター
ン間の順次変化させたオーバーラップ量により規定する
ことができる。よって、たとえば光学系の解像度のぎり
ぎりでの精度を精密に得るように構成できる。また、光
学系の解像度という限界に限定されない、微細な精度ま
で測定する構成にすることも可能である。たとえば、上
述した、測定すべきパターン間の電気的接触の有無によ
り合わせ精度を測定する手法(たとえば光照射により起
電力を生じるダイオードを用いる手法)と組み合わせ
て、光学系の解像度の限界を超えた精度の測定を行うよ
うに構成することも可能となる。
【0016】本出願に係る発明は、同一基板上に電気的
に接続する接続孔と配線とを形成する場合に、該接続孔
と配線との間のマスクの合わせ精度を測定する手段に用
いることができる。
【0017】また、本出願に係る発明は、被測定材を基
板として、マスク合わせ精度測定のための電気的信号
を、該基板の裏面(素子形成面と逆の側の面)より取り
出す構成にすることができる。
【0018】また、基板内に形成した光照射により起電
力を生じるダイオードと、マスクの合わせ元である接続
孔と、合わせを行う配線とでマスクの合わせ精度を測定
する回路構造を構成して、実施することができる。ある
いは逆に、基板内に形成した光照射により起電力を生じ
るダイオードと、マスクの合わせ元である配線と、合わ
せを行う接続孔とでマスクの合わせ精度を測定する回路
構造を構成して、実施することができる。マスク合わせ
の精度測定に際しては、この、接続孔をもとにして配線
とのマスク合わせを行うことと、配線をもとにして接続
孔とのマスク合わせを行うことの、双方を行うことが好
ましい。
【0019】上記ダイオードには、光スポットを照射
し、その起電力により流れる電流による基板電位の変動
を検出する構成とすることができる。
【0020】
【発明の実施の形態】以下、本発明の実施の形態例につ
いて、図面を参照して詳述する。ただし、当然のことで
はあるが、本発明は以下述べる実施の形態例に限定を受
けるものではない。
【0021】実施の形態例1 本実施の形態例は、基板ウエーハを被測定材とし、該基
板ウエーハに電気的に接続する接続孔と配線とを形成す
る場合に、該接続孔と配線との間のマスクの合わせ精度
を測定する場合に、本出願に係る発明を適用したもので
ある。
【0022】本実施の形態例で用いるマスク合わせ精度
測定のためのパターン構造を、図1及び図2に示す。図
1は、コンタクト(接続孔)に対する配線(特にここで
はアルミニウム配線)の合わせ精度を測定するためのパ
ターン構造を示す。図2は、逆に、配線(特にここでは
アルミニウム配線)に対するコンタクト(接続孔)の合
わせ精度を測定するためのパターン構造を示す。本実施
の形態例では、この双方のマスク合わせ精度測定用パタ
ーン構造を使用して、マスク合わせ精度を測定する。
【0023】図1(a)に示すのは、コンタクトに対す
るアルミニウム配線の合わせ精度を測定するためのパタ
ーン構造の平面図である。図1(b)に示すのは、上記
パターン構造の断面図である。コンタクトは符号12で
示し、図1(a)(b)において、特にクロスハッチン
グを付して図示する。配線は符号13で示し、図1
(a)(b)において、特にハッチングを付して図示す
る。図中、符号17で示すのは、ウェルである。本例は
n基板を用いた例であり、製造工程においてリン600
keV、5×1012がイオン注入されて、nウェルが形
成される。符号18は、基板ウエーハ裏面に形成された
絶縁膜、18′は、フィールド酸化膜を示す。
【0024】図1において、活性領域11(図1中、網
カケで図示)上に、コンタクト12が接続している。図
1(a)に示すように、コンタクト12とアルミニウム
配線13は、符号16で示すオーバーラップ領域で接触
している。またアルミニウム配線13は、コンタクト1
4と接触し、このコンタクト14を介して、ポリシリコ
ン15(図1(a)(b)中、ハッチングを付して図
示)と接触している。本例におけるコンタクト12のサ
イズは、0.4μm×0.4μmである。アルミニウム
配線13には、コンタクト12周辺にスリット13′が
形成され、このスリット13′の幅10は、0.8μm
である。
【0025】このパターン構造を、複数用意する。本例
では81個用意する。すなわち、コンタクト12とアル
ミニウム配線13とのオーバーラップ領域16のオーバ
ーラップ量を、0.20μmから−0.60μm(マイ
ナスは、コンタクト12とアルミニウム配線13とが離
間していることを示す)まで、0.01μmずつ変化さ
せた、81個を用意して、これを用いて、横方向(図1
(a)の左右方向)の合わせ精度測定を行う。このよう
に0.01μmずつオーバーラップ領域16のオーバー
ラップ量を変化させたパターン構造群を用いると、測定
精度は0.01μm以下となる。
【0026】本例ではこの81個のパターン構造群をさ
らに1セット用意し、45°回転して配置し、垂直方向
の合わせ精度測定を行う。
【0027】次に、上記構造の電気的動作を説明する。
図3は、上記構造の等価回路を示す回路図であり、図4
は、さらに図3を詳細に示した回路図である。図3を参
照する。図1の活性領域11とウェル17は、pn結合
を形成しており、これは図3のダイオード31と等価で
ある。図1に示すポリシリコン15は、フィールド酸化
膜18を介して、ウェル17とキャパシタ32(図3)
を形成している。ダイオード31の一方の端は、コンタ
クト12に接続している。これは、図1に示すように、
該ダイオード31を構成する活性領域11がコンタクト
12に接触しているからである。また、キャパシタ32
の一方の一端は、コンタクト14に接続している。これ
は、図1に示すように、該キャパシタ32を構成するポ
リシリコン15がコンタクト14に接触しているからで
ある。よって、図1に示す活性領域11(ダイオード3
1)とコンタクト12と配線13とコンタクト14とポ
リシリコン15(キャパシタ32)が接続していること
になるが、コンタクト12と配線13がマスク合わせの
ずれにより接触していないとこれらは接続しないことに
なり、すなわち、コンタクト12と配線13との接続の
有無がスイッチ33(図3)を構成することになる。よ
り詳細には、図1のコンタクト12と配線13とのオー
バーラップ領域16のオーバーラップ量が0.00〜
0.40μmの場合は、コンタクト12と配線13との
接続が切れた開放状態(図3のスイッチ33がオープ
ン)となる。
【0028】図3のダイオード31とキャパシタ32の
他方の一端は、図1のウェル17により構成される抵抗
34で接続している。ウェル17のウェル電位は、ウエ
ーハ裏面の絶縁膜18を介して、ウエーハ端子36より
交流的に電位の変動を取り出す。ウエーハ裏面と電位測
定電極との間は、キャパシタ35が形成される。
【0029】次に、光照射(本例ではレーザー光のスポ
ット照射によった)により、コンタクト12と配線13
との接続の有無を検出することについて説明する。図3
のスイッチ33がオンである場合は、ダイオード31と
キャパシタ32をつなぐ閉ループが形成される。したが
って、図1に模式的に示すようにレーザー光19が活性
領域11に照射されると、ウエーハ裏面の端子36から
取り出した電位が変動する。
【0030】よって、コンタクト12と配線13とが接
続されているときは、レーザー光19の照射により端子
36からの取り出し電位が変動するので、これによっ
て、機械的には非接触で、コンタクト12と配線13と
の電気的接続の有無をを検出できる。したがってこれに
より、マスク合わせの精度の測定を、精度良く達成でき
る。
【0031】ただし、電気的な接続を行わせるオーバー
ラップ領域16のオーバーラップ量にはバラツキがある
ので、一般にコンタクト12は、複数必要である。ま
た、コンタクト12とアルミニウム配線13の加工バラ
ツキを補償するために、アルミニウム配線13に対して
コンタクト12が右側で接触する場合と、左側で接触す
る場合を用意しておかなければならない。
【0032】本例では上記したように、測定すべきパタ
ーン間の電気的接触の有無により合わせ制度を測定する
場合に、この電気的接触の有無を、光照射により起電力
を生じるダイオードを用いることにより非接触で検出す
る構成とするとともに、このダイオード31を、図1の
活性領域11とウェル17とが形成するpn結合により
構成したものである。この構成において、ダイオード3
1に光スポットを照射することにより端子36からの取
り出し電位がいかに変動して、測定すべきパターン間
(コンタクト12と配線13との間)に電気的接触がな
されているか否かを検出できるかについて、図4を参照
してさらに詳細に説明する。
【0033】図4の詳細な等価回路に示すように、ウェ
ル17の抵抗34(図3。この抵抗をRとする)は、ウ
エーハ裏面と電位測定電極との間のキャパシタ35(こ
の容量をCbとする)と分布定数的に結合しているが、
いま近似的に、R/2で2分割されていると考える。図
4中、各抵抗を符号34a,34bで示す。ポリシリコ
ン15とウェル17とが、フィールド酸化膜18を挟ん
で構成するキャパシタ32の容量を、Caとする。図4
中、符号37は電位測定器であり、Rmは、該電位測定
器37の入力抵抗である。電荷の蓄積は、ダイオード3
1の活性領域側(本例ではp型)で生成した正孔は、ア
ルミニウム配線13で、ウェル17側(本例ではn型)
で生成した電子は基板に蓄積される。
【0034】光スポットの照射により発生する電流I
を、次式(1)で近似する。
【0035】
【数1】I=I0sinωt ・・・(1)
【0036】すると、キャパシタ35(容量はCb)を
流れる電流をI2、キャパシタ32(容量はCa)を流
れる電流をI1とすると、以下の(2)式が成り立ち、
スイッチ33がオンのとき以下の(3)式が成り立ち、
スイッチ33がオフのとき以下の(4)(5)式が成り
立つ。
【0037】
【数2】 I=I1+I2 ・・・(2) I1={V−(R/2)I}/(1/jωCa+R/2) ・・・(3) I1=0 ・・・(4) I2={V−(R/2)I}/(1/jωCb+Rm) ・・・(5)
【0038】ただし、図4に示すようにダイオード31
のn側(電子の発生源)をSn、p側(正孔の発生源)
をSpで表し、その起電力をVとした。
【0039】上記から理解されるように、ウェル17の
電位は、ダイオード31で発生した電流がウェル抵抗3
4を流れることにより変化する。これにより、光照射に
よって、電位が変化するか否かで、パターン間の接続が
なされているか否かを検出できるのである。ただし、上
記の変化には、測定系のパラメータであるキャパシタ3
5の容量Cb、及び電位測定器37の入力抵抗Rmも影
響する。
【0040】電位の基準点は、電位測定器37のアース
である。図4に示したように、ウェル電位は、キャパシ
タ35(容量はCb)、電位測定器37の入力抵抗(抵
抗はRm)を通してアースと接続している。本例では、
電位変動を交流的に検出するので、電位測定器37も交
流を測定できることが必要である。
【0041】次に図2を参照して、配線をもとにして接
続孔(コンタクト)の合わせ精度を測定する場合のパタ
ーン構造を説明する。本例では、上記説明した接続孔
(コンタクト)をもとにした配線の合わせ精度の測定
と、以下説明する配線をもとにした接続孔(コンタク
ト)の合わせ精度の測定との、両方を行う。
【0042】図2(a)は、アルミニウム配線に対する
コンタクトの合わせ精度を測定するためのパターンであ
る。また図2(b)は、このパターンの断面図である。
【0043】図2中、配線は符号23a,23bで示
し、図1(a)(b)において、特にハッチングを付し
て図示する。配線23a,23b間を接続するコンタク
トは符号40で示し、図1(a)(b)において、特に
黒ベタで図示する。図中、符号27で示すのは、ウェル
である。これもn基板を用いた例であり、製造工程にお
いてリン600keV、5×1012がイオン注入され
て、nウェルが形成される。符号28は、基板ウエーハ
裏面に形成された絶縁膜、28′は、フィールド酸化膜
を示す。
【0044】図1において、活性領域21(図2中、網
カケで図示)上に、コンタクト22が接続している。図
2(a)に示すように、コンタクト40とアルミニウム
配線23a,23bは、符号26で示すオーバーラップ
領域で接触している。またアルミニウム配線23bは、
コンタクト24と接触し、このコンタクト24を介し
て、ポリシリコン25(図2(a)(b)中、ハッチン
グを付して図示)と接触している。本例におけるコンタ
クト22のサイズは、0.8μm×0.4μmである。
アルミニウム配線23a,23b間のスリット13′の
幅20は、0.4μmである。このにスリット13′を
架橋するようにコンタクト40が形成され、アルミニウ
ム配線23a,23b間を接続する。
【0045】このパターン構造を、複数用意する。本例
では81個用意する。すなわち、コンタクト40とアル
ミニウム配線23a,23bとのオーバーラップ領域2
6のオーバーラップ量を、0.60μmから−0.20
μmまで、0.01μmずつ変化させた、81個を用意
して、これを用いて、横方向(図1(a)の左右方向)
の合わせ精度測定を行う。このように0.01μmずつ
オーバーラップ領域26のオーバーラップ量を変化させ
たパターン構造群を用いると、測定精度は0.01μm
以下となる。
【0046】本例ではこの81個のパターン構造群をさ
らに1セット用意し、45°回転して配置し、垂直方向
の合わせ精度測定を行う。
【0047】図2の構造の等価回路は、図3及び図4に
示したのと同様である。ただし、スイッチ33は、アル
ミニウム配線23a,23b間のスリット13′と、コ
ンタクト40とで構成することになる。
【0048】動作原理も、図3及び図4を参照して上述
した、コンタクトに対する配線の合わせ精度を測定する
図1のパターンの場合と同様である。
【0049】以上説明したように、本実施の形態例おい
ては、マスクの合わせ精度を測定する回路構造を、基板
内に形成した光照射により起電力を生じるダイオード
と、接続孔と、配線とで構成し、光スポットを照射され
たダイオードの起電力により流れる電流による、基板電
位の変動を検出する。したがって、光学的な限界と、膜
ムラによる精度の劣化を受けない、より精度の高い合わ
せ精度測定を実現できる。
【0050】前述したように、一般的に電気的測定は、
探針をウエーハ表面に押しつける必要があり、ウエーハ
表面の欠陥を増加させるので、インラインモニターとし
ては適当でない。これに対し、本例では、たとえばOB
IC(Optical Beam Induced C
urent)装置を用いて光学ビームにより起電力を起
こさせるようにでき、かつウエーハ裏面の容量結合によ
る電極により、非接触で電気的測定を行うので、インラ
インモニターとして好適に使用できる。
【0051】
【発明の効果】本発明によれば、たとえば、パターン検
出を行う光学系の解像度を超えるものとすることをも可
能とし、あるいはさらに、下層の膜ムラによる精度劣化
の生じない測定を可能とした、測定精度を向上させたマ
スク合わせ精度測定方法を提供することができ、また、
測定精度向上を可能とするマスク合わせ精度測定用パタ
ーン構造を提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態例1におけるマスク合わ
せ精度測定用パターン構造(接続孔をもとにして配線の
合わせ精度を測定する場合)を示す図である。
【図2】 本発明の実施の形態例1におけるマスク合わ
せ精度測定用パターン構造(配線をもとにして接続孔の
合わせ精度を測定する場合)を示す図である。
【図3】 本発明の実施の形態例1におけるマスク合わ
せ精度測定用パターン構造の等価回路を示す図である。
【図4】 図3の等価回路の詳細を示す図である。
【図5】 従来の技術を示す図であり、従来のマスク合
わせ精度測定用パターン構造を示すものである。
【符号の説明】
11,21・・・活性領域、12,40・・・コンタク
ト、13,23a,23b・・・配線、15,25・・
・ポリシリコン、16,26・・・オーバーラップ量、
17,27・・・ウェル、18,28・・・ウエーハ裏
面の絶縁膜。31・・・ダイオード、32・・・キャパ
シタ、33・・・被測定パターン(接続孔と配線)の接
続の有無で構成されるスイッチ、34・・・ウェル17
の抵抗。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】半導体装置の製造工程のマスク合わせの精
    度測定において、 合わせ精度を測定すべきパターン間の電気的接触の有無
    により合わせ制度を測定する構成とするとともに、 該電気的接触の有無を、非接触で電気的信号を発生させ
    てこれを取り出すことにより検出することを特徴とする
    マスク合わせ精度測定方法。
  2. 【請求項2】上記電気的接触の有無を、光照射により起
    電力を生じるダイオードを用いることにより非接触で検
    出することを特徴とする請求項1に記載のマスク合わせ
    精度測定方法。
  3. 【請求項3】合わせ精度を測定すべきパターンについ
    て、両パターン間のオーバーラップ量を順次変化させた
    測定用パターン構造を形成した複数の測定用パターン構
    造群を用いて、上記検出を行うことを特徴とする請求項
    1に記載のマスク合わせ精度測定方法。
  4. 【請求項4】上記測定用パターン構造に、光スポットを
    照射して上記検出を行うことを特徴とする請求項3に記
    載のマスク合わせ精度測定方法。
  5. 【請求項5】同一基板上に電気的に接続する接続孔と配
    線とを形成する場合に、該接続孔と配線との間のマスク
    の合わせ精度を測定することを特徴とする請求項1に記
    載のマスク合わせ精度測定方法。
  6. 【請求項6】上記マスク合わせ精度測定のための電気的
    信号は、基板裏面より取り出すことを特徴とする請求項
    5に記載のマスク合わせ精度測定方法。
  7. 【請求項7】上記基板内に形成した光照射により起電力
    を生じるダイオードと、マスクの合わせ元である上記接
    続孔と、上記合わせを行う配線とで上記マスクの合わせ
    精度を測定する回路構造を構成することを特徴とする請
    求項5に記載のマスク合わせ精度測定方法。
  8. 【請求項8】上記基板内に形成した光照射により起電力
    を生じるダイオードと、マスクの合わせ元である上記配
    線と、上記合わせを行う接続孔とで上記マスクの合わせ
    精度を測定する回路構造を構成することを特徴とする請
    求項5に記載のマスク合わせ精度測定方法。
  9. 【請求項9】上記ダイオードに光スポットを照射し、そ
    の起電力により流れる電流による基板電位の変動を検出
    する構成としたことを特徴とする請求項5に記載のマス
    ク合わせ精度測定方法。
  10. 【請求項10】半導体装置の製造工程において同一基板
    上に互いに電気的に接続すべきパターンを形成する場合
    に、両パターン間のマスクの合わせ精度を測定するため
    に用いる合わせ精度測定用パターン構造であって、 両パターン間のオーバーラップ量を順次変化させた測定
    用パターン構造を形成した複数の測定用パターン構造群
    から構成することを特徴とするマスク合わせ精度測定用
    パターン構造。
  11. 【請求項11】上記互いに電気的に接続すべきパターン
    が、接続孔と配線との各パターンであることを特徴とす
    る請求項10に記載のマスク合わせ精度測定用パターン
    構造。
  12. 【請求項12】上記両パターン間のオーバーラップ量の
    変化量を、必要なマスクの合わせ精度に応じた変化量と
    して順次変化させる構成としたことを特徴とする請求項
    10に記載のマスク合わせ精度測定用パターン構造。
JP9111560A 1997-04-28 1997-04-28 マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造 Pending JPH10303104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9111560A JPH10303104A (ja) 1997-04-28 1997-04-28 マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9111560A JPH10303104A (ja) 1997-04-28 1997-04-28 マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造

Publications (1)

Publication Number Publication Date
JPH10303104A true JPH10303104A (ja) 1998-11-13

Family

ID=14564487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9111560A Pending JPH10303104A (ja) 1997-04-28 1997-04-28 マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造

Country Status (1)

Country Link
JP (1) JPH10303104A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097348A (zh) * 2010-12-06 2011-06-15 上海集成电路研发中心有限公司 测量外延图形偏移量的电学测试结构及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097348A (zh) * 2010-12-06 2011-06-15 上海集成电路研发中心有限公司 测量外延图形偏移量的电学测试结构及其方法
CN102097348B (zh) * 2010-12-06 2016-08-10 上海集成电路研发中心有限公司 测量外延图形偏移量的电学测试结构及其方法

Similar Documents

Publication Publication Date Title
US3808527A (en) Alignment determining system
US6518679B2 (en) Capacitive alignment structure and method for chip stacking
KR100689709B1 (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US4571538A (en) Mask alignment measurement structure for semiconductor fabrication
US20080157800A1 (en) TEG pattern and method for testing semiconductor device using the same
CN205723527U (zh) 可靠性测试结构
JP2890442B2 (ja) 半導体装置のコンタクトホールの目ずれ検査方法
JPH10303104A (ja) マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造
JP3756348B2 (ja) 合わせズレ検出パターン
JPH02231708A (ja) 半導体装置の位置合わせマーク検出方法及び装置
US10930571B2 (en) Test structure and evaluation method for semiconductor photo overlay
US10180624B1 (en) Systems and methods for forming contact definitions
US9506965B2 (en) Alternately arranged overlay marks having asymmetric spacing and measurement thereof
JPS622458B2 (ja)
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
US6828647B2 (en) Structure for determining edges of regions in a semiconductor wafer
JPS63128636A (ja) 半導体集積回路装置
KR20000045895A (ko) 테스트패턴 형성방법
JP2587614B2 (ja) 半導体装置
JPH0364944A (ja) 電子回路装置の検査装置
JP4364401B2 (ja) コンタクトの合わせズレ量測定パターン
KR100816192B1 (ko) 정렬 마크를 가지는 반도체 장치
JPS6353942A (ja) マスクパタ−ンの合せずれ測定方法
CN117607540A (zh) 超导量子干涉装置的电阻测试方法及量子芯片
JPH05299491A (ja) 導電パターンの位置ずれ検出モニター