JP3756348B2 - 合わせズレ検出パターン - Google Patents
合わせズレ検出パターン Download PDFInfo
- Publication number
- JP3756348B2 JP3756348B2 JP16773199A JP16773199A JP3756348B2 JP 3756348 B2 JP3756348 B2 JP 3756348B2 JP 16773199 A JP16773199 A JP 16773199A JP 16773199 A JP16773199 A JP 16773199A JP 3756348 B2 JP3756348 B2 JP 3756348B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- conductive member
- layer
- contact
- misalignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 128
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000001568 sexual effect Effects 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000000605 extraction Methods 0.000 description 15
- 238000005259 measurement Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、半導体集積回路におけるコンタクトの合わせズレ検出パターンに関するものである。
【０００２】
【従来の技術】
一般に、コンタクトレイヤーと他のレイヤーとの合わせズレ量は、ホトリソ工程において、合わせズレ測定パターン等を用いて光学的に測定管理を行っていた。コンタクトの合わせズレは、コンタクトと隣接する他レイヤーとのショート、導通不良等の不具合を引き起こすため、コンタクトの合わせズレ量の管理は非常に重要なものとなっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来技術であるバーニア等によるホトリソ工程での合わせズレ量測定では、
（１）光学的にしか合わせズレ量を測定できない。
【０００４】
（２）デバイス構造での合わせズレ量を測定できない。
といった問題があった。
【０００５】
本発明は、上記問題点を除去し、デバイス構造での合わせズレ量を的確に検出し、コンタクトを介した抵抗を測定するパターンを有する合わせズレ検出パターンを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体集積回路と、前記半導体集積回路に接続されたコンタクトとを有する半導体装置における前記コンタクトの合わせズレを電気的に検出する合わせズレ検出パターンにおいて、前記合わせズレ検出パターンは、第１の層に設けられた第１導電性部材と、前記第１導電性部材に接続される複数の第１検出コンタクトと、前記第１の層上に位置する第２の層に設けられ、前記複数の第１検出コンタクトを介して前記第１導電性部材とそれぞれ電気的に接続される複数の第２導電性部材と、前記第１の層と前記第２の層との間に位置する第３の層に設けられるとともに、前記複数の第１検出コンタクトを挟むように対向配置される第１検出導電性部材と第２検出導電性部材とを有し、前記第１検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合 わせズレ値だけ離して配置し、その他の第１検出コンタクトは前記第２検出導電性部材側に所定距離をそれぞれ置いて配置され、前記第２検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ値だけ離して配置し、その他の第１検出コンタクトは前記第１検出導電性部材側に所定距離をそれぞれ置いて配置し、前記第１検出導電性部材の有する抵抗値は、前記第２検出導電性部材の有する抵抗値と異なっているようにしたものである。
【０００７】
〔２〕上記〔１〕記載の合わせズレ検出パターンにおいて、前記第１及び第２検出導電性部材の有する抵抗値は、前記第１導電性部材の有する抵抗値に比べて小さいくなるようにしたものである。
【０００８】
〔３〕上記〔１〕記載の合わせズレ検出パターンにおいて、さらに、前記第１の層に設けられ、前記第１導電性部材と電気的に接続された第３導電性部材と、前記第３導電性部材に接続される第２検出コンタクトと、前記第２の層に設けられ、前記第２検出コンタクトを介して前記第３導電性部材と電気的に接続される第４導電性部材と、前記第３の層に設けられるとともに、前記第１検出コンタクトから第１検出導電性部材への方向とは直交する方向に前記第２検出コンタクトと第２所定距離を置いて配置される前記第３検出導電性部材と、前記第３検出導電性部材の有する抵抗値と異なる抵抗値を有し、前記第２検出コンタクトから第３検出導電性部材への方向とは逆方向に前記第２検出コンタクトと前記第２所定距離をそれぞれ置いて配置される第４検出導電性部材とを有するようにしたものである。
【０００９】
〔４〕上記〔１〕記載の合わせズレ検出パターンは、さらに、前記第１の層と前記第２の層との間に設けられた前記第３の層とは異なる第４の層に、前記複数の第１検出コンタクトと所定距離をそれぞれ置いて配置される前記第５検出導電性部材と、前記第５検出導電性部材の有する抵抗値と異なる抵抗値を有し、前記複数の第１検出コンタクトの各々から第５検出導電性部材への方向とは逆方向に前記複数の第１検出コンタクトの各々と前記所定距離をそれぞれ置いて配置される第６検出導電性部材とを有するようにしたものである。
【００１０】
〔５〕半導体集積回路と、前記半導体集積回路に接続されたコンタクトとを有する半導体装置における前記コンタクトの合わせズレを電気的に検出する合わせズレ検出パターンにおいて、前記合わせズレ検出パターンは、第１の層に設けられ、互いに電気的に接続された複数の第１導電性部材と、前記複数の第１導電性部材に接続される複数の第１検出コンタクトと、前記第１の層上に位置する第２の層に設けられ、前記複数の第１検出コンタクトの一つを介して前記第１導電性部材の一つと電気的に接続される複数の第２導電性部材と、前記第１の層と前記第２の層との間に位置する第３の層に設けられるとともに、前記複数の第１検出コンタクトを挟むように対向配置される第１検出導電性部材と第２検出導電性部材とを有し、前記第１検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ量だけ離して配置し、その他の第１検出コンタクトは前記第２検出導電性部材側に所定距離をそれぞれ置いて配置され、前記第２検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ量だけ離して配置し、その他の第１検出コンタクトは前記第１検出導電性部材側に所定距離をそれぞれ置いて配置し、前記複数の第１検出導電性部材の有する抵抗値は、前記複数の第２検出導電性部材の有する抵抗値と異なるとともに、前記所定距離は、前記複数の第１検出コンタクト毎に異なる距離となるようにしたものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１２】
図１は本発明の第１実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図、図２は図１のＡ−Ａ線断面図、図３は図１のＢ−Ｂ線断面図である。
【００１３】
これらの図において、１１，２１，２２はレイヤー（層）、３１はコンタクト、４１は引出電極である。
【００１４】
ここで、レイヤー１１，２１，２２はそれぞれが拡散層やゲート電極などの導電性を有するものであり、抵抗値Ｒは異なる。レイヤー２１，２２は、レイヤー１１と比べ抵抗が低い。また、レイヤー２１，２２は同一レイヤー（層）で構成され、抵抗値を変えるため面積が異なっている。
【００１５】
また、レイヤー２１はコンタクト３１と合わせズレ値Ｌ０だけ距離を置いて、レイヤー２２はレイヤー２１と逆方向に合わせズレ値Ｌ０の距離を置いて配置する。
【００１６】
更に、コンタクト３１は、レイヤー１１，２１，２２より上層からレイヤー１１に開口するように配置する。コンタクト３１の個数は、片側２個以上が望ましい。引出電極４１は、コンタクト３１が合わせズレを起こしても充分にコンタクト３１と導通が確保されるように形成される。
【００１７】
そこで、第１実施例のパターンにおいて、引出電極４１から抵抗値を測定すると、その抵抗値は、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００１８】
本発明の第１実施例の効果を図４を用いて説明する。
【００１９】
図４はコンタクト３１がレイヤー２１の方向に合わせズレを起こした場合を示している（この場合のズレ方向をＹ＋方向とし、逆方向をＹ−方向とする）。
【００２０】
コンタクト３１とレイヤー２１との合わせズレ量が、図１に示した合わせズレ値Ｌ０以上の場合には、コンタクト３１とレイヤー２１がショートし、レイヤー２１とレイヤー１１とが並列に接続された形になる。レイヤー２１はレイヤー１１よりも抵抗が低いので、引出電極４１を介して測定される抵抗値は合わせズレがない場合より低くなる。
【００２１】
コンタクト３１がＹ−方向に合わせズレを起こした場合も同様である。
【００２２】
また、レイヤー２１とレイヤー２２とは抵抗値が異なるので、コンタクト３１の合わせズレがＹ＋方向かＹ−方向かが分かる。
【００２３】
以上のように、引出電極４１から測定される抵抗値からＬ０以上の合わせズレが、どの方向（１次元）に発生しているかを電気的に検出することができる。
【００２４】
図５は本発明の第２実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【００２５】
この第２実施例では、第１のレイヤー１１，２１，２２、コンタクト３１、引出電極４１、第２のレイヤー２３，２４，…で構成される。
【００２６】
このように、第１実施例に加え、合わせズレ量をＬ１，Ｌ２，…と変えた同様のパターンを直列に形成するようにしている。
【００２７】
このように構成したので、引出電極４１から抵抗値を測定すると、抵抗値は、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００２８】
そこで、コンタクト３１と第１のレイヤー２１との合わせズレ量が、合わせズレ値Ｌ０以上の場合、合わせズレ値Ｌ１以上の場合、合わせズレ値Ｌ２以上の場合で抵抗値の総和が異なるため測定される抵抗値はそれぞれの場合で異なる。
【００２９】
また、第１実施例と同様にＹ＋方向とＹ−方向との区別がつく。
【００３０】
図６は本発明の第２実施例により期待される合わせズレ量と抵抗値のグラフを示す図であり、縦軸に抵抗値（相対値）、横軸に合わせズレ量（相対値）を示している。
【００３１】
以上のように、引出電極４１から測定される抵抗値から発生した合わせズレ量および合わせズレ方向（１次元）を電気的に検出することができる。
【００３２】
図７は本発明の第３実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【００３３】
第３実施例は、第２実施例に加え、測定パターンの方向を９０°回転したパターンを直列に形成する。また、図７に示すレイヤー２１，２２，２３，２４は同一層上にあり、抵抗値を変えるために面積は異なっている。
【００３４】
そこで、引出電極４１から抵抗値を測定すると、その抵抗値は、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００３５】
このように、この実施例によれば、第２実施例の効果に加え、図７のＸ＋方向、Ｘ−方向へのズレによる抵抗値の総和が合わせズレ量、合わせズレ方向（２次元）で異なるため測定される抵抗値はそれぞれの場合で異なる。
【００３６】
以上のように、引出電極４１から測定される抵抗値から発生した合わせズレ量および合わせズレ方向（２次元）を電気的に検出することができる。
【００３７】
図８は本発明の第４実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【００３８】
第４実施例は、第１実施例に加え、レイヤー２１，２２とは異なるレイヤー５１，５２を形成する。
【００３９】
そこで、図８に示したパターンにおいて、引出電極４１から抵抗値を測定すると、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００４０】
このように構成したので、本実施例によれば、第１実施例の効果に加え、レイヤー２１，２２と別レイヤー５１，５２も加えてコンタクト３１との合わせズレが抵抗値の差から検出できる。
【００４１】
以上のように、引出電極４１から測定される抵抗値から、第１実施例に加え、コンタクトと２つ以上のレイヤー間の合わせズレが検出できる。
【００４２】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、デバイス構造での合わせズレ量を的確に検出し、コンタクトを介した抵抗を測定するパターンを得ることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【図２】 図１のＡ−Ａ線断面図である。
【図３】 図１のＢ−Ｂ線断面図である。
【図４】 本発明の第１実施例の効果の説明図である。
【図５】 本発明の第２実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【図６】 本発明の第２実施例により期待される合わせズレ量と抵抗値のグラフを示す図である。
【図７】 本発明の第３実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【図８】 本発明の第４実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【符号の説明】
１１，２１，２２ レイヤー（層）〔第１のレイヤー〕（導電性部材）
２３，２４ レイヤー（層）〔第２のレイヤー〕
３１ コンタクト
４１ 引出電極
５１，５２ 異なるレイヤー（層）
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、半導体集積回路におけるコンタクトの合わせズレ検出パターンに関するものである。
【０００２】
【従来の技術】
一般に、コンタクトレイヤーと他のレイヤーとの合わせズレ量は、ホトリソ工程において、合わせズレ測定パターン等を用いて光学的に測定管理を行っていた。コンタクトの合わせズレは、コンタクトと隣接する他レイヤーとのショート、導通不良等の不具合を引き起こすため、コンタクトの合わせズレ量の管理は非常に重要なものとなっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来技術であるバーニア等によるホトリソ工程での合わせズレ量測定では、
（１）光学的にしか合わせズレ量を測定できない。
【０００４】
（２）デバイス構造での合わせズレ量を測定できない。
といった問題があった。
【０００５】
本発明は、上記問題点を除去し、デバイス構造での合わせズレ量を的確に検出し、コンタクトを介した抵抗を測定するパターンを有する合わせズレ検出パターンを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体集積回路と、前記半導体集積回路に接続されたコンタクトとを有する半導体装置における前記コンタクトの合わせズレを電気的に検出する合わせズレ検出パターンにおいて、前記合わせズレ検出パターンは、第１の層に設けられた第１導電性部材と、前記第１導電性部材に接続される複数の第１検出コンタクトと、前記第１の層上に位置する第２の層に設けられ、前記複数の第１検出コンタクトを介して前記第１導電性部材とそれぞれ電気的に接続される複数の第２導電性部材と、前記第１の層と前記第２の層との間に位置する第３の層に設けられるとともに、前記複数の第１検出コンタクトを挟むように対向配置される第１検出導電性部材と第２検出導電性部材とを有し、前記第１検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合 わせズレ値だけ離して配置し、その他の第１検出コンタクトは前記第２検出導電性部材側に所定距離をそれぞれ置いて配置され、前記第２検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ値だけ離して配置し、その他の第１検出コンタクトは前記第１検出導電性部材側に所定距離をそれぞれ置いて配置し、前記第１検出導電性部材の有する抵抗値は、前記第２検出導電性部材の有する抵抗値と異なっているようにしたものである。
【０００７】
〔２〕上記〔１〕記載の合わせズレ検出パターンにおいて、前記第１及び第２検出導電性部材の有する抵抗値は、前記第１導電性部材の有する抵抗値に比べて小さいくなるようにしたものである。
【０００８】
〔３〕上記〔１〕記載の合わせズレ検出パターンにおいて、さらに、前記第１の層に設けられ、前記第１導電性部材と電気的に接続された第３導電性部材と、前記第３導電性部材に接続される第２検出コンタクトと、前記第２の層に設けられ、前記第２検出コンタクトを介して前記第３導電性部材と電気的に接続される第４導電性部材と、前記第３の層に設けられるとともに、前記第１検出コンタクトから第１検出導電性部材への方向とは直交する方向に前記第２検出コンタクトと第２所定距離を置いて配置される前記第３検出導電性部材と、前記第３検出導電性部材の有する抵抗値と異なる抵抗値を有し、前記第２検出コンタクトから第３検出導電性部材への方向とは逆方向に前記第２検出コンタクトと前記第２所定距離をそれぞれ置いて配置される第４検出導電性部材とを有するようにしたものである。
【０００９】
〔４〕上記〔１〕記載の合わせズレ検出パターンは、さらに、前記第１の層と前記第２の層との間に設けられた前記第３の層とは異なる第４の層に、前記複数の第１検出コンタクトと所定距離をそれぞれ置いて配置される前記第５検出導電性部材と、前記第５検出導電性部材の有する抵抗値と異なる抵抗値を有し、前記複数の第１検出コンタクトの各々から第５検出導電性部材への方向とは逆方向に前記複数の第１検出コンタクトの各々と前記所定距離をそれぞれ置いて配置される第６検出導電性部材とを有するようにしたものである。
【００１０】
〔５〕半導体集積回路と、前記半導体集積回路に接続されたコンタクトとを有する半導体装置における前記コンタクトの合わせズレを電気的に検出する合わせズレ検出パターンにおいて、前記合わせズレ検出パターンは、第１の層に設けられ、互いに電気的に接続された複数の第１導電性部材と、前記複数の第１導電性部材に接続される複数の第１検出コンタクトと、前記第１の層上に位置する第２の層に設けられ、前記複数の第１検出コンタクトの一つを介して前記第１導電性部材の一つと電気的に接続される複数の第２導電性部材と、前記第１の層と前記第２の層との間に位置する第３の層に設けられるとともに、前記複数の第１検出コンタクトを挟むように対向配置される第１検出導電性部材と第２検出導電性部材とを有し、前記第１検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ量だけ離して配置し、その他の第１検出コンタクトは前記第２検出導電性部材側に所定距離をそれぞれ置いて配置され、前記第２検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ量だけ離して配置し、その他の第１検出コンタクトは前記第１検出導電性部材側に所定距離をそれぞれ置いて配置し、前記複数の第１検出導電性部材の有する抵抗値は、前記複数の第２検出導電性部材の有する抵抗値と異なるとともに、前記所定距離は、前記複数の第１検出コンタクト毎に異なる距離となるようにしたものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１２】
図１は本発明の第１実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図、図２は図１のＡ−Ａ線断面図、図３は図１のＢ−Ｂ線断面図である。
【００１３】
これらの図において、１１，２１，２２はレイヤー（層）、３１はコンタクト、４１は引出電極である。
【００１４】
ここで、レイヤー１１，２１，２２はそれぞれが拡散層やゲート電極などの導電性を有するものであり、抵抗値Ｒは異なる。レイヤー２１，２２は、レイヤー１１と比べ抵抗が低い。また、レイヤー２１，２２は同一レイヤー（層）で構成され、抵抗値を変えるため面積が異なっている。
【００１５】
また、レイヤー２１はコンタクト３１と合わせズレ値Ｌ０だけ距離を置いて、レイヤー２２はレイヤー２１と逆方向に合わせズレ値Ｌ０の距離を置いて配置する。
【００１６】
更に、コンタクト３１は、レイヤー１１，２１，２２より上層からレイヤー１１に開口するように配置する。コンタクト３１の個数は、片側２個以上が望ましい。引出電極４１は、コンタクト３１が合わせズレを起こしても充分にコンタクト３１と導通が確保されるように形成される。
【００１７】
そこで、第１実施例のパターンにおいて、引出電極４１から抵抗値を測定すると、その抵抗値は、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００１８】
本発明の第１実施例の効果を図４を用いて説明する。
【００１９】
図４はコンタクト３１がレイヤー２１の方向に合わせズレを起こした場合を示している（この場合のズレ方向をＹ＋方向とし、逆方向をＹ−方向とする）。
【００２０】
コンタクト３１とレイヤー２１との合わせズレ量が、図１に示した合わせズレ値Ｌ０以上の場合には、コンタクト３１とレイヤー２１がショートし、レイヤー２１とレイヤー１１とが並列に接続された形になる。レイヤー２１はレイヤー１１よりも抵抗が低いので、引出電極４１を介して測定される抵抗値は合わせズレがない場合より低くなる。
【００２１】
コンタクト３１がＹ−方向に合わせズレを起こした場合も同様である。
【００２２】
また、レイヤー２１とレイヤー２２とは抵抗値が異なるので、コンタクト３１の合わせズレがＹ＋方向かＹ−方向かが分かる。
【００２３】
以上のように、引出電極４１から測定される抵抗値からＬ０以上の合わせズレが、どの方向（１次元）に発生しているかを電気的に検出することができる。
【００２４】
図５は本発明の第２実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【００２５】
この第２実施例では、第１のレイヤー１１，２１，２２、コンタクト３１、引出電極４１、第２のレイヤー２３，２４，…で構成される。
【００２６】
このように、第１実施例に加え、合わせズレ量をＬ１，Ｌ２，…と変えた同様のパターンを直列に形成するようにしている。
【００２７】
このように構成したので、引出電極４１から抵抗値を測定すると、抵抗値は、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００２８】
そこで、コンタクト３１と第１のレイヤー２１との合わせズレ量が、合わせズレ値Ｌ０以上の場合、合わせズレ値Ｌ１以上の場合、合わせズレ値Ｌ２以上の場合で抵抗値の総和が異なるため測定される抵抗値はそれぞれの場合で異なる。
【００２９】
また、第１実施例と同様にＹ＋方向とＹ−方向との区別がつく。
【００３０】
図６は本発明の第２実施例により期待される合わせズレ量と抵抗値のグラフを示す図であり、縦軸に抵抗値（相対値）、横軸に合わせズレ量（相対値）を示している。
【００３１】
以上のように、引出電極４１から測定される抵抗値から発生した合わせズレ量および合わせズレ方向（１次元）を電気的に検出することができる。
【００３２】
図７は本発明の第３実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【００３３】
第３実施例は、第２実施例に加え、測定パターンの方向を９０°回転したパターンを直列に形成する。また、図７に示すレイヤー２１，２２，２３，２４は同一層上にあり、抵抗値を変えるために面積は異なっている。
【００３４】
そこで、引出電極４１から抵抗値を測定すると、その抵抗値は、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００３５】
このように、この実施例によれば、第２実施例の効果に加え、図７のＸ＋方向、Ｘ−方向へのズレによる抵抗値の総和が合わせズレ量、合わせズレ方向（２次元）で異なるため測定される抵抗値はそれぞれの場合で異なる。
【００３６】
以上のように、引出電極４１から測定される抵抗値から発生した合わせズレ量および合わせズレ方向（２次元）を電気的に検出することができる。
【００３７】
図８は本発明の第４実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【００３８】
第４実施例は、第１実施例に加え、レイヤー２１，２２とは異なるレイヤー５１，５２を形成する。
【００３９】
そこで、図８に示したパターンにおいて、引出電極４１から抵抗値を測定すると、引出電極４１、コンタクト３１、レイヤー１１の抵抗値の総和として得られる。
【００４０】
このように構成したので、本実施例によれば、第１実施例の効果に加え、レイヤー２１，２２と別レイヤー５１，５２も加えてコンタクト３１との合わせズレが抵抗値の差から検出できる。
【００４１】
以上のように、引出電極４１から測定される抵抗値から、第１実施例に加え、コンタクトと２つ以上のレイヤー間の合わせズレが検出できる。
【００４２】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、デバイス構造での合わせズレ量を的確に検出し、コンタクトを介した抵抗を測定するパターンを得ることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【図２】 図１のＡ−Ａ線断面図である。
【図３】 図１のＢ−Ｂ線断面図である。
【図４】 本発明の第１実施例の効果の説明図である。
【図５】 本発明の第２実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【図６】 本発明の第２実施例により期待される合わせズレ量と抵抗値のグラフを示す図である。
【図７】 本発明の第３実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【図８】 本発明の第４実施例を示すコンタクトと他のレイヤーとの合わせズレ量測定パターンを示す平面図である。
【符号の説明】
１１，２１，２２ レイヤー（層）〔第１のレイヤー〕（導電性部材）
２３，２４ レイヤー（層）〔第２のレイヤー〕
３１ コンタクト
４１ 引出電極
５１，５２ 異なるレイヤー（層）
Claims (5)
- 半導体集積回路と、前記半導体集積回路に接続されたコンタクトとを有する半導体装置における前記コンタクトの合わせズレを電気的に検出する合わせズレ検出パターンにおいて、
前記合わせズレ検出パターンは、
第１の層に設けられた第１導電性部材と、
前記第１導電性部材に接続される複数の第１検出コンタクトと、
前記第１の層上に位置する第２の層に設けられ、前記複数の第１検出コンタクトを介して前記第１導電性部材とそれぞれ電気的に接続される複数の第２導電性部材と、
前記第１の層と前記第２の層との間に位置する第３の層に設けられるとともに、前記複数の第１検出コンタクトを挟むように対向配置される第１検出導電性部材と第２検出導電性部材とを有し、
前記第１検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ値だけ離して配置し、その他の第１検出コンタクトとは前記第２検出導電性部材側に所定距離をそれぞれ置いて配置され、前記第２検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ値だけ離して配置し、その他の第１検出コンタクトとは前記第１検出導電性部材側に所定距離をそれぞれ置いて配置し、
前記第１検出導電性部材の有する抵抗値は、前記第２検出導電性部材の有する抵抗値と異なっていることを特徴とする合わせズレ検出パターン。 - 請求項１記載の合わせズレ検出パターンにおいて、
前記第１及び第２検出導電性部材の有する抵抗値は、前記第１導電性部材の有する抵抗値に比べて小さいことを特徴とする合わせズレ検出パターン。 - 請求項１記載の合わせズレ検出パターンにおいて、さらに、
前記第１の層に設けられ、前記第１導電性部材と電気的に接続された第３導電性部材と、
前記第３導電性部材に接続される第２検出コンタクトと、
前記第２の層に設けられ、前記第２検出コンタクトを介して前記第３導電性部材と電気的に接続される第４導電性部材と、
前記第３の層に設けられるとともに、前記第１検出コンタクトから第１検出導電性部材への方向とは直交する方向に前記第２検出コンタクトと第２所定距離を置いて配置される前記第３検出導電性部材と、前記第３検出導電性部材の有する抵抗値と異なる抵抗値を有し、前記第２検出コンタクトから第３検出導電性部材への方向とは逆方向に前記第２検出コンタクトと前記第２所定距離をそれぞれ置いて配置される第４検出導電性部材とを有することを特徴とする合わせズレ検出パターン。 - 請求項１記載の合わせズレ検出パターンは、さらに、
前記第１の層と前記第２の層との間に設けられた前記第３の層とは異なる第４の層に、前記複数の第１検出コンタクトと所定距離をそれぞれ置いて配置される前記第５検出導電性部材と、前記第５検出導電性部材の有する抵抗値と異なる抵抗値を有し、前記複数の第１検出コンタクトの各々から第５検出導電性部材への方向とは逆方向に前記複数の第１検出コンタクトの各々と前記所定距離をそれぞれ置いて配置される第６検出導電性部材とを有することを特徴とする合わせズレ検出パターン。 - 半導体集積回路と、前記半導体集積回路に接続されたコンタクトとを有する半導体装置における前記コンタクトの合わせズレを電気的に検出する合わせズレ検出パターンにおいて、
前記合わせズレ検出パターンは、
第１の層に設けられ、互いに電気的に接続された複数の第１導電性部材と、
前記複数の第１導電性部材に接続される複数の第１検出コンタクトと、
前記第１の層上に位置する第２の層に設けられ、前記複数の第１検出コンタクトの一つを介して前記第１導電性部材の一つと電気的に接続される複数の第２導電性部材と、
前記第１の層と前記第２の層との間に位置する第３の層に設けられるとともに、前記複数の第１検出コンタクトを挟むように対向配置される第１検出導電性部材と第２検出導電性部材とを有し、
前記第１検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ値だけ離して配置し、その他の第１検出コンタクトとは前記第２検出導電性部材側に所定距離をそれぞれ置いて配置され、前記第２検出導電性部材は前記複数の第１検出コンタクトのうち最も近く配置された第１検出コンタクトとは合わせズレ値だけ離して配置し、その他の第１検出コンタクトとは前記第１検出導電性部材側に所定距離をそれぞれ置いて配置し、
前記複数の第１検出導電性部材の有する抵抗値は、前記複数の第２検出導電性部材の有する抵抗値と異なるとともに、
前記所定距離は、前記複数の第１検出コンタクト毎に異なる距離であることを特徴とする合わせズレ検出パターン。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16773199A JP3756348B2 (ja) | 1999-06-15 | 1999-06-15 | 合わせズレ検出パターン |
| US09/504,292 US6518606B1 (en) | 1999-06-15 | 2000-02-15 | Semiconductor device permitting electrical measurement of contact alignment error |
| US10/263,679 US6623996B2 (en) | 1999-06-15 | 2002-10-04 | Method of measuring contact alignment in a semiconductor device including an integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16773199A JP3756348B2 (ja) | 1999-06-15 | 1999-06-15 | 合わせズレ検出パターン |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005295220A Division JP4229110B2 (ja) | 2005-10-07 | 2005-10-07 | コンタクトの合わせズレ検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357720A JP2000357720A (ja) | 2000-12-26 |
| JP3756348B2 true JP3756348B2 (ja) | 2006-03-15 |
Family
ID=15855115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16773199A Expired - Fee Related JP3756348B2 (ja) | 1999-06-15 | 1999-06-15 | 合わせズレ検出パターン |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6518606B1 (ja) |
| JP (1) | JP3756348B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084427B2 (en) * | 2003-06-10 | 2006-08-01 | International Business Machines Corporation | Systems and methods for overlay shift determination |
| US7391226B2 (en) * | 2006-05-31 | 2008-06-24 | Advanced Micro Devices, Inc. | Contact resistance test structure and methods of using same |
| US9506965B2 (en) * | 2012-11-12 | 2016-11-29 | United Microelectronics Corp. | Alternately arranged overlay marks having asymmetric spacing and measurement thereof |
| CN111591955B (zh) * | 2020-05-26 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 晶圆键合结构及方法 |
| CN113093482B (zh) * | 2021-03-29 | 2022-07-22 | 长鑫存储技术有限公司 | 对准误差的测试方法、调整方法、测试系统和存储介质 |
| CN116864490B (zh) * | 2023-07-04 | 2024-04-02 | 深圳市美浦森半导体有限公司 | 沟槽mosfet的接触孔光刻对准精度监测结构及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2034702A1 (en) * | 1990-01-23 | 1991-07-24 | Masanori Nishiguchi | Method for packaging semiconductor device |
| US5898228A (en) * | 1997-10-03 | 1999-04-27 | Lsi Logic Corporation | On-chip misalignment indication |
| US6103615A (en) * | 1998-03-19 | 2000-08-15 | Lsi Logic Corporation | Corrosion sensitivity structures for vias and contact holes in integrated circuits |
-
1999
- 1999-06-15 JP JP16773199A patent/JP3756348B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-15 US US09/504,292 patent/US6518606B1/en not_active Expired - Fee Related
-
2002
- 2002-10-04 US US10/263,679 patent/US6623996B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6518606B1 (en) | 2003-02-11 |
| US6623996B2 (en) | 2003-09-23 |
| JP2000357720A (ja) | 2000-12-26 |
| US20030030456A1 (en) | 2003-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690187B2 (en) | Apparatus for testing reliability of interconnection in integrated circuit | |
| JP3756348B2 (ja) | 合わせズレ検出パターン | |
| US6305095B1 (en) | Methods and circuits for mask-alignment detection | |
| JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
| KR102600623B1 (ko) | 프로브 카드 어셈블리 | |
| JP2008218921A (ja) | 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置 | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| US9035665B2 (en) | Determining layer thickness | |
| JP4229110B2 (ja) | コンタクトの合わせズレ検出方法 | |
| US7148074B1 (en) | Method and apparatus for using a capacitor array to measure alignment between system components | |
| CN113675165B (zh) | 显示装置及其制造方法 | |
| KR20090098278A (ko) | 반도체 메모리 소자의 테스트 패턴 | |
| JPS622458B2 (ja) | ||
| JP2001291754A (ja) | 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法 | |
| US6647619B2 (en) | Positioning arrangement and method | |
| JP3818903B2 (ja) | 半導体装置のアライメント誤差の測定用素子 | |
| JPH10303104A (ja) | マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造 | |
| KR100816192B1 (ko) | 정렬 마크를 가지는 반도체 장치 | |
| JPH0230173B2 (ja) | ||
| JPH04329652A (ja) | 半導体装置 | |
| JPS62274687A (ja) | プリント回路板 | |
| JP4364401B2 (ja) | コンタクトの合わせズレ量測定パターン | |
| JPS6353942A (ja) | マスクパタ−ンの合せずれ測定方法 | |
| CN103367191A (zh) | 一种失效点定位方法 | |
| JPH09260446A (ja) | 半導体装置の位置ずれ測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |