JPH04329652A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04329652A JPH04329652A JP12688491A JP12688491A JPH04329652A JP H04329652 A JPH04329652 A JP H04329652A JP 12688491 A JP12688491 A JP 12688491A JP 12688491 A JP12688491 A JP 12688491A JP H04329652 A JPH04329652 A JP H04329652A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer pattern
- silicon oxide
- alignment accuracy
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
位置合せ精度検出素子を有する半導体装置に関する。
位置合せ精度検出素子を有する半導体装置に関する。
【０００２】
【従来の技術】従来、半導体装置の検査時における異層
パターン間の位置合せ精度の検出には、図３の様なパタ
ーンが用いられている。同図において、主尺としての下
層パターン２１はピッチａ（例えば、 ８．０μｍ）で
配置されており、副尺としての上層パターン２２は、主
尺と中心が一致しピッチｂ（例えば、 ７．８μｍ）で
配置されている。ここで、両パターン間に位置ずれが生
じて、例えば上層パターン２２が下層パターン２１に対
して（ａ−ｂ）（この場合 ０．２μｍ）だけ右へずれ
ると、主尺と副尺はＰ＋１の位置において棒の中心線が
一致し、パターンの目視チェックにより、上層パターン
２２が下層パターン２１に対して右へ ０．２μｍだけ
ずれている事が検出される。又、上層パターン２２が下
層パターン２１に対して左へ（ａ−ｂ）（この場合 ０
．２μｍ）だけずれるとＰ−１の位置において両パター
ンの中心線が一致し、ずれが検出される。
パターン間の位置合せ精度の検出には、図３の様なパタ
ーンが用いられている。同図において、主尺としての下
層パターン２１はピッチａ（例えば、 ８．０μｍ）で
配置されており、副尺としての上層パターン２２は、主
尺と中心が一致しピッチｂ（例えば、 ７．８μｍ）で
配置されている。ここで、両パターン間に位置ずれが生
じて、例えば上層パターン２２が下層パターン２１に対
して（ａ−ｂ）（この場合 ０．２μｍ）だけ右へずれ
ると、主尺と副尺はＰ＋１の位置において棒の中心線が
一致し、パターンの目視チェックにより、上層パターン
２２が下層パターン２１に対して右へ ０．２μｍだけ
ずれている事が検出される。又、上層パターン２２が下
層パターン２１に対して左へ（ａ−ｂ）（この場合 ０
．２μｍ）だけずれるとＰ−１の位置において両パター
ンの中心線が一致し、ずれが検出される。
【０００３】
【発明が解決しようとする課題】このような従来の位置
合せ精度検出パターンは、両パターンが夫々最終的にパ
ターンとして残存される場合には検出可能であるが、例
えば上層パターンがイオン注入工程など最終的にパター
ンが残存しない場合には、製造工程後では両パターンの
位置合せ精度検出ができないという問題がある。このた
め、半導体装置の電気的特性に不具合があった様な場合
に、それがイオン注入工程の位置合せ精度に起因するか
どうか簡単に判定することができない。本発明の目的は
、一方のパターンが最終的にパターンが存在しない場合
でも位置合せ精度の検出が可能な半導体装置を提供する
ことにある。
合せ精度検出パターンは、両パターンが夫々最終的にパ
ターンとして残存される場合には検出可能であるが、例
えば上層パターンがイオン注入工程など最終的にパター
ンが残存しない場合には、製造工程後では両パターンの
位置合せ精度検出ができないという問題がある。このた
め、半導体装置の電気的特性に不具合があった様な場合
に、それがイオン注入工程の位置合せ精度に起因するか
どうか簡単に判定することができない。本発明の目的は
、一方のパターンが最終的にパターンが存在しない場合
でも位置合せ精度の検出が可能な半導体装置を提供する
ことにある。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
所定ピッチで形成された複数のシリコン酸化膜と、これ
と異なるピッチで形成されて前記シリコン酸化膜の間の
半導体基板に拡散された拡散層とで構成される位置合せ
精度検出素子を備えている。
所定ピッチで形成された複数のシリコン酸化膜と、これ
と異なるピッチで形成されて前記シリコン酸化膜の間の
半導体基板に拡散された拡散層とで構成される位置合せ
精度検出素子を備えている。
【０００５】
【作用】本発明によれば、シリコン酸化膜間に形成され
た拡散層の抵抗を検出することで、下層パターンとして
のシリコン酸化膜と上層パターンとしての拡散層との間
の位置合せ精度が検出できる。
た拡散層の抵抗を検出することで、下層パターンとして
のシリコン酸化膜と上層パターンとしての拡散層との間
の位置合せ精度が検出できる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す図であり、同図（ａ
）は平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図で
ある。この実施例では下層パターン１１としてフィール
ド酸化膜のパターンを用い、上層パターン１２として最
終的にパターンが存在しないイオン注入のパターンを用
いた例である。図１において、シリコン基板１３上に形
成されるフィールド絶縁膜としてのシリコン酸化膜１４
で構成される下層パターン１１はピッチａ（例えば、
８．０μｍ）で配置されている。又、前記シリコン酸化
膜１４の間にイオン注入によって形成される拡散層１５
で構成される上層パターン１２は、下層パターン１１と
中心が一致してピッチｂ（例えば、 ７．８μｍ）で配
置されている。尚、形成されたシリコン酸化膜１４及び
拡散層１５上には絶縁膜１６が形成されているが、拡散
層１５は夫々図外の電極に接続されており、個々の拡散
層抵抗が測定できる様に構成されている。
る。図１は本発明の一実施例を示す図であり、同図（ａ
）は平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図で
ある。この実施例では下層パターン１１としてフィール
ド酸化膜のパターンを用い、上層パターン１２として最
終的にパターンが存在しないイオン注入のパターンを用
いた例である。図１において、シリコン基板１３上に形
成されるフィールド絶縁膜としてのシリコン酸化膜１４
で構成される下層パターン１１はピッチａ（例えば、
８．０μｍ）で配置されている。又、前記シリコン酸化
膜１４の間にイオン注入によって形成される拡散層１５
で構成される上層パターン１２は、下層パターン１１と
中心が一致してピッチｂ（例えば、 ７．８μｍ）で配
置されている。尚、形成されたシリコン酸化膜１４及び
拡散層１５上には絶縁膜１６が形成されているが、拡散
層１５は夫々図外の電極に接続されており、個々の拡散
層抵抗が測定できる様に構成されている。
【０００７】この構成によれば、図１（ａ）において、
下層パターン１１と上層パターン１２の間で位置合せず
れがない場合は、各拡散層１５の断面積は、図１（ｂ）
のように中央の拡散層断面積が最大となり、周辺の拡散
層に行くにつれて断面積は小さくなる。この結果、得ら
れる拡散層抵抗Ｒ−２ないしＲ＋２の抵抗値は、図２の
○印の如く、Ｒ０ において最小値を取る曲線を構成す
る。したがって、Ｒ０ が最小値を取る事から、下層パ
ターン（フィールド）１１と上層パターン（イオン注入
）１２の間での位置合せずれが０であると判定できる。
下層パターン１１と上層パターン１２の間で位置合せず
れがない場合は、各拡散層１５の断面積は、図１（ｂ）
のように中央の拡散層断面積が最大となり、周辺の拡散
層に行くにつれて断面積は小さくなる。この結果、得ら
れる拡散層抵抗Ｒ−２ないしＲ＋２の抵抗値は、図２の
○印の如く、Ｒ０ において最小値を取る曲線を構成す
る。したがって、Ｒ０ が最小値を取る事から、下層パ
ターン（フィールド）１１と上層パターン（イオン注入
）１２の間での位置合せずれが０であると判定できる。
【０００８】これに対し、図２において□印のような値
が得られた場合は、Ｒ＋１で最小値をとるので、上層パ
ターン１２は、下層パターンに対して右へ（ａ−ｂ）（
この場合 ０．２μｍ）だけ位置ずれがあると判定され
る。 又、図２において△印のような値が得られた場合は、左
へ（ａ−ｂ）（ ０．２μｍ）だけ位置ずれがあると判
定される。尚、前記実施例では、Ｒ−２乃至Ｒ＋２を横
並びとしたが、これを縦並びにすると、各拡散層に接続
する電極を１０個から６個に減らす事ができ、省スペー
スが可能となる。
が得られた場合は、Ｒ＋１で最小値をとるので、上層パ
ターン１２は、下層パターンに対して右へ（ａ−ｂ）（
この場合 ０．２μｍ）だけ位置ずれがあると判定され
る。 又、図２において△印のような値が得られた場合は、左
へ（ａ−ｂ）（ ０．２μｍ）だけ位置ずれがあると判
定される。尚、前記実施例では、Ｒ−２乃至Ｒ＋２を横
並びとしたが、これを縦並びにすると、各拡散層に接続
する電極を１０個から６個に減らす事ができ、省スペー
スが可能となる。
【０００９】
【発明の効果】以上説明したように本発明は、所定ピッ
チで形成された複数のシリコン酸化膜と、これと異なる
ピッチで形成されて前記シリコン酸化膜の間の半導体基
板に拡散された拡散層とで位置合せ精度検出素子を構成
しているので、一方のパターンが最終的にパターンが残
らないパターンの場合でも、上層パターンと下層パター
ンとの位置合せ精度を検出することができる。又、電気
的に位置合せ精度を検出することができるので、半導体
装置の電気的特性に不具合が生じた場合でも、それがイ
オン注入工程の位置合せ精度に起因するものか否かを簡
単に判別することができる。
チで形成された複数のシリコン酸化膜と、これと異なる
ピッチで形成されて前記シリコン酸化膜の間の半導体基
板に拡散された拡散層とで位置合せ精度検出素子を構成
しているので、一方のパターンが最終的にパターンが残
らないパターンの場合でも、上層パターンと下層パター
ンとの位置合せ精度を検出することができる。又、電気
的に位置合せ精度を検出することができるので、半導体
装置の電気的特性に不具合が生じた場合でも、それがイ
オン注入工程の位置合せ精度に起因するものか否かを簡
単に判別することができる。
【図１】本発明の一実施例を示す図であり、（ａ）は平
面図、（ｂ）はそのＡ−Ａ線に沿う断面図である。
面図、（ｂ）はそのＡ−Ａ線に沿う断面図である。
【図２】本発明の位置合せ精度検出素子における拡散層
抵抗と位置合せ精度の関係を示す図である。
抵抗と位置合せ精度の関係を示す図である。
【図３】従来の位置合せ精度検出素子の平面図である。
１１ 下層パターン（フィールド：シリコン酸化膜）
１２ 上層パターン（イオン注入：拡散層）１３
シリコン基板 １４ シリコン酸化膜 １５ 拡散層 １６ 絶縁膜
１２ 上層パターン（イオン注入：拡散層）１３
シリコン基板 １４ シリコン酸化膜 １５ 拡散層 １６ 絶縁膜
Claims (1)
- 【請求項１】 所定ピッチで形成された複数のシリコ
ン酸化膜と、これと異なるピッチで形成されて前記シリ
コン酸化膜の間の半導体基板に拡散された拡散層とで構
成される位置合せ精度検出素子を備えることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12688491A JPH04329652A (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12688491A JPH04329652A (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329652A true JPH04329652A (ja) | 1992-11-18 |
Family
ID=14946234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12688491A Pending JPH04329652A (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329652A (ja) |
-
1991
- 1991-04-30 JP JP12688491A patent/JPH04329652A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3808527A (en) | Alignment determining system | |
| US4386459A (en) | Electrical measurement of level-to-level misalignment in integrated circuits | |
| US5051690A (en) | Apparatus and method for detecting vertically propagated defects in integrated circuits | |
| US4571538A (en) | Mask alignment measurement structure for semiconductor fabrication | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| US6305095B1 (en) | Methods and circuits for mask-alignment detection | |
| WO2001063662A2 (en) | Resistor arrays for mask-alignment detection | |
| US5543633A (en) | Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process | |
| JPH0927529A (ja) | 位置合わせ検出用半導体装置 | |
| US6518606B1 (en) | Semiconductor device permitting electrical measurement of contact alignment error | |
| KR20090098278A (ko) | 반도체 메모리 소자의 테스트 패턴 | |
| JPH04329652A (ja) | 半導体装置 | |
| US6392252B2 (en) | Semiconductor device | |
| JPS622458B2 (ja) | ||
| US6878561B2 (en) | Mask-alignment detection circuit in X and Y directions | |
| JP2587614B2 (ja) | 半導体装置 | |
| JP3327279B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0364944A (ja) | 電子回路装置の検査装置 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| JPS62273724A (ja) | マスク合わせ精度評価用バ−ニアパタ−ン | |
| JP4229110B2 (ja) | コンタクトの合わせズレ検出方法 | |
| JPS61111531A (ja) | 半導体装置のマスク合わせ精度検出方法 | |
| JPH0262043A (ja) | 寸法測定用パターン | |
| JPS62226639A (ja) | 半導体装置の合せずれ検出方法 | |
| JPS6353942A (ja) | マスクパタ−ンの合せずれ測定方法 |